ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 G06F |
|---|---|
| 管理番号 | 1042620 |
| 審判番号 | 審判1999-3042 |
| 総通号数 | 21 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 1990-11-21 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 1999-03-01 |
| 確定日 | 2001-07-23 |
| 事件の表示 | 平成 2年特許願第 75814号「機能ブロックプロセサ及びビットプロセサを具備する書込み可能論理制御器」拒絶査定に対する審判事件[平成 2年11月21日出願公開、特開平 2-284258]について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯・本願発明 本願は、平成2年3月27日の出願(パリ条約による優先権主張1989年3月27日、アメリカ合衆国)であって、その請求項1に係る発明は、明細書と図面の記載からみて、本願の特許請求の範囲の請求項1に記載された次とおりのものであると認める。 「書込み可能論理制御器において、 低レベルコマンドを処理するビットプロセサ、前記ビットプロセサに結合されており夫々のアドレスにおいて命令コード及び関連するオペランドを有するユーザプログラムコマンドを格納するユーザプログラムメモリ、前記ビットプロセサに結合されており高レベルコマンドを処理する機能ブロックプロセサ、を有しており、 前記ビットプロセサは、パワーフローレジスタ、前記メモリ内のプログラムコマンドを示す命令ポインタを有するプログラムカウンタであって前記ポインタが示す前記メモリ内のプログラムコマンドが現在のコマンドであるプログラムカウンタ、前記メモリ内の現在のコマンドへアクセスするメモリアクセス手段、前記現在のコマンドの命令コード及び関連するオペランドをデコードし且つ識別するデコード手段、以下の二つの条件、(1)前記ビットプロセサのパワーフローレジスタ内の値がパワーフローが存在することを表すものであること、及び(2)前記現在のコマンドが前記機能ブロックプロセサによって実行されねばならないものであること、の内の少なくとも一方が満足される場合に前記ビットプロセサによる前記機能ブロックプロセサに対する制御を停止させ且つ前記機能ブロックプロセサの前記ユーザプログラムメモリへのアクセスを可能とさせる制御手段、前記プログラムカウンタへ結合されており、前記機能ブロックプロセサが前記ビットプロセサからの命令ポインタを検索するまで待機し次いで前記メモリ内の次の命令コードを前記現在のコマンドとして指定するように前記命令ポインタを調節する命令ポインタ調節手段、を有している、 ことを特徴とする書込み可能論理制御器。」 2.引用例 これに対して、原査定の拒絶の理由に引用された特開昭63-36405号公報(昭和63年2月17日出願公開。以下、引用例という。)には、 プログラマブル・コントローラに関する発明について、 「LD、ANDなどの基本命令を処理するビットプロセッサと、MOV、CNTなどの応用命令を処理する汎用プロセッサとを有し、常時は、ビットプロセッサ側が制御権を握って、ユーザ命令の読出、解読を行ない、基本命令の解読時には、自身の演算回路により当該命令を処理する一方、応用命令の解読時には、制御権を汎用プロセッサ側へ受渡して、当該命令を汎用プロセッサ側で処理させるようにしたプログラマブル・コントローラに関するものである」旨(特許請求の範囲の記載参照)記載され、 第1図に記載されたビットプロセッサのブロック図について、第4図の従来例と同一構成部分については同符号を付して説明は省略するとし(2頁右下欄17行乃至20号の記載参照)、第4図の説明において、 「ユーザメモリ9から読出されたユーザ命令は、常時は、命令デコーダ70で解読され、またユーザ命令の一部がアドレス変換器71でアドレス変換され、その変換結果でI/Oメモリ11がアクセスされ、指定されたデータがI/Oメモリ11から読み出されて、このデータについて・・・指定の論理演算等を行ない、その演算結果をパワーフローレジスタ74に蓄える。そして、最終的にパワーフローレジスタ74の内容でもって、I/Oメモリ11の指定アドレスデータを書き換えるわけである。」(2頁左上欄12行乃至右上欄2行) 「命令デコーダ70の出力によって歩進制御回路75が駆動され、プログラムカウンタ76の値が制御される。このプログラムカウンタ76によってユーザメモリ9が新たにアドレス指定され、以上を繰り返すことによって、ユーザプログラムからユーザ命令を順次読出し実行することができる。」(2頁右上欄3行乃至9行) 「ユーザメモリ9から読出された命令語が命令デコーダ70で解読された結果、これが応用命令と判定されると、応用命令検出信号が発せられ、これが汎用プロセッサに対する割込リクエスト信号IRQとして送出され、同時にインバータ77で反転されてマルチプレクサ8,10の切替信号SEとなるのである。」(2頁右上欄10行乃至16行) と記載されている。 また、第3図には、上記プログラマブル・コントローラのハードウェア構成を示すブロック図が記載されており、それによれば、ユーザメモリ9はマルチプレクサ8を介してビットプロセッサ7と汎用プロセッサ6に結合されたものである。 上記記載事項及びパワーフローレジスタ内の値がパワーフローが存在することを表すものである状態となった場合には、次に来る命令は応用命令であるようにプログラミングを行うこと及び命令にアクセスするためのメモリアクセス手段を有することは技術常識であることを勘案すると、引用例には、 「プログラマブル・コントローラにおいて、 基本命令を処理するビットプロセッサ、前記ビットプロセッサに結合されており夫々のアドレスにおいて命令コード及び関連するオペランドを有するユーザ命令を格納するユーザメモリ、前記ビットプロセッサに結合されており応用命令を処理する汎用プロセッサ、を有しており、 前記ビットプロセッサは、パワーフローレジスタ、前記メモリ内のユーザ命令のアドレスを示すカウント値を有するプログラムカウンタであって前記カウント値が示す前記メモリ内のユーザ命令が現在のユーザ命令であるプログラムカウンタ、メモリアクセス手段、命令デコーダ、前記ビットプロセッサのパワーフローレジスタ内の値がパワーフローが存在することを表すものであることが満足される場合に前記ビットプロセッサから前記応用プロセッサに制御権を受渡し且つ前記汎用プロセッサの前記ユーザプログラムメモリへのアクセスを可能とさせる制御手段、前記プログラムカウンタへ結合されており、前記メモリ内の次のユーザ命令を現在のユーザ命令として指定するように前記カウント値を制御する歩進制御回路、を有している ことを特徴とするプログラマブル・コントローラ。」(以下、引用例に記載された発明という。)が記載されていると認められる。 3.対比 本願発明と引用例に記載された発明を対比すると、引用例に記載された発明の「プログラマブル・コントローラ」、「基本命令」、「ビットプロセッサ」、「ユーザ命令」、「ユーザメモリ」、「応用命令」、「汎用プロセッサ」、「アドレスを示すカウント値」、「メモリアクセス手段」、及び「命令デコーダ」は、本願発明の「書込み可能論理制御器」、「低レベルコマンド」、「ビットプロセサ」、「ユーザプログラムコマンド」、「ユーザプログラムメモリ」、「高レベルコマンド」、「機能ブロックプロセサ」、「命令ポインタ」、「メモリ内の現在のコマンドへアクセスするメモリアクセス手段」、及び「現在のコマンドの命令コード及び関連するオペランドをデコードし且つ識別するデコード手段」にそれぞれ対応し、両者の制御手段は、パワーフローレジスタ内の値がパワーフローが存在することを表すものであることが満足される場合にビットプロセサ(引用例に記載された発明においてはビットプロセッサ)から機能ブロックプロセサ(引用例に記載された発明においては汎用プロセッサ)に制御権を移行させる点で一致し、また、引用例に記載された「歩進制御回路」と本願発明の「命令ポインタ調節手段」は、メモリ内の次の命令コードを前記現在のコマンドとして指定するように前記命令ポインタを調節する点では一致するから、両者は、 「書込み可能論理制御器において、 低レベルコマンドを処理するビットプロセサ、前記ビットプロセサに結合されており夫々のアドレスにおいて命令コード及び関連するオペランドを有するユーザプログラムコマンドを格納するユーザプログラムメモリ、前記ビットプロセサに結合されており高レベルコマンドを処理する機能ブロックプロセサ、を有しており、 前記ビットプロセサは、パワーフローレジスタ、前記メモリ内のプログラムコマンドを示す命令ポインタを有するプログラムカウンタであって前記ポインタが示す前記メモリ内のプログラムコマンドが現在のコマンドであるプログラムカウンタ、前記メモリ内の現在のコマンドへアクセスするメモリアクセス手段、前記現在のコマンドの命令コード及び関連するオペランドをデコードし且つ識別するデコード手段、前記ビットプロセサのパワーフローレジスタ内の値がパワーフローが存在することを表すものであることが満足される場合に前記ビットプロセサによる前記機能ブロックプロセサに対する制御を停止させ且つ前記機能ブロックプロセサの前記ユーザプログラムメモリへのアクセスを可能とさせる制御手段、前記プログラムカウンタへ結合されており、前記メモリ内の次の命令コードを前記現在のコマンドとして指定するように前記命令ポインタを調節する命令ポインタ調節手段、を有している、 ことを特徴とする書込み可能論理制御器。」で一致し、以下の点で相違する。 (相違点1) 本願発明の制御手段は、現在のコマンドが前記機能ブロックプロセサによって実行されねばならないものであることが満足される場合に前記ビットプロセサによる前記機能ブロックプロセサに対する制御を停止させ且つ前記機能ブロックプロセサの前記ユーザプログラムメモリへのアクセスを可能とさせるものであるのに対して、引用例に記載された発明の制御手段は、ビットプロセサのパワーフローレジスタ内の値がパワーフローが存在することを表すものでない場合には、現在のコマンドが前記機能ブロックプロセサによって実行されねばならないものであっても、前記ビットプロセサによる前記機能ブロックプロセサに対する制御を停止させ且つ前記機能ブロックプロセサの前記ユーザプログラムメモリへのアクセスを可能とさせるものではない点。 (相違点2) 本願発明の命令ポインタ調節手段が、機能ブロックプロセサが前記ビットプロセサからの命令ポインタを検索するまで待機し次いで前記メモリ内の次の命令コードを前記現在のコマンドとして指定するように前記命令ポインタを調節するものであるのに対して、引用例には、この点について何ら記載されていない点。 4.当審の判断 上記相違点について検討する。 (相違点1について) プログラマブル・コントローラとして各種の機能を実現するようにしたものは周知と認められ(特開昭63-310004号公報参照)、それは引用例に記載された発明のものにおいてもそのようなような要請は当然あり得るとすべきものである。 その場合、各種機能、特に拡張的機能は汎用プロセッサで実現するよりなく、パワーフローの値如何にかかわらず、拡張的機能にかかわる命令は汎用プロセッサで実行すべき命令であって、制御権は汎用プロセッサに受け渡さざるを得ないものであるから、相違点1を格別のものとすることはできない。 (相違点2について) マルチプロセッサ構成のプログラマブル・コントローラにおいて、起動された側のプロセッサが相手側のプロセッサのプログラムカウンタをアクセスして実行すべき命令のアドレスを求めることは、特開昭63-157238号公報及び特公昭61-56820号公報に記載されているように周知と認められる。その場合、他に特段の、例えば命令のワード数が固定であって、プログラムカウンタが歩進していたとしても、正しくアクセスすべき命令のアドレスを知ることができる等の理由がない限り、プログラムカウンタの歩進を待ち合わせることは、当業者が当然なすべきことであるから、相違点2を格別のものとすることはできない。 5.むすび したがって、本願発明は、引用例に記載された発明および周知技術思想に基いて、当業者が容易に発明をすることができたものと認められるから、特許法第29条第2項の規定により特許を受けることができない。 よって、結論のとおり審決する。 |
| 審理終結日 | 2001-02-02 |
| 結審通知日 | 2001-02-16 |
| 審決日 | 2001-02-27 |
| 出願番号 | 特願平2-75814 |
| 審決分類 |
P
1
8・
121-
Z
(G06F)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 石井 茂和 |
| 特許庁審判長 |
徳永 民雄 |
| 特許庁審判官 |
斎藤 操 村上 友幸 |
| 発明の名称 | 機能ブロックプロセサ及びビットプロセサを具備する書込み可能論理制御器 |
| 代理人 | 小橋 正明 |