• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 一部申し立て 特36条6項1、2号及び3号 請求の範囲の記載不備  G09G
審判 一部申し立て 特29条の2  G09G
管理番号 1044852
異議申立番号 異議2000-71538  
総通号数 22 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 1999-02-12 
種別 異議の決定 
異議申立日 2000-04-18 
確定日 2001-05-21 
異議申立件数
訂正明細書 有 
事件の表示 特許第2963437号「液晶表示装置」の請求項1に係る特許に対する特許異議の申立てについて、次のとおり決定する。 
結論 訂正を認める。 特許第2963437号の請求項1に係る特許を維持する。 
理由 (1) 手続の経緯
本件特許第2963437号に係る出願は、平成10年5月22日(パリ条約による優先権主張1997年7月10日,韓国)に出願され、平成11年8月6日にその特許の設定登録がなされたものであり、その後、島宗サダ子より請求項1に係る特許につき特許異議の申立てがなされ、平成12年8月14日付で取消理由通知がなされ、その指定期間内である平成13年2月26日に訂正請求がなされたものである。

(2) 訂正の適否についての判断
ア 訂正の内容
a) 特許明細書中の特許請求の範囲の請求項1を「赤、緑、青の画素素子を含む画素を複数配列してなる画素マトリクスと、各々が前記画素素子間に行方向に位置する、複数個のゲートラインと、各々が前記画素素子間に列方向に位置し、前記赤、緑、青の画素素子が反復的に配列されて形成される行方向の画素行にビデオ信号を印加することができる、複数個のデータラインと、を有する液晶パネルと、前記液晶パネルの同一のカラーの画素素子に対応するデータである第1ストリームの第1デジタルデータを入力として前記画素行の一部の少なくとも二つの異なるカラーの画素素子に対応するデータが混合された第2ストリームの第2デジタルデータに再配列するデータ再配列手段と、前記第2デジタルデータを前記データ再配列手段から供給されてアナログビデオ信号に変換して出力するデータドライバ回路と、前記データドライバ回路の一つの出力部のアナログビデオ信号を前記複数個のデータラインのうちの少なくとも2個のデータラインに時分割して印加するデマルチプレクサと、を備え、前記画素行の前記第1ストリームで連続する二つのデータに対応する二つの画素素子間の間隔は前記第2ストリームで連続する二つのデータに対応する二つの画素素子間の間隔よりも小さいことを特徴とする液晶表示装置。」と訂正する。
b) 請求項16中の「前記画素行のうちの前記第1デジタルデータのストリームに対応する画素の間の間隙は」を、「前記画素行の前記第1ストリームで連続する二つのデータに対応する二つの画素素子間の間隙は」と訂正するとともに、請求項15を削除し、請求項16を請求項15に繰り上げる。
c) 【発明が解決しようとする課題】の欄を「この発明に係る液晶表示装置は、赤、緑、青の画素素子を含む画素を複数配列してなる画素マトリクスと、各々が前記画素素子官に行方向に位置する、複数個のゲートラインと、各々が前記画素素子間に列方向に位置し、前記赤、緑、青の画素素子が反復的に配列されて形成される行方向の画素行にビデオ信号を印加することができる、複数個のデータラインと、を有する液晶パネルと、前記液晶パネルの同一のカラーの画素素子に対応するデータである第1ストリームの第1デジタルデータを入力として前記画素行の一部の少なくとも二つの異なるカラーの画素素子に対応するデータが混合された第2ストリームの第2デジタルデータに再配列するデータ再配列手段と、前記第2デジタルデータを前記データ再配列手段から供給されてアナログビデオ信号に変換して出力するデータドライバ回路と、前記データドライバ回路の一つの出力部のアナログビデオ信号を前記複数個のデータラインのうちの少なくとも2個のデータラインに時分割して印加するデマルチプレクサと、を備え、前記画素行の前記第1ストリームで連続する二つのデータに対応する二つの画素素子間の間隔は前記第2ストリームで連続する二つのデータに対応する二つの画素素子間の間隔よりも小さいことを特徴とする。」と訂正する。
d) 【発明の詳細な説明】の欄中に段落番号を付加するとともに、同欄中の誤記「ディデマルチプレクサ」(3カ所)を「デマルチプレクサ」と訂正する。

なお、平成13年2月26日付訂正請求書において、特許権者は当該訂正は、請求項1を削除するとともに、請求項1を引用する形式で記載されていた請求項15を独立項形式に変えて請求項1とするものであるとしているが、当該訂正は上記訂正a)およびb)の内容からみて、実質的に旧請求項1に旧請求項15の事項を加入することにより、特許請求の範囲を減縮したものとして、以下審理する。

イ 訂正の目的の適否,新規事項の有無及び拡張・変更の存否
a) 上記訂正a)について
上記訂正a)は、旧請求項1に旧請求項1を引用する引用形式で記載されていた旧請求項15に記載された技術的事項を含めると共に、不明瞭な記載を訂正するために、旧請求項1の「複数個の画素からなる画素マトリクス」「第1ストリーム」「第2ストリーム」「第2ストリームの第1ストリームの第2デジタルデータ」「前記画素行のうちの前記第1デジタルデータのストリームに対応する画素の間の間隙は前記画素行の内の第2デジタルデータのストリームに対応する画素の間の間隙より小さい」を、それぞれ「赤、緑、青の画素素子を含む画素を複数配列してなる画素マトリクス」「前記液晶パネルの同一のカラーの画素素子に対応するデータである第1ストリーム」「少なくとも二つの異なるカラーの画素素子に対応するデータが混合された第2ストリーム」「第2ストリームの第2デジタルデータ」「前記画素行の前記第1ストリームで連続する二つのデータに対応する二つの画素素子間の間隙は前記第2ストリームで連続する二つのデータに対応する二つの画素素子間の間隙よりも小さい」と訂正するものである。また、この訂正a)によって、新請求項1及び新請求項1を引用する新請求項2〜15に係る発明は、旧請求項15に記載された技術的事項を、新たな構成要件として加えたものとなった。そして、この訂正は、実質的に旧請求項1に旧請求項15の事項を加入することにより、特許請求の範囲を減縮したものであるから、この訂正は特許請求の範囲の減縮、及び、明りょうな記載の釈明に該当するものであり、また、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張または変更するものではない。
b) 上記訂正b)〜c)について
上記訂正b)〜c)は、上記訂正a)に伴うものであるから、明りょうではない記載の釈明に該当し、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張または変更するものではない。
c) 上記訂正d)について
上記訂正d)は、明りょうではない記載の釈明又は誤記の訂正に該当し、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張または変更するものではない。

ウ 独立特許要件
a) 取消理由通知の概要
平成12年8月14日付で当審が通知した取消理由通知の概要は下記のとおりである。
i) 訂正前の請求項1の記載のうち「第1ストリーム」、「第2ストリーム」、「第2ストリームの第1ストリームの第2デジタルデータ」、「前記画素行のうちの前記第1デジタルデータのストリームに対応する画素の間の間隙は前記画素行のうちの第2デジタルデータのストリームに対応する画素の間の間隙より小さい」の記載は、それぞれどのような技術的事項を表現しているか明りょうではない。
したがって、上記の点で明細書の記載に不備があると認められるから、訂正前の請求項1に係る発明の特許は、特許法第36条第6項の規定に違反して特許されたものである。
ii) 訂正前の請求項1に係る発明は、本件特許に係る出願の優先権主張日前の出願であって特許法第42条の2第3項の規定により出願公開されたものとみなされた特願平8-276531号の願書に添付した明細書又は図面[出願公開された優先権主張を伴う特願平9-279013号(特開平10-177371号公報参照)](以下先願明細書という。)に記載された発明と同一であると認められ、しかも、本件特許発明の発明者が上記先願明細書に記載された発明の発明者と同一であるとも、また、本件特許に係る出願の出願の時に、その出願人が上記先願の出願人と同一であるとも認められないので、訂正前の請求項1に係る発明の特許は特許法第29条の2第1項の規定に違反して特許されたものである。

b) 取消理由通知で指摘した特許法第36条第6項についての判断
請求項1の記載は、上記(2)アa)のように訂正されたことによって、明りょうとなったので、訂正された請求項1を引用する新請求項2〜15もこの点で明りょうである。

c) 取消理由通知で指摘した特許法第29条の2についての判断
新請求項2〜14は、新請求項1を引用して記載するものであって、下記「(3)特許異議の申立について エ対比・判断」の欄で示すように、新請求項1に係る発明が特許性を有するものであるから、新請求項2〜14に係る発明は、特許出願の際独立して特許を受けることができるものである。また、新請求項15は上記訂正b)によって不明瞭な記載が訂正されたこと、および、新請求項1を引用して記載されたものであるため、新請求項15に係る発明も、特許出願の際独立して特許を受けることができるものである。

エ むすび
以上のとおりであるから、上記訂正請求は、特許法第120条の4第2項及び同条第3項で準用する第126条第2から4項の規定に適合するので、この訂正を認める。

(3) 特許異議の申立てについて
ア 請求項1に係る発明
訂正明細書の請求項1に係る発明(以下本件請求項1に係る発明という。)は、訂正明細書及び図面の記載からみて、その請求項1に記載された事項により特定される次のとおりのものである。
「赤、緑、青の画素素子を含む画素を複数配列してなる画素マトリクスと、各々が前記画素素子間に行方向に位置する、複数個のゲートラインと、各々が前記画素素子間に列方向に位置し、前記赤、緑、青の画素素子が反復的に配列されて形成される行方向の画素行にビデオ信号を印加することができる、複数個のデータラインと、を有する液晶パネルと、前記液晶パネルの同一のカラーの画素素子に対応するデータである第1ストリームの第1デジタルデータを入力として前記画素行の一部の少なくとも二つの異なるカラーの画素素子に対応するデータが混合された第2ストリームの第2デジタルデータに再配列するデータ再配列手段と、前記第2デジタルデータを前記データ再配列手段から供給されてアナログビデオ信号に変換して出力するデータドライバ回路と、前記データドライバ回路の一つの出力部のアナログビデオ信号を前記複数個のデータラインのうちの少なくとも2個のデータラインに時分割して印加するデマルチプレクサと、を備え、前記画素行の前記第1ストリームで連続する二つのデータに対応する二つの画素素子間の間隔は前記第2ストリームで連続する二つのデータに対応する二つの画素素子間の間隔よりも小さいことを特徴とする液晶表示装置。」

イ 特許異議の申立ての理由の概要
特許異議申立人島宗サダ子は、甲第1号証(特願平9-279013号(特開平10-177371号公報))を提出し、本件請求項1に係る発明は第29条の2の規定に違反してなされたものであるから、本件請求項1に係る発明を取り消すべき旨を主張している。

ウ 引用先願明細書記載の発明
上記甲第1号証で示された出願の優先権主張の基礎となった出願の明細書である上記先願明細書には、下記のとおりの記載がある。
「【0029】
【発明の実施の形態】
[第1実施形態]
図1は本発明に係る第1の実施形態を示す等価回路図である。本実施形態では、水平走査回路から出力される複数の垂直信号線と垂直走査回路18から出力される複数の走査線を有し、垂直信号線と走査線の交点にスイッチを介して画素電極が形成されている。また走査線H1〜H4…は垂直走査回路18に接続されている。さらに、映像信号をデータラッチ回路8〜11…に転送する水平走査回路2と、水平走査回路2の出力に同期して映像信号を記憶するデータラッチ回路8〜11…と、データラッチ回路8〜11…の出力をアナログの映像信号に変換するD/Aコンバータ12,13とを有し、このD/Aコンバータ12,13の出力が出力バッファ回路14,15と信号転送スイッチ17を介して垂直信号線に接続されている。そして転送スイッチ17の制御は転送スイッチ選択回路16によって行われる。また、3はインバータ、4〜7はAND回路、19は液晶素子であり、液晶素子19は、スイッチングMOSトランジスタ20と、液晶21と、付加容量22とにより1画素を構成している。
【0030】
本実施形態では、D/Aコンバータ12,13の数は水平方向の画素数よりも少ない数になっている。ここではD/Aコンバータ12,13の数は水平方向の画素数の1/4の場合を示している。D/Aコンバータ12,13の出力はバッファ14,15を介して、転送SW選択回路16の出力S1〜S4の制御によって、それぞれ4個のスイッチ17をオンオフされ、各液晶素子19に供給される。このため、映像信号は4画素ずつ飛び越したデータが入力される必要があり、外部の駆動回路として映像信号のデータを画素単位で並べ替える手段1を有し、概念的には図2に示すようにデータを並べ替える必要がある。画素毎の信号に対応した元信号が、時系列的に1〜16として入力された場合、映像信号並べ替え回路1の出力は4つ毎に並べ替えられ、下段に示す画素毎の画素番号順となる。
【0031】
またD/Aコンバータ12,13の数はパネルサイズ、回路ブロックの面積、D/Aコンバータ12,13の駆動限界周波数、消費電力等を考慮し、設計者が任意に設定できる。本実施形態では1つのD/Aコンバータ12,13にデータラッチ回路8〜11が2系統あり、ラッチ選択(セレクト)パルスがインバータ3とAND回路4〜7を介されて水平走査回路2の出力V1,V2と論理積をとられることによって、2つのうち任意の1つを選択できる。
【0032】
以下、本実施形態の動作について、図3のタイミング図に従い説明する。図3において、まず第1の水平走査期間にはラッチセレクトパルスをhighとして、水平走査回路2の出力に同期してディジタルの映像データが第1のデータラッチ回路8,10に順次転送される。次の水平走査期間ではラッチセレクトパルスをlowとして、第2のデータラッチ回路9,11にデータが転送され、同時に第1のデータラッチ回路8,10の出力がイネーブル状態となり出力がD/Aコンバータ12,13に入力され、映像信号をアナログ信号に変換する。そして転送スイッチ選択手段16によって転送スイッチ17のうち1つをオン状態(S1をhigh)とし、このバッファ14を介したアナログ信号を垂直信号線に転送する。結果的にD/Aコンバータの数と同数の液晶画素へ、映像信号書き込みが同時に行われる。このためD/Aコンバータ12,13の動作速度としては、1回の水平走査と同等の期間に応答すればよい。さらには転送時間が長いため、信号転送スイッチ17のサイズも従来のアナログ入力方式に比べ小さくてすみ、なおかつアナログ入力方式における共通信号線分の負荷がなく、アナログで駆動すべき負荷が非常に小さくなる。」
そして、第2図には元信号と当該元信号を並べ替えた後の信号の態様が記載されており、元信号は「1,2,3,4,5,6,・・・15,16」の順になっているのに対し、並べ替えた後の信号は「1,5,9,13,2,6,10,14・・・8,12,16」の順になっている。

エ 対比・判断
本件請求項1に係る発明と、上記先願明細書に記載された発明を比較すると、上記先願明細書には、液晶表示装置の各色の画素素子をどのような順番で配列しているかについては、なんら記載がないから、上記先願明細書には本件請求項1に係る発明を特定する事項である「各々が前記画素素子間に列方向に位置し、前記赤、緑、青の画素素子が反復的に配列されて形成される行方向の画素行」についてなんら記載されておらず、この点は表現上の差違で有るとも、また、任意に設計しうる事項であるとも認めることもできない。
したがって、本件請求項1に係る発明と、上記先願明細書に記載された発明が同一であるとすることはできない。

(4) むすび
以上のとおりであるから、特許異議の申立ての理由及び証拠によっては、本件請求項1に係る発明についての特許を取り消すことはできない。
また、他に本件請求項1に係る発明の特許を取り消すべき理由を発見しない。
よって、結論のとおり決定する。
 
発明の名称 (54)【発明の名称】
液晶表示装置
(57)【特許請求の範囲】
【請求項1】
赤、緑、青の画素素子を含む画素を複数配列してなる画素マトリクスと、
各々が前記画素素子間に行方向に位置する、複数個のゲートラインと、
各々が前記画素素子間に列方向に位置し、前記赤、緑、青の画素素子が反復的に配列されて形成される行方向の画素行にビデオ信号を印加することができる、複数個のデータラインと、を有する液晶パネルと、
前記液晶パネルの同一のカラーの画素素子に対応するデータである第1ストリームの第1デジタルデータを入力として前記画素行の一部の少なくとも二つの異なるカラーの画素素子に対応するデータが混合された第2ストリームの第2デジタルデータに再配列するデータ再配列手段と、
前記第2デジタルデータを前記データ再配列手段から供給されてアナログビデオ信号に変換して出力するデータドライバ回路と、
前記データドライバ回路の一つの出力部のアナログビデオ信号を前記複数個のデータラインのうちの少なくとも2個のデータラインに時分割して印加するデマルチプレクサと、を備え、
前記画素行の前記第1ストリームで連続する二つのデータに対応する二つの画素素子間の間隔は前記第2ストリームで連続する二つのデータに対応する二つの画素素子間の間隔よりも小さいことを特徴とする液晶表示装置。
【請求項2】
前記データドライバ回路は、少なくとも二群に分かれて構成され、それぞれは互いに異なる経路で前記データ再配列手段に接続されたことを特徴とする請求項1記載の液晶表示装置。
【請求項3】
前記データドライバ回路のそれぞれの群は、前記データ再配列手段から互いに異なる時間に供給されることを特徴とする請求項2記載の液晶表示装置。
【請求項4】
前記データドライバ回路のそれぞれの群は、前記データ再配列手段から同時に供給されることを特徴とする請求項2記載の液晶表示装置。
【請求項5】
前記再配列手段は、前記入力ビデオデータを一時的に貯蔵するための少なくとも2個のメモリと、前記入力ビデオデータを、前記少なくとも2個のメモリに分配するためのデータ分配手段とを備えることを特徴とする請求項2記載の液晶表示装置。
【請求項6】
前記少なくとも2個のメモリのいずれか一方に貯蔵された前記入力ビデオデータは、前記少なくとも2個のメモリの他方に貯蔵された前記入力ビデオデータと異なる時間に動作する関係であることを特徴とする請求項5記載の液晶表示装置。
【請求項7】
前記少なくとも2個のメモリの記憶容量は、前記入力ビデオデータの1ラインに必要とされる記憶量に該当することを特徴とする請求項6記載の液晶表示装置。
【請求項8】
前記少なくとも2個のメモリは、前記少なくとも2個のメモリから前記入力ビデオデータを同時に読み取る手段を備えることを特徴とする請求項5記載の液晶表示装置。
【請求項9】
前記少なくとも2個のメモリの記憶容量は、前記入力ビデオデータの2ラインに必要とされる記憶量に該当することを特徴とする請求項8記載の液晶表示装置。
【請求項10】
前記再配列手段は、前記第1及び第2データドライバ回路のそれぞれに接続された少なくとも2個の先入先出装置と、前記入力ビデオデータを、前記少なくとも2個の先入先出装置に分配するためのデータ分配手段とを備えることを特徴とする請求項2記載の液晶表示装置。
【請求項11】
前記複数のデマルチプレクサ回路は、前記液晶パネル上に備えられることを特徴とする請求項1記載の液晶表示装置。
【請求項12】
前記デマルチプレクサ回路と、前記データドライバは、前記液晶パネル上に備えられることを特徴とする請求項1記載の液晶表示装置。
【請求項13】
前記データドライバは、前記液晶パネルと分離された集積回路上に備えられることを特徴とする請求項1記載の液晶表示装置。
【請求項14】
前記データドライバは、前記液晶パネルを有する集積回路上に備えられることを特徴とする請求項1記載の液晶表示装置。
【請求項15】
前記画素行の、前記第1ストリームで連続する二つのデータに対応する二つの画素素子間の間隔は前記データ再配列部に入力されるデジタルデータの入力端子数に対応し、前記画素行の、前記第2ストリームで連続する二つのデータに対応する二つの画素素子間の間隙は前記データドライバ回路の一つに出力部のアナログビデオ信号がデマルチプレクサを通して印加されるデータラインの数と前記入力端子数をかける値に対応することを特徴とする請求項1記載の液晶表示装置。
【発明の詳細な説明】
【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタ(Thin Film Transistor;以下“TFT”という)等をスイッチマトリクス(Switch Matrix)に利用する液晶表示装置に関するもので、特にデジタルビデオデータにより駆動されることに適合した液晶表示装置に関する。
【0002】
【従来の技術】
最近、映像媒体は視聴者に高解像度の画像を提供するための方案として、既存のアナログ映像信号の代わりに、情報の圧縮が容易なデジタル映像信号で転送する方式へ転換されつつある趨勢である。それにより、映像表示装置の一種類の液晶表示パネルも、既存のアナログ映像信号の代わりにデジタル映像信号により駆動されることができるように開発されている。
【0003】
このような開発努力により出現されるようになったデジタル方式の液晶表示装置は図1の図示のとおり、液晶表示パネル(10)のゲートライン等(GL)を駆動するためのゲートドライバ(Gate Driver、12)と、液晶表示パネル(10)のデータライン等(DL)を一定な個数づつ分割駆動するための多数のデータドライバ集積回路等(Data Driver Integrated Circuit;以下“D-ICという)(14)を備える。液晶表示パネル(10)には、ゲートライン等(GL)とデータライン等(DL)の交差部等にTFT等(図示されていない)が設置され、共にこのTFT等のそれぞれには液晶セル等が接続されている。ゲートドライバ(12)は、ゲート制御信号によりフレーム期間毎に水平走査期間づつゲートライン等(GL)を順次的に駆動する。すなわち、ゲートドライバ(12)は、液晶表示パネル(10)に含まれたTFT等を1ライン分づつ順次的に駆動する。一方、D-IC等(14)は、データ制御信号により水平走査期間毎にビデオデータをアナログ信号の形態に変換し、その変換されたアナログビデオ信号をデータライン等(DL)に供給する。これを詳細に説明すると、D-IC等(14)のそれぞれは、自分の出カライン数に該当するビデオデータを入力して、その入力されたビデオデータ等をアナログビデオ信号等に変換する。そして、D-IC等(14)のそれぞれは、アナログビデオ信号等を、自分の出カライン等に接続されたデータライン等(DL)に供給するようになる。そうすると、1ライン分のTFT等にそれぞれ接続された1ライン分の液晶セル等は、それぞれのビデオ信号の電圧レベルによって光透過率を調節するようになる。
【0004】
このような構成のデジタル液晶表示装置は、D-IC等(14)が自分の出力端子に該当する数のデータライン等のみを駆動することができるので、多数のD-IC等(14)が必要とされ、共に回路構成及び嵩が大きくならざるをえなかった状況であった。
このようなデジタル液晶表示装置の短所を解消するために、1ラインのデータライン等を時分割駆動する時分割方式の液晶表示装置が提案された。この時分割方式の液晶表示装置は、タナカ(Tanaka)らにより、1993年度IEEEの刊行物を通し、“An LCD Addressed by a-Si:H TFTs with Peripheral poly-Si TFT Circuits”という題目で発表されてから、更にカト(Kato)らにより、“Euro Display’96”という論文集において、“Ar+LaserAnnealed Poly-Si TFTs for LargeArea LCDs”という題目で発表された。この論文等によると、時分割方式の液晶表示装置は、ポリクリスタルシリコン(Polycrystalline Si)とアモルファスシリコン(Amorphous Si)の二重層を有するようにTFT等を形成し、TFT等のオン/オフ速度を向上させた。併せて、時分割方式の液晶表示装置では、D-IC等のそれぞれの出力端子等とデータライン等との間にデマルチプレクサを介在させ、データライン等が時分割的に駆動される。それにより、時分割方式の液晶表示装置は、D-ICの所要量を少なくとも1/2以下に減少させることができた。
【0005】
このような時分割方式の液晶表示装置では、デマルチプレクサが遠く離れているデータライン等を切換するので、1つのデマルチプレクサにより駆動されるデータライン等間の距離が大きくなる。それにより、液晶表示パネル上の配線構造が複雑となることはいうまでもなく、ビデオ信号が歪曲されるおそれがある。併せて、D-IC等は1ライン分のビデオデータを順次的にサンプリングしなければならないので、1ライン分のビデオデータ数に該当する周波数のサンプリングクロックがD-IC等に供給されなければならない。
【0006】
【発明が解決しようとする課題】
従って、本発明の目的は回路構成と配線構造とを簡素化することができる液晶表示装置を提供することにある。
【0007】
本発明の他の目的は、ビデオデータのサンプリング周期を遅くすることができる液晶表示装置を提供することにある。
【0008】
【課題を解決するための手段】
この発明に係る液晶表示装置は、赤、緑、青の画素素子を含む画素を複数配列してなる画素マトリクスと、各々が前記画素素子間に行方向に位置する、複数個のゲートラインと、各々が前記画素素子間に列方向に位置し、前記赤、緑、青の画素素子が反復的に配列されて形成される行方向の画素行にビデオ信号を印加することができる、複数個のデータラインと、を有する液晶パネルと、前記液晶パネルの同一のカラーの画素素子に対応するデータである第1ストリームの第1デジタルデータを入力として前記画素行の一部の少なくとも二つの異なるカラーの画素素子に対応するデータが混合された第2ストリームの第2デジタルデータに再配列するデータ再配列手段と、前記第2デジタルデータを前記データ再配列手段から供給されてアナログビデオ信号に変換して出力するデータドライバ回路と、前記データドライバ回路の一つの出力部のアナログビデオ信号を前記複数個のデータラインのうちの少なくとも2個のデータラインに時分割して印加するデマルチプレクサと、を備え、前記画素行の前記第1ストリームで連続する二つのデータに対応する二つの画素素子間の間隔は前記第2ストリームで連続する二つのデータに対応する二つの画素素子間の間隔よりも小さいことを特徴とする。
【0009】
本発明による液晶表示装置は、1ライン分のビデオデータを再整列し、液晶パネル上の1ライン分のTFTの中の隣接したTFTが順次的に駆動されるようにすると共に、同時に駆動されるTFTを分散させることができる。それにより、本発明の液晶表示装置では、D-ICと画素マトリクスとの間の配線構造が簡素化される。また、本発明では、D-ICが同時にビデオデータをサンプリングするようにすることにより、D-ICは周波数が低いサンプリングクロックの周波数を使用することができる。
【0010】
【発明の実施の形態】
前記の目的以外に、本発明の他の目的及び利点等は添付図面を参照してから、好ましい実施の形態に関する詳細な説明を通して明らかになる。
【0011】
以下、本発明の好ましい実施の形態を、添付の図2乃至図7を参照して詳細に説明する。
【0012】
図2を参照すると、画素マトリクス(20)のゲートライン等(GM1乃至GM600)を駆動するためのゲートドライバ(22)と、画素マトリクス(20)のデータライン等(DL1乃至DL2400)を駆動するためのD-IC等(24a、24b)を備える、本発明の実施の形態による液晶表示装置が図示されている。この画素マトリクス(20)は、ゲートライン等(GM1乃至GM600)とデータライン等(DL1乃至DL2400)との交差地点等にそれぞれ配置された600×2400個の画像素子等を含んで、600×800個の画素を有する画像を表示するようになる。画像素子等はそれぞれ1つのTFTと1つの液晶セルとから構成され、この画像素子に含まれたTFTのゲート電極とデータ電極とは、ゲートライン(GM)とデータライン(DL)にそれぞれ接続される。2400個のデータライン等(DL1乃至DL2400)は赤色(R)用の画像素子等、緑色(G)用の画像素子等、そして青色(B)用の画像素子等を駆動するために800個づつ割り当てられる。これ等の赤色(R)用、緑色(G)用及び青色(B)用のデータライン等は、交替に配列される。ゲートドライバ(22)は、ゲート制御信号等によりフレーム期間毎に水平走査期間づつ順次的にゲートライン等(GL)を駆動する。このゲートドライバ(22)により、画素マトリクス(20)に含まれたTFT等は、2400個づつ順次的にターンオン(Turn-on)され、2400個のデータライン(DL1乃至DL2400)を2400個の液晶セル等にそれぞれ接続させる。一方、D-IC等(24a、24b)のそれぞれは、水平走査期間毎に多数のビデオデータをサンプリングすると共に、そのサンプリングされた多数のビデオデータをアナログビデオ信号等に変換する。そして、D-IC等(24a、24b)のそれぞれは、ビデオ信号等をデータライン等(DL)に供給する。そうすると、ターンオンされたTFT等に接続された液晶セル等は、それぞれデータライン(DL)からのビデオ信号の電圧レベルによって光透過率を調節するようになる。
【0013】
液晶表示装置は、D-IC等(24a、24b)の出力端子等(LD1乃至LD600)にそれぞれ接続されたデマルチプレクサ等(MUX1乃至MUX600)を追加で備える。これ等のデマルチプレクサ(MUX1乃至MUX600)は、それぞれ互いに隣接した4個のデータライン等(DLi乃至DLi+3)に接続される。そしてこれ等のデマルチプレクサ等(MUX1乃至MUX600)は、それぞれ第1乃至第4選択信号(SEL1乃至SEL4)により、D-IC(24)の出力端子(LD)からのビデオ信号を4個のデータライン等(DLi乃至DLi+3)に順次的に供給する。そのために、このデマルチプレクサ等(MUX1乃至MUX600)のそれぞれは、D-IC(24)の出力端子(LD)と4個のデータライン等(DLi乃至DLi+3)の間にそれぞれ接続された4個のMOSトランジスタ(MN1乃至MN4)を備える。デマルチプレクサ(MUX)に含まれた4個のMOSトランジスタ等(MN1乃至MN4)は、第1乃至第4選択信号(SEL1乃至SEL4)を1個づつ自分らのゲート電極側にそれぞれ入力する。第1乃至第4選択信号(SEL1乃至SEL4)は、水平同期信号と同一な周波数を有する。そして、第1乃至第4選択信号(SEL1乃至SEL4)は、互いに順次的で反復的に進行されるイネーブル区間、すなわちハイ論理区間を有する。それにより、デマルチプレクサ(MUX)に含まれた4個のMOSトランジスタ等(MN1乃至MN4)は、水平走査期間毎に1頂次的にターンオンされ、4個のデータライン(DLi乃至DLi+3)が順次的にD-IC(24)の出力端子(LD)に接続されるようにする。この4個のMOSトランジスタ等(MN1乃至MN4)は、スイッチ機能を有する回路素子等に代置されることもできる。そして、デマルチプレクサ等(MUX1乃至MUX600)は、画素マトリクス(20)及びゲートドライバ(22)と共に同一なガラス基板(28)上に形成される。ここにおいて、デマルチプレクサ等(MUX1乃至MUX600)は、画素マトリクス(20)の上側(すなわち、ガラス基板(28)の上端)に、そしてゲートドライバ(22)は画素マトリクス(20)の端(すなわち、ガラス基板(28)の端)にそれぞれ位置する。
【0014】
また、液晶表示装置にはD-IC等(24a、24b)に供給されるビデオデータを再整列させ、その再整列されたビデオデータをD-IC等(24a、24b)に供給するデータ再整列部(26)が設置されている。このデータ再整列部(26)は、それぞれ赤色用バス(MRB)、緑色用バス(MGB)及び青色用バス(MBB)を経由して入力される赤色データ(R)ストリーム、緑色データ(G)ストリーム及び青色データ(B)ストリームを、D-IC等(24)の数に該当するグループ(例えば、2個のデータグループ)に分離し、それぞれのデータグループをデマルチプレクサ(MUX)の出カライン数(例えば、4個)に該当するセクション等(例えば、4個のセクション)に再整列する。そして、データ再整列部(26)は、再整列されたビデオデータを、他のバス等を経由しD-IC等(24a、24b)に供給する。実際に、第1D-IC(24a)にはビデオデータが第1乃至第3補助バス(SB1、SB2、SB3)を経由し、3個のシンボルづつ供給され、そして第2D-IC(24b)には、ビデオデータが第4乃至第6補助バス(SB4、SB5、SB6)を経由し、3個のシンボルづつ供給される。また、データ再整列部(26)は、D-IC等(24a、24b)が同時にビデオデータを入力するか、または交替にビデオデータを入力するように設計されることができる。最後に、データ再整列部(26)とD-IC等(24a、24b)は、データ制御バス(DCB)から入力されるサンプリングクロックを含むデータ制御信号等により駆動される。
【0015】
図3は、データ再整列部(26)からビデオデータが第1乃至第3補助バス(SB1乃至SB3)と第4乃至第6補助バス(SB4乃至SB6)に交替に出力される場合、データ再整列部(26)、D-IC等(24)及びデマルチプレクサ等(MUX1乃至MUX600)の動作波形を図示する。
【0016】
図3において、第1乃至第3補助バス等(SB1乃至SB3)と第4乃至第6補助バス等(SB4乃至SB6)には、選択信号等(SEL1乃至SEL4)がイネーブルされる期間、すなわちハイ論理を維持する期間毎に、交替に再整列されたビデオデータストリームが供給される。これを詳細に説明すると、第1選択信号(SEL1)がイネーブルされた時点から第1補助バス(SB1)に“R1、R5、R9…R397”の再整列されたビデオデータが、第2補助バス(SB2)には“G2、G6、G10…G398”の再整列されたビデオデータが、そして第3補助バス(SB3)には“B3、B7、B11…B399”の再整列されたビデオデータがそれぞれ供給される。第1乃至第3補助バス(SB1乃至SB3)に再整列されたビデオデータが供給されたから、残りの第1選択信号(SEL1)のイネーブル期間の間、第4補助バス(SB4)に“R401、R405、R409…R797”の再整列されたビデオデータが、第5補助バス(SB5)には“G402、G406、G410…G798”の再整列されたビデオデータ、そして第6補助バス(SB6)には“B403、B407、B411…B799”の再整列されたビデオデータが供給されるようになる。
【0017】
このような形態に、第2乃至第4選択信号(SEL2乃至SEL4)が頂次的にイネーブルされることにより、第1乃至第6補助バス(SB1乃至SB6)に再整列されたビデオデータが一定な間隔を置いて反復的に供給される。この時、第1補助バス(SB1)には“G1、G5、G9…G397”、“B1、B5、B9…B397”及び“R2、R6、R10…R398”の再整列されたビデオデータが、一定な間隔を置いて順次的に供給される。併せて、第2補助バス(SB2)には“B2、B6、B10…B398”、“R3、R7、R11…R399”及び“G3、G7、G11…G399”の再整列されたビデオデータが、そして第3補助バス(SB3)には“R4、R8、R12…R400”、“G4、G8、G12…G400”及び“B4、B8、B12…B400”の再整列されたビデオデータがそれぞれ供給される。また、第1乃至第3補助バス等(SB1乃至SB3)と時間的に交替になるように再整列されたビデオデータを入力する第4乃至第6補助バス等(SB4乃至SB6)には、“G401、G405、G409…G797”、“B401、B405、B409…B797”及び“R402、R406、R410…R798”の再整列されたビデオデータ、“B402、B406、B410…B798”、“R403、R407、R411…R799”及び“G403、G407、G411…G799”の再整列されたビデオデータ、そして“R404、R408、R412…R800”、“G404、G408、G412…G800”及び“B404、B408、B412…B800”の再整列されたビデオデータがそれぞれ供給される。
【0018】
次に、D-IC等(24a、24b)等の600個の出カライン(LD1乃至LD600)のそれぞれには、選択信号等(SEL1乃至SEL4)が順次的にイネーブル、すなわちハイ論理を有することにより、4個のビデオ信号が順次的に出力される。例えば、D-IC(24a)の第1出力端子(LD1)に“R1、G1、B1及びR2”のビデオ信号が順次的に出力され、そしてD-IC(24a)の第2出力端子(LD2)に“G2、B2、R3及びG3”のビデオ信号が順次的に出力される。このような形態に、D-IC(24a)の第3乃至第6出力端子等(LD3乃至LD6)のそれぞれにも“B3、R4、G4及びB4”のビデオ信号等と、“R5、G5、B5及びR6”のビデオ信号等と、“G6、B6、R7及びG7”のビデオ信号等と、そして“B7、R8、G8及びB8”のビデオ信号等とが供給される。
【0019】
このD-IC等(24a、24b)の600個の出力端子等(LD1乃至LD600)に4回にかけて出力される2400個のビデオ信号等は、第1乃至第4選択信号(SEL1乃至SEL4)によって切換動作を遂行する600個のデマルチプレクサ(MUX1乃至MUX600)によって、2400個のデータライン等(DL1乃至DL2400)にそれぞれ印加されるようになる。その結果、画素マトリクス(20)を駆動するために使用されるD-IC等の数が大幅(例えば8個から2個に)に減少されるようになる。
【0020】
図4は、データ再整列部(26)から再整列されたビデオデータが、第1乃至第3補助バス(SB1乃至SB3)と第4乃至第6補助バス(SB4乃至SB6)に同時に出力される場合、データ再整列部(26)、D-IC等(24)及びデマルチプレクサ等(MUX1乃至MUX600)の動作波形を図示する。
【0021】
図4において、第1乃至第3補助バス等(SB1乃至SB3)と第4乃至第6補助バス等(SB4乃至SB6)のそれぞれに供給される再整列されたビデオデータは、選択信号等(SEL1乃至SEL4)が順次的にイネーブルされることにより、4回にかけて変更される。これを詳細に説明すると、第1選択信号(SEL1)がイネーブルされた時点から第4選択信号(SEL4)がイネーブルされる時点までの期間の間、第1補助バス(SB1)に“R1、R5、R9…R397”の再整列されたビデオデータから、“G1、G5、G9…G397”、“B1、B5、B9…B397”及び“R2、R6、R10…R398”の再整列されたビデオデータが順次的に供給される。そして第2乃至第6補助バス(SB2乃至SB6)のそれぞれにも、“G2、G6、G10…G398”、“B2、B6、B10…B398”、“R3、R7、R11…R399”及び“G3、G7、G11…G399”の再整列されたビデオデータと、“B3、B7、B11…B399”、“R4、R8、R12…R400”、“G4、G8、G12…G400”及び“B4、B8、B12…B400”の再整列されたビデオデータと、“R401、R405、R409…R797”、“G401、G405、G409…G797”、“B401、B405、B409…B797”及び“R402、R406、R410…R798”の再整列されたビデオデータと、“G402、G406、G410…G798”、“B402、B406、B410…B798”、“R403、R407、R411…R799”及び“G403、G407、G411…G799”の再整列されたビデオデータと、そして“B403、B407、B411…B799”、“R404、R408、R412…R800”、“G404、G408、G412…G800”及び“B404、B408、B412…B800”の再整列されたビデオデータがそれぞれ供給される。
【0022】
次に、D-IC等(24a、24b)の600個の出カライン(LD1乃至LD600)のそれぞれには、選択信号等(SEL1乃至SEL4)が順次的にイネーブル、すなわちハイ論理を有することにより、4個のビデオ信号が順次的に出力される。例えば、D-IC(24a)の第1出力端子(LD1)に“R1、G1、B1及びR2”のビデオ信号が順次的に出力され、そしてD-IC(24a)の第2出力端子(LD2)に“G2、B2、R3及びG3”のビデオ信号が順次的に出力される。このような形態に、D-IC(24a)の第3乃至第6出力端子等(LD3乃至LD6)のそれぞれにも、“B3、R4、G4及びB4”のビデオ信号等と、“R5、G5、B5及びR6”のビデオ信号等と、“G6、B6、R7及びG7”のビデオ信号等と、そして“B7、R8、G8及びB8”のビデオ信号等とが供給される。
【0023】
このD-IC等(24a、24b)の600個の出力端子等(LD1乃至LD600)に4回にかけて出力される2400個のビデオ信号等は、第1乃至第4選択信号(SEL1乃至SEL4)によって切換動作を遂行する600個のデマルチプレクサ(MUX1乃至MUX600)によって、2400個のデータライン等(DL1乃至DL2400)にそれぞれ印加されるようになる。その結果、画素マトリクス(20)を駆動するために使用されるD-IC等の数が大幅(例えば8個から2個に)に減少されるようになる。併せて、ビデオデータがD-IC等(24a、24b)に同時に供給されることにより、ビデオデータをサンプリングするためにD-IC等(24a、24b)に供給されるサンプリングクロックの周波数が低くなる。
【0024】
図5は、図2に図示されたデータ再整列部(26)の一実施の形態を詳細に図示する。
【0025】
図5において、データ再整列部(26)は、赤色用、緑色用及び青色用バス等(MRB、MGB、MBB)のそれぞれに接続された第1乃至第3データデマルチプレクサ(30、32、34)と、この第1乃至第3データデマルチプレクサ等(30、32、34)のそれぞれに4個づつ並列接続された第1乃至第12シリアル入カシリアル出力(First Input First Output;以下“FIFO”という)(FR1乃至FR12)を備える。第1乃至第3データデマルチプレクサ等(30、32、34)は、第1分割イネーブル信号(ENa)がハイ論理を維持する間、すなわち水平走査期間の半分に該当する期間の間に駆動される。そして第1データデマルチプレクサ(30)は、赤色用バス(MRB)からの赤色データストリーム(R1乃至R800)の中の半分に該当する400個の赤色データ(R1乃至R400)を順次的で反復的に変化する2ビットの選択信号(A、B)の1論理値によって、第1乃至第4FIFO(FR1乃至FR4)に/順次的で反復的に貯蔵する。その結果、第1乃至第4FIFO(FR1乃至FR4)には“R1、R5、R9…R397”、“R2、R6、R10…R398”、“R3、R7、R11…R399”及び“R4、R8、R12…R400”の赤色データがそれぞれ貯蔵される。第1データデマルチプレクサ(30)と同様に、第2データデマル)チプレクサ(32)は、緑色用バス(MGB)からの緑色データストリーム(G1乃至G800)の中の半分に該当する400個の緑色データ(G1乃至G400)を、前記2ビットの選択信号(A、B)の論理値によって、第5乃至第8FIFO(FR5乃至FR8)に順次的で反復的に貯蔵する。従って、第5乃至第8FIFO(FR5乃至FR8)には“G1、G5、G9…G397”、“G2、IG6、G10…G398”、“G3、G7、G11…G399”及び“G4、G8、G12…G400”の緑色データがそれぞれ貯蔵される。また、第3データデマルチプレクサ(34)も、第1及び第2データデマルチプレクサ(30、32)と同様に、青色用バス(MBB)からの青色データストリーム(B1乃至B800)の中の半分に該当する400個の青色データ(B1乃至B400)を、前記2ビットの選択信号(A、B)の論理値によって、第9乃至第12FIFO(FR9乃至FR12)に1頂次的で反復的に貯蔵する。それによって、第9乃至第12FIFO(FR9乃至FR12)には“B1、B5、B9…B397”、“B2、B6、B10…B398”、“B3、B7、B11…B399”及び“B4、B8、B12…B400”の青色データがそれぞれ貯蔵される。
【0026】
そしてデータ再整列部(26)は、赤色用、緑色用及び青色用バス等(MRB、MGB、MBB)にそれぞれ接続されると共に、第1乃至第3データデマルチプレクサ(30、32、34)とそれぞれ並列接続された、第4乃至第6データデマルチプレクサ(36、38、40)を追加で備える。この第4乃至第6データデマルチプレクサ等(36、38、40)のそれぞれに4個づつのFIFO等、すなわち第13乃至第24FIFO(FR13乃至FR24)が接続されている。第4乃至第6データデマルチプレクサ(36、38、40)は、第2分割イネーブル信号(ENb)がハイ論理を維持する間、すなわち第1乃至第3データデマルチプレクサ(30、32、34)が駆動されない水平走査期間の後半部に該当する期間の間に駆動される。そして、第4データデマルチプレクサ(36)は、赤色用バス(MRB)からの赤色データストリーム(R1乃至R800)の中の半分に該当する400個の赤色データ(R401乃至R400)を、前記2ビットの選択信号(A、B)の論理値によって、第13乃至第16FIFO(FR13乃至FR16)に1順次的で反復的に貯蔵する。その結果、第13乃至第16FIFO(FR13乃至FR16)には、“R401、R405、R409…R797”、“R402、R406、R410…R798”、“R403、R407、R411…R799”及び“R404、R408、R412…R800”の赤色データがそれぞれ貯蔵される。そして第5データデマルチプレクサ(38)は、緑色用バス(MGB)からの緑色データストリーム(G1乃至G800)の中の半分に該当する400個の緑色データ(G401乃至G800)を、前記2ビットの選択信号(A、B)の論理値によって、第17乃至第20FIFO(FR17乃至FR20)に順次的で反復的に貯蔵する。従って、第17乃至第20FIFO(FR17乃至FR20)には、“G401、G405、G409…G797”、“G402、G406、G410…G798”、“G403、G407、G411…G799”及び“G404、G408、G412…G800”の緑色データがそれぞれ貯蔵される。また、第6データデマルチプレクサ(40)も、青色用バス(MBB)からの青色データストリーム(B1乃至B800)の中の半分に該当する400個の青色データ(B401乃至B800)を、前記2ビットの選択信号(A、B)の論理値によって、第21乃至第24FIFO(FR21乃至FR24)に順次的で反復的に貯蔵する。それによって、第21乃至第24FIFO(FR21乃至FR24)には、“B401、B405、B409…B797”、“B402、B406、B410…B798”、“B403、B407、B411…B799”及び“B404、B408、B412…B800”の青色データがそれぞれ貯蔵される。
【0027】
また、データ再整列部(26)は第1乃至第12FIFO(FR1乃至FR12)からのビデオデータを入力する第1デマルチプレクサ(42)と、第13乃至第24FIFO(FR13乃至FR24)からのビデオデータを入力する第2デマルチプレクサ(44)とを備える。これ等の第1及び第2デマルチプレクサ(42、44)は、図3における第1乃至第4選択信号(SEL1乃至SEL4)のそれぞれがイネーブルされる期間毎に、1回づつ交替に駆動される。例えば、前記の第1選択信号(SEL1)のイネーブル期間の前半部では第1デマルチプレクサ(42)が、そして前記の第1選択信号(SEL1)のイネーブル期間の後半部では第2デマルチプレクサ(44)が駆動される。従って、第1及び第2デマルチプレクサ(42、44)は、第1乃至第4選択信号(SEL1乃至SEL4)が順次的にイネーブルされることにより交替に4回づつ駆動され、1水平ラインのビデオデータを第1乃至第6補助バス(SB1乃至SB6)を経由して出力するようになる。そして第1及び第2デマルチプレクサ(42、44)は、駆動される時毎に、それぞれ12個のFIFO(FR1乃至FR12、またはFR13乃至FR24)の中の3個のFIFO等に貯蔵されたビデオデータを選択し、3個の補助バス(SB1乃至SB3、またはSB4乃至SB6)にそれぞれ出力する。
【0028】
これを詳細に説明すると、第1デマルチプレクサ(42)は、最初に駆動される時に第1FIFO(FR1)からの“R1、R5、R9…R397”の赤色データと、第6FIFO(FR6)からの“G2、G6、G10…G398”の緑色データと、第11FIFO(FR11)からの“B3、B7、B11…B399”の青色データを第1乃至第3補助バス(SB1乃至SB3)にそれぞれ供給し、2番目に駆動される時は、第5FIFO(FR5)からの“G1、G5、G9…G397”の緑色データと、第10FIFO(FR10)からの“B2、B6、B10…B398”の青色データと、第4FIFO(FR4)からの“R4、R8、R12…R400”の赤色データとを、第1乃至第3補助バス(SB1乃至SB3)にそれぞれ供給する。そして、第1デマルチプレクサ(42)は3番目に駆動される時、第9FIFO(FR9)からの“B1、B5、B9…B397”の青色データと、第2FIFO(FR2)からの“R3、R7、R11…R399”の赤色データと、第8FIFO(FR8)からの“G4、G8、G12…G400”の緑色データとを、第1乃至第3補助バス(SB1乃至SB3)にそれぞれ供給し、4番目に駆動される時は、第2FIFO(FR2)からの“R2、R6、R10…R398”の赤色データと、第7FIFO(FR7)からの“G3、G7、G11…G399”の緑色データと、第12FIFO(FR12)からの“B4、B8、B12…B400”の青色データとを、第1乃至第3補助バス(SB1乃至SB3)にそれぞれ供給する。一方、第2デマルチプレクサ(44)は、最初に駆動される時に第13FIFO(FR13)からの“R401、R405、R409…R797”の赤色データと、第18FIFO(FR18)からの“G402、G406、G410…G798”の緑色データと、第23FIFO(FR23)からの“B403、B407、B411…B799”の青色データとを、第4乃至第6補助バス(SB4乃至SB6)にそれぞれ供給し、2番目に駆動される時は、第17FIFO(FR17)からの“G401、G405、G409…G797”の緑色データと、第22FIFO(FR22)からの“B402、B406、B410…B798”の青色データと、第16FIFO(FR16)からの“R404、R408、R412…R800”の赤色データとを、第4乃至第6補助バス(SB4乃至SB6)にそれぞれ供給する。また、第2デマルチプレクサ(44)は3番目に駆動される時、第21FIFO(FR21)からの“B401、B405、B409…B797”の青色データと、第14FIFO(FR14)からの“R403、R407、R411…R799”の赤色データと、第20FIFO(FR20)からの“G404、G408、G412…G800”の緑色データとを、第4乃至第6補助バス(SB4乃至SB6)にそれぞれ供給し、4番目に駆動される時は、第14FIFO(FR14)からの“R402、R406、R410…R798”の赤色データと、第19FIFO(FR19)からの“G403、G407、G411…G797”の緑色データと、第24FIFO(FR24)からの“B404、B408、B412…B800”の青色データとを、第4乃至第6補助バス(SB4乃至SB6)にそれぞれ供給する。
【0029】
ここにおいて、第1乃至第3データデマルチプレクサ(30、32、34)は、第1乃至第12FIFO(FR1乃至FR12)と、第1デマルチプレクサ(42)と共に、1ライン分のビデオデータストリームの一部を再整列する第1グループ再整列手段を構成し、第4乃至第6データデマルチプレクサ(36、38、40)は、第13乃至第24FIFO(FR13乃至FR24)と第2デマルチプレクサ(44)と共に、1ライン分のビデオデータストリームの一部を再整列する第2グループ再整列手段を構成する。このグループ再整列手段の数は、図2に図示されたD-IC(24)の個数ほど必要とされる。そして、データデマルチプレクサ等(30乃至40)のそれぞれに接続されるFIFOの数は、図2に図示されたデマルチプレクサ等(MUX)の出カラインの数ほど必要とされる。また、FIFO等(FR1乃至FR24)の総貯蔵容量は、少なくとも1ライン分以上のビデオデータを貯蔵することができれば問題ないが、好ましくは2ライン分のビデオデータを貯蔵することができるように設定されなければならない。また、FIFO等(FR1乃至FR24)の総貯蔵容量が2ライン分のビデオデータを貯蔵するように設定された場合に、第1及び第2デマルチプレクサ(42、44)が同時に駆動されることができる。それによって、データサンプリングを制御するために、図2に図示されたD-IC等(24)に供給されるサンプリングクロックの周波数を低めることができるようになる。
【0030】
図6は、図2に図示されたデータ再整列部(26)の他の実施の形態を詳細に図示する。
【0031】
図6において、データ再整列部(26)は、赤色用、緑色用及び青色用バス等(MRB、MGB、MBB)からのビデオデータを第1乃至第12メモリ(MR1乃至MR12)にマルチプレキシングするための、第1乃至第9制御用スイッチ等(SW1乃至SW9)を備える。第1乃至第12メモリ(MR1乃至MR12)のそれぞれは、1ライン分の色データの中の半分に該当する色データを貯蔵することができる貯蔵容量を有する。
【0032】
第1制御用スイッチ(SW1)は、第1切換制御信号(ENa)の論理状態によって、赤色用バス(MRB)からの赤色データストリームを、第4制御用スイッチ(SW4)及び第7制御用スイッチ(SW7)の中のいずれか一側に供給する。第1切換制御信号(ENa)は、水平走査期間の前半部に該当する期間にはハイ論理を、そして残りの後半部に該当する期間にはロー論理を維持する。この第1切換制御信号(ENa)により第1制御用スイッチ9SW1)は、1ライン分の赤色データ(R1乃至R800)の中の前半400個の赤色データ(R1乃至R400)は、第4制御用スイッチ(SW4)側に、そして残りの後半400個の赤色データ(R401乃至R800)は、第7制御用スイッチ(SW7)側にそれぞれ転送するようになる。それと同様に、第2制御用スイッチ(SW2)は、前記第1切換制御信号(ENa)により緑色用バス(MGB)からの1ライン分の緑色データ(G1乃至G800)の中の前半400個の緑色データ(G1乃至G400)を第5制御用スイッチ(SW5)側に、そして残りの後半400個の緑色データ(G401乃至G800)を第8制御用スイッチ(SW8)側にそれぞれ転送する。第1及び第2制御用スイッチ(SW1、SW2)と同様に、第3制御用スイッチ(SW3)も、前記の第1切換制御信号(ENa)により、青色用バス(MBB)からの1ライン分の青色データ(B1乃至B800)の中の前半400個の青色データ(B1乃至B400)を第6制御用スイッチ(SW6)に、そして残りの後半400個の青色データ(B401乃至B800)を第9制御用スイッチ(SW9)にそれぞれ供給する。
【0033】
第4乃至第9制御用スイッチ(SW4乃至SW9)は、水平同期パルス(HP)の論理状態によって、それぞれの色データを奇数番目または偶数番目のメモリの中のいずれか一側のメモリ側に伝達する。この水平同期パルス(HP)は、水平同期信号の周期毎にハイ論理からロー論理に、そしてロー論理からハイ論理に変化される。その結果、第4乃至第9制御用スイッチ(SW4乃至SW9)は、それぞれ奇数番目の水平同期期間には色データを奇数番目のメモリ側に伝達し、偶数番目の水平同期期間には色データを偶数番目のメモリ側に伝達する。これを詳細に説明すると、奇数番目の水平同期期間において、第4制御用スイッチ(SW4)は“R1乃至R400”の赤色データを第1メモリ(MR1)に、第5制御用スイッチ(SW5)は“G1乃至G400”の緑色データを第3メモリ(MR3)に、第6制御用スイッチ(SW6)は“B1乃至B400”の青色データを第5メモリ(MR5)に、第7制御用スイッチ(SW7)は“R401乃至R800”の赤色データを第7メモリ(MR7)に、第8制御用スイッチ(SW8)は“G401乃至G800”の緑色データを第9メモリ(MR9)に、第9制御用スイッチ(SW9)は“B401乃至B800”の青色データを第11メモリ(MR11)にそれぞれ供給する。これとは異なって、偶数番目の水平同期期間において、第4制御用スイッチ(SW4)は“R1乃至R400”の赤色データを第2メモリ(MR2)に、第5制御用スイヅチ(SW5)は“G1乃至G400”の緑色データを第4メモリ(MR4)に、第6制御用スイッチ(SW6)は“B1乃至B400”の青色データを第6メモリ(MR6)に、第7制御用スイッチ(SW7)は“R401乃至R800”の赤色データを第8メモリ(MR8)に、第8制御用スイッチ(SW8)は“G401乃至G800”の緑色データを第10メモリ(MR10)に、第9制御用スイッチ(SW9)は“B401乃至B800”の青色データを第12メモリ(MR12)にそれぞれ供給する。
【0034】
一方、第1乃至第12メモリ(MR1乃至MR12)は、それぞれ貯蔵された色データを、入力順序とは異なって判読して出力する。そして第1、第3及び第5メモリ(MR1、MR3、MR5)は、第7、第9及び第11メモリ(MR7、MR9、MR11)と同時に、そして第2、第4及び第6メモリ(MR2、MR4、MR6)は第8、第10及び第12メモリ(MR8、MR10、MR12)と同時に判読動作を遂行する。第1及び第2メモリ(MR1、MR2)は、データの判読時に400個の赤色データ(R1乃至R400)を“R1、R5、R9…R397”、“R4、R8、R12…R400”、“R3、R7、R11…R399”及び“R2、R6、R10…R398”の順に出力する。第1及び第2メモリ(MR1、MR2)と同様に、第7及び第8メモリ(MR7、MR8)は、400個の赤色データ(R401乃至R800)を“R401、R405、R409…R797”、“R404、R408、R412…R800”、“R403、R407、R411…R799”及び“R402、R406、R410…R798”の順に出力する。第3及び第4メモリ(MR3、MR4)はデータの判読時に、400個の緑色データ(G1乃至G400)を“G2、G6、G10…G398”、“G1、G5、G9…G397”、“G4、G8、G12…G400”及び“G3、G7、G11…G399”の順に出力する。それと同様に、第9及び第10メモリ(MR9、MR10)も、400個の緑色データ(G401乃至G800)を“G402、G406、G410…G798”、“G401、G405、G409…G797”、“G404、G408、G412…G800”及び“G403、G407、G411…G799”の順に出力する。第5及び第6メモリ(MR5、MR6)はデータ判読時に、400個の青色データ(B1乃至B400)を“B3、B7、B11…B399”、“B2、B6、B10…B398”、“B1、B5、B9…B397”及び“B4、B8、B12…B400”の順に出力する。第5及び第6メモリ(MR5、MR6)と同様に、第11及び第12メモリも、400個の青色データ(B401乃至B800)を“B403、B407、B411…B799”、“B402、B406、B410…B798”、“B401B405、B409…B797”及び“B404、B408、B412…G800”の順に出力する。
【0035】
そして、データ再整列部(26)は、奇数番目のメモリ(MR1、MR3、MR5、MR7、MR9、MR11)等からの色データと、偶数番目のメモリ(MR2、MR4、MR6、MR8、MR10、MR12)からの色データとを選択的に出力する、第10乃至第15制御用スイッチ(SW10乃至SW15)を追加で備える。これ等の第10乃至第15制御用スイッチ(SW10乃至SW15)はインバーター(INV1)を経由しつつ反転された水平同期パルス(HP)の論理状態によって、奇数番目または偶数番目のメモリからの色データを選択するようになる。すなわち、第10乃至第15制御用スイッチ(SW10乃至SW15)は、奇数番目の水平同期期間には偶数番目のメモリからの色データを選択する反面、偶数番目の水平同期期間には奇数番目のメモリからの色データを選択するようになる。
【0036】
また、データ再整列部(26)は、第2乃至第4切換制御信号(ENb、ENc、ENd)によりそれぞれ駆動される第16乃至第18制御用スイッチ(SW16乃至SW18)を備える。併せて、データ再整列部(26)は、第2乃至第4切換制御信号(ENb、ENc、ENd)に駆動される第19乃至第21制御用スイッチ(SW19乃至SW21)も備える。第2乃至第4切換制御信号(ENb、ENc、ENd)は、それぞれ2ビット論理信号から構成され、併せてその論理値は図2に図示された第1乃至第4選択信号等(SEL1乃至SEL4)が順次的にイネーブルされることにより、1水平同期期間の間等間隔で4回にかけて変化される。それによって、第16乃至第21制御用スイッチ等(SW16乃至SW21)は、1水平同期期間の間4回にかけて切換されるようになる。これを詳細に説明すると、第16制御用スイッチ(SW16)は、第2切換制御信号(ENb)の論理値に従って、第10制御用スイッチ(SW10)、第11制御用スイッチ(SW11)、第12制御用スイッチ(SW12)及び第10制御用スイッチ(SW10)を順次的に選択し、“R1、R5、R9…R397”、“G1、G5、G9…G397”、“B1、B5、B9…B397”及び“R2、R6、R10…R398”の再整列されたビデオデータが、第1補助バス(SB1)に出力されるようにする。そして第17制御用スイッチ(SW17)は、第3切換制御信号(ENc)の論理値に従って、第11制御用スイッチ(SW11)、第12制御用スイッチ(SW12)、第10制御用スイッチ(SW10)及び第11制御用スイッチ(SW11)とを順次的に選択し、“G2、G6、G10…G398”、“B2、B6、B10…B398”、“R3、R7、R11…R399”及び“G3、G7、G11…G399”の再整列されたビデオデータが第2補助バス(SB2)に出力されるようにする。また、第18制御用スイッチ(SW18)は、第4切換制御信号(ENd)の論理値に従って、第12制御用スイッチ(SW12)、第10制御用スイッチ(SW10)、第11制御用スイッチ(SW11)及び第12制御用スイッチ(SW12)とを順次的に選択し、“B3、B7、B11…B399”、“R4、R8、R12…R400”、“G4、G8、G12…G400”及び“B4、B8、B12…B400”の再整列されたビデオデータが第3補助バス(SB3)に出力されるようにする。次に、第16乃至第18制御用スイッチ(SW16乃至SW18)と同一に動作する第19乃至第21制御用スイッチ(SW19乃至SW21)により第4乃至第6補助バス(SB4乃至SB6)に出力される、再整列されたビデオデータは下記のとおりである。第4補助バス(SB4)には“R401、R405、R409…R797”、“G401、G405、G409…G797”、“B401、B405、B409…B797”及び“R402、R406、R410…R798”の再整列されたビデオデータが、第5補助バス(SB5)には“G402、G406、G410…G798”、“B402、B406、B410…B798”、“R403、R407、R411…R799”及び“G403、G407、G411…G799”の再整列されたビデオデータが、そして第6補助バス(SB6)には“B403、B407、B411…B799”、“R404、R408、R412…R800”、“G404、G408、G412…G800”及び“B404、B408、B412…B800”の再整列されたビデオデータがそれぞれ供給される。
【0037】
【発明の効果】
上述の如く、本発明による液晶表示装置は、1ライン分のビデオデータを再整列し、液晶パネル上の1ライン分のTFTの中の隣接したTFTが順次的に駆動されるようにすると共に、同時に駆動されるTFTを分散させることができる。それにより、本発明の液晶表示装置では、D-ICと画素マトリクス間の配線構造が簡素化される。また、本発明ではD-ICが同時にビデオデータをサンプリングすることにより、D-ICは周波数が低いサンプリングクロックの周波数を使用することができる。
【0038】
以上において説明した内容を通して、当業者であれば本発明の技術的な思想から逸脱しない範囲内で、多様な変更及び修正が可能であることが分かる。従って、本発明の技術的範囲は、実施の形態に記載された内容に限定されるものでなく、特許請求の範囲により定めなければならない。
【図面の簡単な説明】
【図1】
従来の液晶表示装置を概略的に図示する図面、
【図2】
本発明の実施の形態による液晶表示装置のブロック図、
【図3及び図4】
図2に図示された回路の各部分に対する動作波形図、
【図5】
図示されたデータ再整列部の一実施の形態を詳細に図示する図面、
【図6】
図2に図示されたデータ再整列部の他の実施の形態を詳細に図示する図面である。
【符号の説明】
10:液晶パネル
12、22:ゲートドライバ
14、24:D-IC
26:データ再整列部
MUX1乃至MUX600:デマルチプレクサ
 
訂正の要旨 訂正の要旨
a) 特許明細書中の特許請求の範囲の請求項1を「赤、緑、青の画素素子を含む画素を複数配列してなる画素マトリクスと、各々が前記画素素子間に行方向に位置する、複数個のゲートラインと、各々が前記画素素子間に列方向に位置し、前記赤、緑、青の画素素子が反復的に配列されて形成される行方向の画素行にビデオ信号を印加することができる、複数個のデータラインと、を有する液晶パネルと、前記液晶パネルの同一のカラーの画素素子に対応するデータである第1ストリームの第1デジタルデータを入力として前記画素行の一部の少なくとも二つの異なるカラーの画素素子に対応するデータが混合された第2ストリームの第2デジタルデータに再配列するデータ再配列手段と、前記第2デジタルデータを前記データ再配列手段から供給されてアナログビデオ信号に変換して出力するデータドライバ回路と、前記データドライバ回路の一つの出力部のアナログビデオ信号を前記複数個のデータラインのうちの少なくとも2個のデータラインに時分割して印加するデマルチプレクサと、を備え、前記画素行の前記第1ストリームで連続する二つのデータに対応する二つの画素素子間の間隔は前記第2ストリームで連続する二つのデータに対応する二つの画素素子間の間隔よりも小さいことを特徴とする液晶表示装置。」と訂正する。
b) 請求項16中の「前記画素行のうちの前記第1デジタルデータのストリームに対応する画素の間の間隙は」を、「前記画素行の前記第1ストリームで連続する二つのデータに対応する二つの画素素子間の間隙は」と訂正するとともに、請求項15を削除し、請求項16を請求項15に繰り上げる。
c) 【発明が解決しようとする課題】の欄を「この発明に係る液晶表示装置は、赤、緑、青の画素素子を含む画素を複数配列してなる画素マトリクスと、各々が前記画素素子間に行方向に位置する、複数個のゲートラインと、各々が前記画素素子間に列方向に位置し、前記赤、緑、青の画素素子が反復的に配列されて形成される行方向の画素行にビデオ信号を印加することができる、複数個のデータラインと、を有する液晶パネルと、前記液晶パネルの同一のカラーの画素素子に対応するデータである第1ストリームの第1デジタルデータを入力として前記画素行の一部の少なくとも二つの異なるカラーの画素素子に対応するデータが混合された第2ストリームの第2デジタルデータに再配列するデータ再配列手段と、前記第2デジタルデータを前記データ再配列手段から供給されてアナログビデオ信号に変換して出力するデータドライバ回路と、前記データドライバ回路の一つの出力部のアナログビデオ信号を前記複数個のデータラインのうちの少なくとも2個のデータラインに時分割して印加するデマルチプレクサと、を備え、前記画素行の前記第1ストリームで連続する二つのデータに対応する二つの画素素子間の間隔は前記第2ストリームで連続する二つのデータに対応する二つの画素素子問の間隔よりも小さいことを特徴とする。」と訂正する。
d) 【発明の詳細な説明】の欄中に段落番号を付加するとともに、同欄中の誤記「ディデマルチプレクサ」(3カ所)を「デマルチプレクサ」と訂正する。
異議決定日 2001-04-19 
出願番号 特願平10-140706
審決分類 P 1 652・ 16- YA (G09G)
P 1 652・ 537- YA (G09G)
最終処分 維持  
前審関与審査官 江成 克己廣川 浩  
特許庁審判長 平井 良憲
特許庁審判官 山川 雅也
松尾 淳一
登録日 1999-08-06 
登録番号 特許第2963437号(P2963437)
権利者 エルジー電子株式会社
発明の名称 液晶表示装置  
代理人 大賀 眞司  
代理人 田中 克郎  
代理人 稲葉 良幸  
代理人 田中 克郎  
代理人 稲葉 良幸  
代理人 大賀 眞司  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ