ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 全部申し立て 2項進歩性 H01L |
|---|---|
| 管理番号 | 1049995 |
| 異議申立番号 | 異議2000-70657 |
| 総通号数 | 25 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許決定公報 |
| 発行日 | 1991-11-06 |
| 種別 | 異議の決定 |
| 異議申立日 | 2000-02-22 |
| 確定日 | 2001-09-19 |
| 異議申立件数 | 1 |
| 訂正明細書 | 有 |
| 事件の表示 | 特許第2936624号「半導体装置の製造方法」の請求項1に係る特許に対する特許異議の申立てについて、次のとおり決定する。 |
| 結論 | 訂正を認める。 特許第2936624号の請求項1に係る特許を維持する。 |
| 理由 |
1手続の経緯 本件特許第2936624号に係る手続きの主な経緯は次のとおりである。 特許出願(特願平2-46114号) 平成 2年 2月26日 特許権設定登録 平成11年 6月11日 特許異議申立 平成12年 2月22日 取消理由通知 平成12年 6月13日 意見書・訂正請求書 平成12年 9月18日 2訂正の適否についての判断 2.1 訂正の内容 2.1.1 訂正事項a 特許請求の範囲の請求項1の記載について、「少なくとも前記第2被膜を選択的に除去し、露出したゲート電極予定部上の第1絶縁膜を除去する工程」を、「少なくとも前記第2被膜を選択的に除去し、前記ゲート電極予定部の前記半導体基板にパンチスルー防止及びしきい値電圧調整のためのイオンを注入した後、露出したゲート電極予定部上の第1絶縁膜を除去する工程」と訂正する。 2.1.2 訂正事項b 出願当初の明細書第7頁第2行〜4行(特許公報第2頁第4欄第25行〜第26行)の記載について、「少なくとも前記第2被膜を選択的に除去し、露出したゲート電極予定部上の第1絶縁膜を除去する工程」とあるのを、「少なくとも前記第2被膜を選択的に除去し、前記ゲート電極予定部の前記半導体基板にパンチスルー防止及びしきい値電圧調整のためのイオンを注入した後、露出したゲート電極予定部上の第1絶縁膜を除去する工程」と訂正する。 2.2訂正の目的の適否、新規事項の有無及び拡張・変更の存否 訂正事項aについて 訂正事項aは、「少なくとも前記第2被膜を選択的に除去し、」と「露出したゲート電極予定部上の第1絶縁膜を除去する工程」との間に「前記ゲート電極予定部の前記半導体基板にパンチスルー防止及びしきい値電圧調整のためのイオンを注入した後、」を挿入する訂正であるから、明らかに特許請求の範囲の減縮に相当する。 しかも、上記訂正事項aは、出願当初の明細書第11頁第6行〜第15行(特許公報第3頁第6 欄第1行〜第8行)に記載されているから、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張・変更するものではない。 訂正事項bについて 特許請求の範囲の請求項1の訂正(訂正事項a)に伴って訂正するものであり、明りようでない記載の釈明を目的とした明細書の訂正に該当し、また、上記訂正事項aで検討したように新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。 2.3 訂正の適否のむすび 以上のとおりであるから、上記訂正は、特許法等の一部を改正する法律 (平成6年法律第116号)附則第6条第1項の規定によりなお従前の例によるとされる、特許法第120条の4第3項において準用する平成6年法律第116号による改正前の特許法第126条第1項ただし書、第2項及び第3項の規定に適合するので、当該訂正を認める。 3特許異議の申立てについての判断 3.1 特許異議申立の理由及び取消理由の概要 特許異議申立人森山泰行は、甲第1号証(刊行物1:特開平1-225362号公報)を提出し、本件請求項1に係る発明は、甲第1号証に記載された発明から当業者が容易に発明をすることができたものであるから、特許法第29条 第2項(なお、3.申立ての理由の(5)結びに記載の「特許法第29条 第3項」は誤記と認める。)の規定に違反してされたものであり、特許を取り消すべきであると主張している。 取消理由も異議申立の理由と同趣旨である。 3.2 本件発明 上記2で示したように上記訂正が認められるから、本件の請求項1に係る発明(以下、「本件発明」という。)は、上記訂正請求に係る訂正明細書の特許請求の範囲の請求項1に記載された次のおりのものである。 【請求項1】半導体基板上に素子分離領域を形成する工程と、前記素子分離領域により分離された素子形成領域に第1絶縁膜を形成する工程と、前記基板上に第2被膜を形成し、前記第2被膜のゲート電極予定部上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして、前記第2被膜を選択的にエッチングする工程と、前記ゲート電極パターンを有する第2被膜に対し、自己整合的に低濃度ソース・ドレイン層を形成する工程と、前記第2被膜の少なくとも側壁に第3被膜を形成する工程と、前記第3被膜を形成された第2被膜パターンに対し、自己整合的に高濃度ソース・ドレイン層を形成する工程と、前記基板上の全面に絶縁性被膜を堆積し、前記絶縁性被膜を前記第2及び第3被膜で構成されたゲート電極パターンの上面が露出するまで選択的にエッチング除去する工程と、少なくとも前記第2被膜を選択的に除去し、前記ゲート電極予定部の前記半導体基板にパンチスルー防止及びしきい値電圧調整のためのイオンを注入した後、露出したゲート電極予定部上の第1絶縁膜を除去する工程と、前記ゲート電極予定部の半導体基板表面上にゲート絶縁膜を形成する工程と、前記基板上に導電膜を堆積し、前記導電膜をゲート電極予定部にのみ残るように選択的にエッチング除去し、ゲート電極を形成する工程とを有する半導体装置の製造方法。 3.3 刊行物1(甲第1号証):特開平1-225362号公報 特許異議申立人が証拠として提示した刊行物1には、以下のような発明が記載されている。 まず、第4図(a)に示すように、素子分離用の厚い酸化膜2を選択酸化法により形成し、活性領域上に200Å〜1000Åの酸化膜11を成長した後、窒化膜12を気相成長法により1000Å〜2000Å堆積する。そして、ゲ-ト電極形成予定部をおおうレジスト・パタ-ン13を例えばフォトリソグラフィにより形成する。なお、図示していないが、活性領域の基板表面領域には、トランジスタのスレッショルド電圧調整用の不純物をイオン注入により導入してもよい。(第2頁左下欄第15行〜右下欄第4行、第4図(a)) まず第5図(a)に示すように、P型シリコン基板上に、素子分離用の厚い酸化膜2を形成し、基板上に2000Å〜6000Å程度のタングステン膜22を堆積する。そして、ゲート電極形成予定部をおおうレジスト・パターン13を形成する。その後、タングステン膜22を第5図(b)のように選択エッチし、さらに第5図(c)のように基板を、例えば、反応性イオンエッチングし、実施例1に示したのと同様にして、ソース・ドレイン拡散層5,6を形成して、第5図(d)となる。次に、第5図(e)に示すように、基板上に気相成長法により酸化膜10を堆積し、さらに塗布膜7を形成する。さらに、レジスト13を塗布して、基板表面を平坦化する。なお、凹部を埋める材料は絶縁膜であればよく、特に材料を限定するものではない。また、基板表面の平坦化にレジスト膜を用いることは、特に必要ない。次に、第5図(f)に示すように、前述の多層膜を、各層の被膜のエッチレートが、ほぼ同等となる条件でエッチバックし、タングステン膜22の表面を露出させ、第5図(g)に示すように、露出したタングステン膜22及び酸化膜11をウェットエッチにより除去する。その後、第5図(h)に示すように、ゲート酸化膜を形成し、基板上に導電膜4を堆積する。次に第5図(i)に示すように、導電膜を、選択的にエッチバックし、ゲート電極4を形成する。( 第3頁右上欄第6行〜左下欄第12行 、第5図(a)〜(i)) 3.4 本件発明と刊行物記載の発明との対比・判断 本件発明と上記刊行物1に記載の発明とを対比すると、刊行物1には、半導体装置(特にMOS型電界効果トランジスタ)の製造方法において、仮のゲ-ト電極パタ-ンの形成前にイオン注入を行う工程が記載されているものの、本件発明の構成要件である「少なくとも前記第2被膜を選択的に除去し、前記ゲート電極予定部の前記半導体基板にパンチスルー防止及びしきい値電圧調整のためのイオンを注入した後、露出したゲート電極予定部上の第1絶縁膜を除去する工程」の点について記載も示唆もない。 しかも、本件発明は、上記の構成をとることにより「チャネル領域にのみ、パンチスル-防止用の不純物添加が可能なため、拡散容量の増大を抑制できる」という明細書記載の作用効果を奏するものである。 従って、本件発明が上記刊行物1に記載された発明から当業者が容易に発明をすることができたものと認めることができない。 なお、特許異議申立人が甲第1号証と共に提示した公知文献1(特開昭63-229858号公報)には、ゲート電極予定部の半導体基板にイオン注入を行う工程が記載されているが、この工程はパンチスルー防止及びしきい値電圧調整のために行うものとは記載されていない。従って、公知文献1を参酌しても、上記結論は変わらない。 3.5 特許異議申立についての判断のむすび 以上のとおりであるから、特許異議甲立ての理由及び証拠によっては、本件請求項1に係る特許を取り消すことができない。 また、他に本件請求項1に係る特許を取り消すべき理由を発見しない。 よって、特許法等の一部を改正する法律(平成6年法律第116号)附則第14条の規定に基づく、特許法等の一部を改正する法律の一部の施行に伴う経過措置を定める政令(平成7年政令第205号)第4条第2項の規定により、結論のとおり決定する。 |
| 発明の名称 |
(54)【発明の名称】 半導体装置の製造方法 (57)【特許請求の範囲】 【請求項1】半導体基板上に素子分離領域を形成する工程と、前記素子分離領域により分離された素子形成領域に第1絶縁膜を形成する工程と、前記基板上に第2被膜を形成し、前記第2被膜のゲート電極予定部上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして、前記第2被膜を選択的にエッチングする工程と、前記ゲート電極パターンを有する第2被膜に対し、自己整合的に低濃度ソース・ドレイン層を形成する工程と、前記第2被膜の少なくとも側壁に第3被膜を形成する工程と、前記第3被膜を形成された第2被膜パターンに対し、自己整合的に高濃度ソース・ドレイン層を形成する工程と、前記基板上の全面に絶縁性被膜を堆積し、前記絶縁性被膜を前記第2及び第3被膜で構成されたゲート電極パターンの上面が露出するまで選択的にエッチング除去する工程と、少なくとも前記第2被膜を選択的に除去し、前記ゲート電極予定部の前記半導体基板にパンチスルー防止及びしきい値電圧調整のためのイオンを注入した後、露出したゲート電極予定部上の第1絶縁膜を除去する工程と、前記ゲート電極予定部の半導体基板表面上にゲート絶縁膜を形成する工程と、前記基板上に導電膜を堆積し、前記導電膜をゲート電極予定部にのみ残るように選択的にエッチング除去し、ゲート電極を形成する工程とを有する半導体装置の製造方法。 【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に微細な絶縁ゲート型電界効果トランジスタ(以下、MOSトランジスタと略記する)を歩留り良く形成する半導体装置の製造方法に関する。 〔従来の技術〕 半導体装置の高集積化に伴い、該装置内で使用されるMOSトランジスタの微細化が急がれている。微細化に従いMOSトランジスタの内部電界強度が増大し、これがデバイスの信頼性に関し、問題となりつつある。 第5図はこの種の半導体装置の従来例を示す縦断面図、第6図(a),(b),〜,(e)は第5図の従来例を形成する工程を示す縦断面図である。 第6図(a)に示すように、P型シリコン基板1上に選択酸化法等により素子分離用の厚い酸化膜2を形成し、その後、活性領域上に、ゲート酸化膜12を形成する。続いて、基板表面上にゲート電極用の導電膜として例えば多結晶シリコン膜4を成長し、その上にレジスト膜のゲート電極パターン5を形成する。なお、図示しないが、フィールド酸化膜2の直下にはチャネルストッパー用のP型高不純物層を形成してもよい。また、チャネル領域の半導体基板表面には、トランジスタのしきい値を調整するため、適当な不純物添加をする。 次に第6図(b)に示すように、ゲート電極13を形成し、ゲート電極13とフィールド酸化膜2に対して自己整合的に例えばリンを1013cm-2程度イオン注入して、n-ソース・ドレイン層6,7を形成する。その後、第6図(c)に示すように、基板上に例えば気相成長法により酸化膜8を堆積する。そして、この酸化膜を選択的に異方性エッチし、ゲート4の側壁にのみ残すようにする。次に、第6図(d)に示すように、側壁酸化膜8を含むゲート領域に例えばヒ素を1015cm-2程度イオン注入し、n+ソース・ドレイン層9,10を形成する。その後、第6図(c)に示すように層間絶縁膜15を堆積し、以下、通常のプロセスにより、金属配線をほどこしして、第5図に示すMOSトランジスタを得る。この構造のMOSトランジスタは、ソース・ドレイン層がゲートとオーバーラップするチャネル領域側にn-層を有するため、従来の単独ドレイン構造に比べ、ドレイン端での電界強度が緩和されるという利点がある。 〔発明が解決しようとする課題〕 ところで、MOSトランジスタの微細化には、ゲート長の微小と同時にゲート絶縁膜の薄膜化が重要である。 しかし、上述した従来の製造方法では、ゲート絶縁膜を薄膜化する際、下記のような問題が生じる。まず従来法では、形成されたゲート電極に対して、自己整合的にソース・ドレイン拡散層を形成することを目的に、高ドーズのイオン注入をゲート形成後に行なっている。イオン注入法は荷電粒子を半導体基板に打込む方法であるため、本質的に帯電現象を伴う。ゲート絶縁膜が薄膜化されるに従い、このイオン注入工程による静電破壊が顕在化し、今後、前述した従来法では、MOSトランジスタの製品歩留りの低下が懸念される。 また、MOSトランジスタの短チャネル化に際し、チャネル領域の半導体基板表面濃度を高める必要があるが、従来法では、チャネル領域以外の余分な領域にも、チャネルドープが行なわれる。このためソース・ドレインの拡散層容量が増大し、デバイスの動作速度を低下させる原因となる。 本発明は上記の欠点に鑑み、ソース・ドレイン拡散層を形成した後、チャネル領域上に薄いゲート酸化膜を介して自己整合的にゲート電極を配置して、製造歩留りのよい、かつ、デバイスの動作速度を低下させない半導体装置の製造方法を提供することを解決すべき課題とする。 〔課題を解決するための手段〕 本発明の半導体装置の製造方法は、半導体基板上に素子分離領域を形成する工程と、前記素子分離領域により分離された素子形成領域に第1絶縁膜を形成する工程と、前記基板上に第2被膜を形成し、前記第2被膜のゲート電極予定部上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして、前記第2被膜を選択的にエッチングする工程と、前記ゲート電極パターンを有する第2被膜に対し、自己整合的に低濃度ソース・ドレイン層を形成する工程と、前記第2被膜の少なくとも側壁に第3被膜を形成する工程と、前記第3被膜を形成された第2被膜パターンに対し、自己整合的に高濃度ソース・ドレイン層を形成する工程と、前記基板上の全面に絶縁性被膜を堆積し、前記絶縁性被膜を前記第2及び第3被膜で構成されたゲート電極パターンの上面が露出するまで選択的にエッチング除去する工程と、少なくとも前記第2被膜を選択的に除去し、前記ゲート電極予定部の前記半導体基板にパンチスルー防止及びしきい値電圧調整のためのイオンを注入した後、露出したゲート電極予定部上の第1絶縁膜を除去する工程と、前記ゲート電極予定部の半導体基板表面上にゲート絶縁膜を形成する工程と、前記基板上に導電膜を堆積し、前記導電膜をゲート電極予定部にのみ残るように選択的にエッチング除去し、ゲート電極を形成する工程とを有する。 〔作用〕 ソース・ドレイン形成のための高濃度のイオン注入を行なった後、薄いゲート絶縁膜を形成し、ソース・ドレイン層に対して、自己整合的にゲート電極を形成し、イオン注入によるゲート絶縁膜の静電破壊を防止する。 〔実施例〕 次に、本発明の実施例について図面を参照して説明する。 第1図は本発明の半導体装置の製造方法の第1の実施例を示す半導体装置(MOSトランジスタ)の縦断面図、第2図(a),(b),〜,(j)は第1図の実施例の製造工程を示す工程図である。 第2図(a)に示すように、P型シリコン基板1上に選択酸化法によりフィールド酸化膜2(以降、酸化膜2と記す)を形成し、素子形成領域上には、熱酸化膜3を形成する。さらに、例えばリン添加多結晶シリコン膜4を2000Å〜8000Å堆積する。そして、ゲート電極パターンを有するレジスト膜5を例えばフォトリソグラフィにより形成する。次にレジスト膜5をマスクに多結晶シリコン膜を選択的に異方性エッチし、第2図(b)に示すように、この多結晶シリコン膜4に対し自己整合的に例えばリンを加速エネルギー20KeVないし50KeVで1013cm-2程度イオン注入し、n-層6,7を形成する。そして基板上に例えば酸化膜を1000Å〜4000Å程度気相成長法により堆積する。次に第2図(c)に示すように、酸化膜8を異方性エッチし、多結晶シリコン膜4の側壁にのみ残す。そして、この側壁酸化膜8に対して自己整合的に、例えばヒ素を注入エネルギー50KeV〜80KeVで1015cm-2程度、イオン注入し、n+層9,10を形成する。その後、第2図(d)に示すように、基板上に絶縁膜11、例えばBPSG、スピンガラスあるいは、その他溶融性絶縁膜を堆積する。そして、この絶縁膜11を第2図(e)に示すように、多結晶シリコン層4の上面が露出するまで選択エッチする。次に、第2図(f)に示すように、露出した多結晶シリコン層をウェットエッチ等により選択的に除去する。そして、露出した酸化膜3をウェットエッチし、第2図(g)に示すように、所望の膜厚のゲート酸化膜12を形成する。その後ゲート電極予定部を含む基板表面上に導電膜13、例えば多結晶シリコンを堆積し、第2図(h)に示すように、少なくともゲート領域には残るように基板上の導電膜を選択エッチすることによりゲート電極13を形成する。その後、基板全面に、例えばタングステン、チタン等の高融点金属膜14を第2図(i)に示すように被着し、窒素雰囲気中でアニールすることにより、ゲート電極上のみにシリサイド層16を形成してもよい。その後、第2図(j)に示すように層間絶縁膜15を形成し、以下通常の工程を経て、第1図のMOSトランジスタを得る。 第3図は本発明の第2の実施例を示すMOSトランジスタの縦断面図、第4図(a),(b),〜,(i)は第3図の実施例の製造工程を示す工程図である。本実施例では、n-層とゲート電極をオーバーラップさせているため、LDDトランジスタのn-層による寄生抵抗の影響を緩和することができる。 素子分離領域を形成し、第4図(a)に示すように、素子領域上に熱酸化膜3を成長し、ゲート電極予定部をおおう多結晶シリコンパターン4を形成した後、この多結晶シリコン膜に対し、自己整合的にn-層6,7を形成するまでは、第1の実施例1と同様である。次に第4図(b)に示すように、多結晶シリコン表面にタングステン膜14等を選択的に1000Å〜3000Å程度気相成長法により成長する。そして第4図(c)に示すように、タングステン膜14に対して、自己整合的にn+層9,10を形成する。次に第4図(d)に示すように、絶縁膜11例えば気相成長による酸化膜、BPSG膜、あるいは塗布膜等を成長する。その後、第4図(e)に示すように、絶縁膜11をタングステン膜14の上面が露出するまで選択エッチする。次に第4図(f)に示すように露出したタングステン膜及び多結晶シリコン膜を順次ウェットエッチ等により選択的に除去する。ここで、表出したゲート領域のシリコン基板表面に、パンチスルー防止及び、しきい値電圧調整のため、例えばボロンを20KeV〜200KeVの加速エネルギーで1011〜1012cm-2程度イオン注入する。その後、酸化膜3をウェットエッチ等により除去した後、30Å〜100Å程度のゲート酸化膜12を形成する。そして第4図(g)に示すように、ゲート電極予定部を含む基板上に、導電膜13、例えば多結晶シリコン膜あるいは高融点金属膜等を形成する。その後、第4図(h)に示すように、導電膜13を少なくともゲート領域に残るように選択エッチする。そして第4図(i)に示すように層間絶縁膜15を形成し、以下通常の工程を経て、第2図に示すMOSトランジスタを得る。 〔発明の効果〕 以上説明したように、本発明は、ソース・ドレイン形成のための高濃度のイオン注入を行なった後、薄いゲート絶縁膜を形成し、ソース・ドレイン層に対して、自己整合的にゲート電極を形成できることにより、イオン注入によるゲート絶縁膜の静電破壊を防止できる効果があり、プロセス制御性の良いイオン注入法が、従来通り適用できるため高集積度の半導体装置の高歩留りで再現性良く製造できる効果もあり、さらに、チャネル領域にのみ、パンチスルー防止用の不純物添加が可能なため、拡散層容量の増大を抑制でき、高速な半導体装置を製造できる効果もある。 【図面の簡単な説明】 第1図は本発明の半導体装置の製造方法の第1の実施例を示す半導体装置(MOSトランジスタ)の縦断面図、第2図(a),(b),〜,(j)は第1図の実施例の製造工程を示す工程図、第3図は本発明の第2の実施例を示すMOSトランジスタの縦断面図、第4図)(a),(b),〜,(i)は第3図の実施例の製造工程を示す工程図、第5図はこの種の半導体の従来例を示す縦断面図、第6図(a),(b),〜,(e)は第5図の従来例を形成する工程を示す縦断面図である。 1……P型シリコン基板、 2,3,8,12……酸化膜、 4……多結晶シリコン膜、 5……レジスト膜、 6,7……n-層、 9,10……n+層、 11……絶縁膜、 13……導電膜 16……シリサイド膜、 17……金属膜。 |
| 訂正の要旨 |
訂正の要旨 訂正事項a 特許請求の範囲の減縮を目的として、特許請求の範囲の請求項1の記載の「少なくとも前記第2被膜を選択的に除去し、露出したゲート電極予定部上の第1絶縁膜を除去する工程」を、「少なくとも前記第2被膜を選択的に除去し、前記ゲート電極予定部の前記半導体基板にパンチスルー防止及びしきい値電圧調整のためのイオンを注入した後、露出したゲート電極予定部上の第1絶縁膜を除去する工程」と訂正する。 訂正事項b 明りょうでない記載の釈明を目的として、出願当初の明細書第7頁第2行〜4行(特許公報第2頁第4欄第25行〜第26行)の記載について、「少なくとも前記第2被膜を選択的に除去し、露出したゲート電極予定部上の第1絶縁膜を除去する工程」とあるのを、「少なくとも前記第2被膜を選択的に除去し、前記ゲート電極予定部の前記半導体基板にパンチスルー防止及びしきい値電圧調整のためのイオンを注入した後、露出したゲート電極予定部上の第1絶縁膜を除去する工程」と訂正する。 |
| 異議決定日 | 2001-08-31 |
| 出願番号 | 特願平2-46114 |
| 審決分類 |
P
1
651・
121-
YA
(H01L)
|
| 最終処分 | 維持 |
| 前審関与審査官 | 今井 拓也 |
| 特許庁審判長 |
内野 春喜 |
| 特許庁審判官 |
浅野 清 橋本 武 |
| 登録日 | 1999-06-11 |
| 登録番号 | 特許第2936624号(P2936624) |
| 権利者 | 日本電気株式会社 |
| 発明の名称 | 半導体装置の製造方法 |
| 代理人 | 京本 直樹 |
| 代理人 | 河合 信明 |
| 代理人 | 河合 信明 |
| 代理人 | 福田 修一 |
| 代理人 | 福田 修一 |
| 代理人 | 京本 直樹 |