• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て 2項進歩性  H01L
審判 全部申し立て 1項3号刊行物記載  H01L
管理番号 1053224
異議申立番号 異議2000-73084  
総通号数 27 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 1994-07-15 
種別 異議の決定 
異議申立日 2000-08-11 
確定日 2001-11-01 
異議申立件数
訂正明細書 有 
事件の表示 特許第3008146号「半導体素子収納用セラミックパッケージとその製造方法」の請求項1〜6に係る特許に対する特許異議の申立てについて、次のとおり決定する。 
結論 訂正を認める。 特許第3008146号の請求項1、2に係る特許を維持する。 
理由 [1]手続の経緯
特許第3008146号(平成5年9月16日(優先権主張1992年10月26日、日本)出願、平成11年12月3日設定登録)は、異議申立人京セラ株式会社により特許異議の申立てがなされ、取消理由が通知され、その指定期間内である平成12年12月28日に訂正請求がなされた後、新たに取消理由が通知され、その指定期間内である平成13年5月24日に上記訂正請求を取り下げるとともに、新たに訂正請求がなされたものである。

[2]訂正の適否についての判断
(1)訂正事項
(1-1)訂正事項a
本件特許の請求項1〜3、6を削除する。

(1-2)訂正事項b
本件特許に係る願書に添付した明細書(以下、「特許明細書」という。)の請求項4を請求項1に繰り上げるとともに、以下のとおり訂正する。
「【請求項1】 パッケージの表面に、外部端子と、該外部端子に接続される導体パターンAと、該外部端子に接続されない導体パターンBとを有する半導体素子収納用セラミックパッケージの製造方法であって、該導体パターンBを一端が外部端子に接続された短絡導体パターンで短絡する工程と、前記外部端子と導体パターンAおよび導体パターンBを電解メッキ処理する工程と、前記電解メッキ処理した後、該導体パターンBと前記短絡導体パターンとの短絡状態を切断し、該導体パターンBをフローティング状態とする工程とを有し、しかも、前記導体パターンAと、前記導体パターンBと、前記短絡導体パターンとは同時に印刷されて形成され、更に、前記各導体パターンの印刷の後に、前記短絡導体パターンと前記導体パターンBの短絡部分に前記パッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層が形成され、前記導体パターンBと前記短絡導体パターンの短絡状態の切断は、前記絶縁層の上から、レーザー切断によって行われていることを特徴とする半導体素子収納用セラミックパッケージの製造方法。」

(1-3)訂正事項c
特許明細書の請求項5を請求項2に繰り上げるとともに、以下のとおり訂正する。
「【請求項2】 短絡導体パターンがグランド用外部端子、又はグランド電位層を介してグランド用外部端子に接続されている請求項1記載の半導体素子収納用セラミックパッケージの製造方法。」

(1-4)訂正事項d
特許明細書の段落【0009】、【0010】を削除するとともに、以下の段落番号をそれぞれ繰り上げる。

(1-5)訂正事項e
特許明細書の段落【0011】を、「そして、上記目的を達成するための手段としての本発明の半導体素子収納用セラミックパッケージの製造方法は、パッケージの表面に、外部端子と、該外部端子に接続される導体パターンAと、該外部端子に接続されない導体パターンBとを有する半導体素子収納用セラミックパッケージの製造方法であって、該導体パターンBを一端が外部端子に接続された短絡導体パターンで短絡する工程と、前記外部端子と導体パターンAおよび導体パターンBを電解メッキ処理する工程と、前記電解メッキ処理した後、該導体パターンBと前記短絡導体パターンとの短絡状態を切断し、該導体パターンBをフローティング状態とする工程とを有し、しかも、前記導体パターンAと、前記導体パターンBと、前記短絡導体パターンとは同時に印刷されて形成され、更に、前記各導体パターンの印刷の後に、前記短絡導体パターンと前記導体パターンBの短絡部分に前記パッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層が形成され、前記導体パターンBと前記短絡導体パターンの短絡状態の切断は、前記絶縁層の上から、レーザー切断によって行われている。」と訂正する。

(1-6)訂正事項f
特許明細書の段落【0012】を、「また、本発明の他の半導体素子収納用セラミックパッケージの製造方法は、前記発明において、電解メッキ処理用短絡導体パターンがグランド用外部端子、又はグランド電位層を介してグランド用外部端子に接続されている構成としている。」と訂正する。

(1-7)訂正事項g
特許明細書の段落【0001】の2箇所、【0006】、【0007】、【0008】、【0013】、及び【0032】に記載の「セラミックパッケージとその製造方法」を、「セラミックパッケージの製造方法」と訂正する。

(1-8)訂正事項h
特許明細書の段落【0014】の5箇所、及び【0028】に記載の「短縮」を、「短絡」と訂正する。

(2)訂正の目的の適否、新規事項の追加の有無、及び拡張・変更の存否
(2-1)訂正事項aについて
訂正事項aは、本件特許の請求項1〜3、6を削除するものであって、特許請求の範囲の減縮に該当する。

(2-2)訂正事項bについて
訂正事項bは、請求項4を請求項1に繰り上げるとともに、さらに「しかも、前記導体パターンAと、前記導体パターンBと、前記短絡導体パターンとは同時に印刷されて形成され、更に、前記各導体パターンの印刷の後に、前記短絡導体パターンと前記導体パターンBの短絡部分に前記パッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層が形成され、前記導体パターンBと前記短絡導体パターンの短絡状態の切断は、前記絶縁層の上から、レーザー切断によって行われていること」の構成を付加するものであって、明りょうでない記載の釈明及び特許請求の範囲の減縮に該当する。

(2-3)訂正事項cについて
訂正事項cは、特許明細書の請求項5を請求項2に繰り上げるとともに、引用する請求項を請求項4から請求項1に訂正するものであって、明りょうでない記載の釈明に該当する。

(2-4)訂正事項dについて
訂正事項dは、特許明細書の段落【0009】、【0010】を削除するとともに、以下の段落番号をそれぞれ繰り上げるものであって、明りょうでない記載の釈明に該当する。

(2-5)訂正事項eについて
訂正事項eは、特許明細書の請求項4を請求項1に繰り上げて、訂正した請求項1の構成に整合させるものであって、明りょうでない記載の釈明に該当する。

(2-6)訂正事項fについて
訂正事項fは、特許明細書の段落【0012】に記載された「少なくとも短絡導体パターンの上面が、・・・接続され、かつ少なくとも短絡導体パターンの上面が、絶縁層で覆われている構成」を削除するものであって、明りょうでない記載の釈明に該当する。

(2-7)訂正事項g及びhについて
「セラミックパッケージとその製造方法」を「セラミックパッケージの製造方法」と訂正し、「短縮」を「短絡」と訂正するのは、明りょうでない記載の釈明及び誤記の訂正に該当する。

そして、上記訂正事項a〜hについては、いずれも願書に添付した明細書又は図面に記載した事項の範囲内においてした訂正であり、実質上特許請求の範囲を拡張し、又は変更するものではない。

(3)まとめ
以上のとおりであるから、上記訂正事項a〜hは、平成6年法律第116号附則第6条第1項の規定によりなお従前の例によるとされる、特許法第120条の4第3項において準用する平成6年法律第116号による改正前の特許法第126条第1項ただし書き、及び第2項の規定に適合するので、当該訂正を認める。

[3]異議申立てについて
(1)異議申立ての概要
異議申立人京セラ株式会社は、証拠として、
甲第1号証:特開昭60-170247号公報
甲第2号証:特開昭59-165491号公報
参考資料1:実願昭60-44248(実開昭61-162056号)のマイクロフィルム
を提出して、本件特許の請求項1〜6に係る発明は、甲第1、2号証に記載された発明であること、及び甲第1、2号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、上記請求項1〜6に係る発明についての特許は、同法第113条第1項の規定に該当し、取り消されるべきである旨主張している。

(2)本件発明
訂正明細書の請求項1、2に係る発明(以下、「本件発明1、2」という。)は、訂正明細書の特許請求の範囲の請求項1、2に記載された以下のとおりのものである。
「【請求項1】 パッケージの表面に、外部端子と、該外部端子に接続される導体パターンAと、該外部端子に接続されない導体パターンBとを有する半導体素子収納用セラミックパッケージの製造方法であって、該導体パターンBを一端が外部端子に接続された短絡導体パターンで短絡する工程と、前記外部端子と導体パターンAおよび導体パターンBを電解メッキ処理する工程と、前記電解メッキ処理した後、該導体パターンBと前記短絡導体パターンとの短絡状態を切断し、該導体パターンBをフローティング状態とする工程とを有し、しかも、前記導体パターンAと、前記導体パターンBと、前記短絡導体パターンとは同時に印刷されて形成され、更に、前記各導体パターンの印刷の後に、前記短絡導体パターンと前記導体パターンBの短絡部分に前記パッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層が形成され、前記導体パターンBと前記短絡導体パターンの短絡状態の切断は、前記絶縁層の上から、レーザー切断によって行われていることを特徴とする半導体素子収納用セラミックパッケージの製造方法。
【請求項2】 短絡導体パターンがグランド用外部端子、又はグランド電位層を介してグランド用外部端子に接続されている請求項1記載の半導体素子収納用セラミックパッケージの製造方法。」

(3)甲各号証の記載事項
(3-1)甲第1号証
甲第1号証の特開昭60-170247号公報には、半導体用セラミックパッケージにおいて、外部端子と導通のない表面配線パターンにもメッキを可能にする電気メッキ方法に関する発明が第2図とともに開示され、さらに以下の事項が記載されている。

従来技術について
「外部端子と導通のない表面配線パターンは予めパターン形成の際外部端子と導通のある配線パターンと接続させ、電気メッキを施した後レーザ等により接続されたパターン部をカットする方法を取っていた・・・。」(1頁右欄2〜6行)

発明の概要について
「本発明では、電気メッキを行なう前に外部端子と導通のないメッキ必要部分と外部端子と導通のある部分とを導電性ペーストにより接続させ、外部端子と導通のない部分にもメッキを施すことが出来、メッキ後導電性ペーストを除去すればよい。しかし本方法では導電性ペースト上にもメッキが析出し、ペーストの除去が困難なことおよび余分なAuが析出することによりAu代の浪費に結がるがペースト上に更に絶縁体を施すことにより除去が容易となりまた余分なメッキが析出しないことより好適な電気メッキ方法である。」(2頁左上欄1〜12行)

実施例について
「実施例1(第2図参照)電気メッキ前にリードフレーム1と接続のない表面配線5と接続のある表面配線4との導通を図るため、導電性ペースト・・・を6のようにスクリーン印刷もしくは刷毛で塗布し、接続した後、・・・乾燥する。その後、ペースト上に絶縁体としてスクリーン印刷用のメッキレジストをスクリーン印刷もしくは刷毛でペーストと同様に塗布,乾燥を行なう。メッキレジストを塗布する目的はペーストのみの場合、ペースト上にもメッキが析出し、メッキ後のペースト剥離が困難でしかも高価なAuがペースト上に析出しないよう行なうものである。しかる後、メッキの前処理を経て電気Niメッキ、電気Auメッキを行なう。メッキ後、トリクレン・・・中に浸潰し、超音波をかけ、メッキレジスト、導電性ベーストの剥離を行なう。
この方法により、リードフレームと接続のない表面配線上にもメッキが可能となる。
実施例2は実施例1と同様導電性ペーストを塗布,乾燥した後、絶縁体としてポリエステルテープをペースト上に粘着させ、電気メッキ後テープを剥がした後、実施例1と同様にトリクレンにて導電性ペーストの剥離を行う。この方
法でもリードフレームと接続のない表面配線上にもメッキが可能である。」(2頁右上欄4行〜左下欄11行)

(3-2)甲第2号証
甲第2号証の特開昭59-165491号公報には、配線基板における端子等の金属露出部を効率的に電解メッキする方法に関する発明が第2、3図とともに開示され、さらに以下の事項が記載されている。

「外部端子に接続されている外部ネットと外部端子に接続されていない内部ネットを有する配線基板の電解メッキ方法であって、前記内部ネットの各端子を一時的に短絡して外部端子に接続する工程と、外部端子を電極に接続して電解メッキを行なう工程と、メッキ後に内部ネットの各端子の短絡を解除する工程とを含む配線基板における露出金属部の電解メッキ方法。」(特許請求の範囲)

実施例について
「第2図は、内部ネットを有する配線基板22の例で、基板22上には論理素子24、記憶素子26、その他の素子28が搭載されている。この中で外部端子と接続されている外部ネットは30、32、34であり、外部端子と接続関係にない内部ネットは36、38である。従って第2図の場合には論理素子24の各端子を点線40で示すように相互に短絡すれば、内部ネット36、38は外部端子に接続されることとなる。あとは外部端子を電極に接続して電解メッキを施せば、外部端子のみならず内部ネット36、38の全ての端子も同時にメッキされる。
第3図は短絡手段の一例を示す簡略平面図で42は素子が搭載され、素子のリードや電気的端子が電気的に接続される端子である。端子42はその端子42直下の内層にスルーホールで接続されている。端子42にはさらに各々導体パターン44が連結され、点線で示すように端子42を露出して各導体パターン44を短絡するため導電ペースト46を帯状に塗布する。・・・導電パターン44は実際の電気回路としては利用されず、導電ペースト46を塗布できる長さがあれば充分で、配線負荷容量の増加はそれ程大きくない。端子42の少なくとも1つは外部端子に接続されている。こうして外部端子を陰極にして電解メッキを施すことにより、露出した端子42上に金等のメッキが施される。」(2頁左下欄7行〜右下欄15行)

(3-3)参考資料1
参考資料1の実願昭60-44248(実開昭61-162056号)のマイクロフィルムには、1つのパッケージ内に2個以上のチップを搭載する集積回路用パッケージに関する発明が1、2図とともに開示されている。

(4)対比・判断
(4-1)本件発明1について
本件発明1と甲第1号証に記載されたものとを対比すると、甲第1号証に記載された「外部端子と導通のある表面配線4」、「外部端子と導通のない表面配線5」、及び「導電性ペースト6」は、本件発明1の 「導体パターンA」、「導体パターンB」、及び「短絡導体パターン」に相当する。
さらに、甲第1号証に記載されたものにおいて、導電性ペーストを剥離することにより、外部端子と導通のない表面配線5は電気的にフローテイング状態となることは明らかである。
してみると、両者は、本件発明1の構成に沿って記載すると、「パッケージの表面に、外部端子と、該外部端子に接続される導体パターンAと、該外部端子に接続されない導体パターンBとを有する半導体素子収納用セラミックパッケージの製造方法であって、該導体パターンBを短絡導体パターンで短絡する工程と、前記外部端子と導体パターンAおよび導体パターンBを電解メッキ処理する工程と、前記電界メッキ処理した後、該導体パターンBと前記短絡導体パターンとの短絡状態を切断し、該導体パターンBをフローテイング状態とする工程とを有」する点で一致するものの、以下の点で相違する。

本件発明1は、「導体パターンAと、導体パターンBと、一端が外部端子に接続された短絡導体パターンとは同時に印刷されて形成され、更に、各導体パターンの印刷の後に、短絡導体パターンと導体パターンBの短絡部分にパッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層が形成され、導体パターンBと短絡導体パターンの短絡状態の切断は、絶縁層の上から、レーザー切断によって行われている」のに対し、甲第1号証に記載されたものはそのようなものではない点。

そこで、上記相違点について検討すると、甲第1号証には、従来技術の記載として、外部端子と導通のない表面配線パターンを形成する際に、外部端子と導通のある配線パターンと接続させ、電気メッキを施した後、レーザにより接続されたパターン部をカットすることは記載されているものの、外部端子と導通のある表面配線4と、外部端子と導通のない表面配線5と、導電性ペースト6とが同時に印刷されて形成されることも、導電性ペースト6の一端が外部端子に接続されることも、さらに、各導体パターンの印刷の後に、短絡導体パターンと導体パターンの短絡部分にパッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層を形成し、導体パターンと短絡導体パターンの短絡状態の切断は絶縁層の上から行われることについても、甲第1号証には何も記載されていないし、示唆もされていない。
また、甲第2号証をみても、外部ネットと内部ネットとを導電ペーストを塗布してそれぞれのネットの端子に電解メッキを施した後、導電ペーストを除去することは記載されているものの、上記の相違点については何も記載されていないし、示唆もされていない。
してみると、本件発明1は、甲第1、2号証に記載された発明ではないし、甲第1、2号証に記載されたものから容易に想到することもできない。

(4-2)本件発明2について
本件発明2は、本件発明1を引用するものであるから、本件発明2は、本件発明1と同様に、甲第1、2号証に記載された発明ではないし、甲第1、2号証に記載されたものから容易に想到することもできない。

そして、本件発明1、2は、少なくとも短絡導体パターンの上面を絶縁層で覆ったことにより、ワイヤボンデイングする際に、ボンデイング用ワイヤが垂れて短絡導体パターンとショートする危険性を防止できるとともに、短絡導体パターンをグランド電位にした場合には、一端が外部端子に接続された短絡導体パターンとフローテイング状態の導体パターンの容量的、誘導的な結合が他のフローテイング状態の導体パターンに与える電気的な悪影響を回避できることが可能になるという、明細書に記載されている顕著な作用効果を奏するものである。

[5]むすび
以上のとおりであるから、特許異議の申立ての理由及び証拠によっては本件発明1、2についての特許を取り消すことはできない。
また、他に本件発明1、2についての特許を取り消すべき理由を発見しない。
したがって、本件発明1、2についての特許は、拒絶の査定をしなければならない特許出願に対してされたものとは認めない。
よって、平成6年法律第116号附則第14条の規定に基づく平成7年政令第205号第4条第2項の規定により、結論のとおり決定する。
 
発明の名称 (54)【発明の名称】
半導体素子収納用セラミックパッケージの製造方法
(57)【特許請求の範囲】
【請求項1】 パッケージの表面に、外部端子と、 該外部端子に接続される導体パターンAと、 該外部端子に接続されない導体パターンBとを有する半導体素子収納用セラミックパッケージの製造方法であって、
該導体パターンBを一端が外部端子に接続された短絡導体パターンで短絡する工程と、
前記外部端子と導体パターンAおよび導体パターンBを電解メッキ処理する工程と、
前記電解メッキ処理した後、該導体パターンBと前記短絡導体パターンとの短絡状態を切断し、該導体パターンBをフローティング状態とする工程とを有し、
しかも、前記導体パターンAと、前記導体パターンBと、前記短絡導体パターンとは同時に印刷されて形成され、
更に、前記各導体パターンの印刷の後に、前記短絡導体パターンと前記導体パターンBの短絡部分に前記パッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層が形成され、
前記導体パターンBと前記短絡導体パターンの短絡状態の切断は、前記絶縁層の上から、レーザー切断によって行われていることを特徴とする半導体素子収納用セラミックパッケージの製造方法。
【請求項2】 短絡導体パターンがグランド用外部端子、又はグランド電位層を介してグランド用外部端子に接続されている請求項1記載の半導体素子収納用セラミックパッケージの製造方法。
【発明の詳細な説明】
【0001】
【産業上の利用分野】
本発明は、半導体素子収納用セラミックパッケージの製造方法に係り、より詳細には、外部端子に接続されないフローティング状態の導体パターンを有する半導体素子収納用セラミックパッケージにおいて、該パッケージの表面に位置する導体に電解メッキ法で、Au,Niメッキ等のメッキ処理を可能にした半導体素子収納用セラミックパッケージの製造方法に関する。
【0002】
【従来の技術】
近年、デバイスの高速・高集積化に伴い、1つのパッケージ内に複数のICチップや回路部品を搭載することが要請されている。該ICチップ間や回路部品間を結線するために、外部端子に接続されない、所謂、フローティング状態の導体パターンが必要となってくる。
【0003】
ところで、半導体素子収納用セラミックパッケージは、複数枚のグリーンシートを作製して、必要なスルーホールを設け、また必要な導体パターンを印刷し、このグリーンシートを積層・焼成し、更に、パッケージの外表面に形成された導体パターンは、酸化等から保護するために表面処理することで作成されている。そして、この表面処理としては、通常、NiメッキやAuメッキが用いられ、このメッキ処理としては、作業性の観点より、外部端子に電極を接続して行なう電解メッキ法が採用されている。しかし、この電解メッキ法の場合、前記フローティング状態の導体パターンについては、外部端子に接続されていないため施せないという問題がある。そして、この場合には、通常、無電解メッキが施されている。
【0004】
【発明が解決しようとする課題】
しかし、この無電解メッキの場合、量産性,品質の点において、電解メッキに比べて劣り、かつ安価に供給することができないという問題がある。ところで、このような問題に対処して、近年、『フローティング状態の導体パターンについて、該導体パターンの端子を一時的に導電ペーストにより短絡し、電解メッキ槽内で該導電ペーストを介して導通させて、電解メッキを施した後、該端子の短絡を、該導電ペーストを除去することで解除する手法』が提案されている(特公平1-38396号公報参照)。
【0005】
しかし、この手法の場合、次のような課題がある。すなわち、
▲1▼ 導電ペーストを、電解メッキ処理後に除去しなければならず、かつ該除去処理が正確に行えない場合があり、その量産性に限度がある。
▲2▼ 該除去処理が正確に行えない場合は、パッケージ自体が不良品となる。
▲3▼ 導電ペーストがメッキ液に溶けて、メッキ液を汚す。
等の課題がある。
【0006】
本発明は、上述した課題に対処して創案したものであって、その目的とする処は、前述した従来の課題を解決した半導体素子収納用セラミックパッケージの製造方法を提供することにある。
【0007】
また、本発明の目的は、外部端子に接続されないフローティング状態の導体パターンを有する半導体素子収納用セラミックパッケージにおいて、該パッケージの表面に位置する導体パターンに電解メッキ法で、Au,Niメッキ等のメッキ処理を可能にした半導体素子収納用セラミックパッケージの製造方法を提供することにある。
【0008】
更に、本発明の目的は、フローティング状態の導体パターンヘの隣接する他の導体パターンとの電気的な悪影響を回避可能にした半導体素子収納用セラミックパッケージの製造方法を提供することにある。また、本発明の他の目的は、明細書および図面の説明より、いっそう明らかになるであろう。
【0009】
【課題を解決するための手段】
そして、上記目的を達成するための手段としての本発明の半導体素子収納用セラミックパッケージの製造方法は、パッケージの表面に、外部端子と、 該外部端子に接続される導体パターンAと、 該外部端子に接続されない導体パターンBとを有する半導体素子収納用セラミックパッケージの製造方法であって、該導体パターンBを一端が外部端子に接続された短絡導体パターンで短絡する工程と、前記外部端子と導体パターンAおよび導体パターンBを電解メッキ処理する工程と、前記電解メッキ処理した後、該導体パターンBと前記短絡導体パターンとの短絡状態を切断し、該導体パターンBをフローティング状態とする工程とを有し、しかも、前記導体パターンAと、前記導体パターンBと、前記短絡導体パターンとは同時に印刷されて形成され、更に、前記各導体パターンの印刷の後に、前記短絡導体パターンと前記導体パターンBの短絡部分に前記パッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層が形成され、前記導体パターンBと前記短絡導体パターンの短絡状態の切断は、前記絶縁層の上から、レーザー切断によって行われている。
【0010】
また、本発明の他の半導体素子収納用セラミックパッケージの製造方法は、前記発明において、電解メッキ処理用短絡導体パターンがグランド用外部端子、又はグランド電位層を介してグランド用外部端子に接続されている構成としている。
【0011】
【作用】
本発明の半導体素子収納用セラミックパッケージの製造方法は、導体パターンBを短絡する短絡導体パターンを有し、該導体パターンBは、電解メッキ処理された後に、該短絡導体パターンとの短絡状態が切断され、フローティング状態とされるので、電解メッキ処理されたフローティング状態の導体パターンを有するパッケージを、フローティング状態の導体パターンを有しないパッケージと同様に得ることができる。
【0012】
また、短絡導体パターンをグランド電位にした構成にあっては、該短絡導体パターンとフローティング状態の導体パターンの容量的、誘導的な結合が他のフローティング状態の導体パターンに与える電気的な悪影響を回避できる。ところで、該短絡導体パターンは、通常、任意の外部端子に接続される。この場合、例えば、短絡導体パターンが、他のどこにも接続されないノンコネクト端子に接続された状態で説明すると、搭載したICチップの駆動により、該フローティング状態の特定の導体パターンの電位変動が起こると、短絡導体パターンの電位変動が引き起こされ、それが、他のフローティング状態の導体パターンの電位変動を発生させることになる。しかし、近年のように、導体パターン間が細密化されてくると、上記の問題点がICチップの誤動作などの原因となる。本発明者らは鋭意研究の結果究明し、短絡導体パターンをグランド電位することで、上記の不安定な動作を回避できるという知見に至った。
【0013】
更に、少なくとも短絡導体パターンの上面を絶縁層で覆った構成にあっては、半導体素子と導体パターンBにワイヤボンディングする際に、ボンディング用ワイヤが垂れて短絡導体パターンとショートする危険性を防止できるように作用する。
【0014】
【実施例】
以下、図面を参照しながら、本発明を具体化した実施例について説明する。ここに、図1〜図3は、本発明の第1実施例を示し、図1は本実施例のパッケージに半導体素子をマウントした平面図、図2(a)〜図2(c)は本発明の製造方法を説明するための工程図、図3(a)〜図3(c)は、図2(a)〜図2(c)に対応する断面図、図4は図2(c)の斜視図、図5は第2実施例を示し、図5(a)は短絡導体パターンをグランド用外部端子に接続した状態の分解図、図5(b)は短絡導体パターンをグランド電位層に接続した状態の分解図、図6は第3実施例を示し、図6(a)は短絡導体パターンと導体パターンBとの短絡時の斜視図、図6(b)は短絡部分を切断した後の斜視図である。なお、本発明は、上述した実施例に限定されるものでなく、本発明の要旨を変更しない範囲内で変形実施できる構成を含む。
【0015】
-実施例1-
本実施例の半導体素子収納用セラミックパッケージは、概略すると、外部端子(リードピン、その他の端子)1に接続される複数個の導体パターンA1,A2,A3,・・・よりなるパターン群である導体パターンAと、外部端子1に接続されない複数個のフローティング状態の導体パターンB1,B2,B3,・・・よりなるパターン群である導体パターンBを短絡導体パターン2で短絡して、該導体パターンBを電解メッキ処理可能にすると共に、該電解メッキ処理後に、該短絡導体パターン2と導体パターンBとの短絡状態を切断して、導体パターンBを複数個のフローティング状態の導体パターンとした構成よりなる。
【0016】
半導体素子収納用セラミックパッケージは、図3(c)に示すように、所定の導体パターン等が印刷・形成された4枚のグリーンシート3a,3b,3c,3d・・を積層し焼成した後、外表面に位置する導体パターンが電解メッキ処理されて形成されている。具体的には、2枚のグリーンシート3a,3bの上に、半導体素子4,4を搭載するための凹所5,5を形成する孔が穿設され、かつ該凹所5,5の周囲に外部端子1に接続される導体パターンAと、該凹所5,5の境界凸面6に外部端子1に接続されない導体パターンBと、該導体パターンBを短絡する短絡導体パターン2を有するグリーンシート3cが積層され、さらにその上に凹所5,5が表出する大きい孔が穿設され、かつスルーホール7,7・・が穿設されたグリーンシート3dが積層され、グリーンシート3dのスルーホール7,7・・上面に外部端子1,1・・用のパッド8,8・・を設けた後に焼成し、外表面に位置する導体パターンが電解メッキ処理されて形成されている。なお、導体パターンAと導体パターンBおよび短絡導体パターン2は、同時に印刷されている。
【0017】
ここで、フローティング状態の導体パターンBとは、外部端子1に接続されていない複数個(本)の導体パターンB1,B2,B3,・・・よりなるパターン群である。従って、導体パターンBは、外部端子1に接続される導体パターンAと異なり、そのままの状態では、電解メッキを施すことができない。そこで、該処理するために、導体パターンBは、導体印刷による導体短絡パターン2で短絡されている。ここで、導体短絡パターン2は、導体パターンAのいずれかを介して間接的に、あるいは直接に外部端子1に接続されている。そして、メッキ処理後は、短絡導体パターン2とフローティングパターンは切断され、電気的に分断された状態とされている。
【0018】
次に、本実施例の半導体素子収納用セラミックパッケージの製造方法について説明する。本実施例の製造方法は、概略すると、▲1▼グリーンシート作成工程、▲2▼スルーホール穿設・導体パターン印刷工程、▲3▼グリーンシート積層・焼成工程、▲4▼電解メッキ処理工程、▲5▼切断工程、の5つの工程を有する。以下、各工程について説明する。
【0019】
-グリーンシート作成工程-
本工程は、ドクターブレード法等によって、アルミナを主成分とする生セラミックシート(グリーンシート)を複数枚作成する工程である。ここでは、4枚のグリーンシート3a,3b,3c,3dを作成している。そして、グリーンシート3cには、半導体素子4,4を搭載するための凹所5,5を形成する2つの孔が設けられ、また、グリーンシート3dには、凹所5,5を外表面に表出させるための大きい孔が設けられている。
【0020】
-スルーホール穿設・導体パターン印刷工程-
本工程は、グリーンシート3a,3b,3c,3dに必要なスルーホールを穿設し、導体パターンを印刷する工程である。グリーンシート3cには、外部端子1に接続される導体パターンAと、外部端子1に接続されない導体パターンB、および短絡導体パターン2が印刷されている(図2(a))。ここで、導体パターンA,B,2は、通常、タングステンやモリブデン等の金属ペーストをスクリーン印刷することで形成されている。また、グリーンシート3dには、スルーホール7,7・・が穿設され、またスルーホール7,7・・の上面に外部端子1,1・・を設けるためのパッド8,8・・が設けられている。導体パターンBは、外部端子1に接続されない導体パターンB1,B2,B3,・・・よりなるパターン群であるため、そのままの状態では電解メッキを施すことができない。そこで、導体パターンBを短絡導体パターン2によって短絡し、換言すれば、接続することで、全ての導体パターンA,Bを、外部端子1,1・・によって接続状態とする。
【0021】
-グリーンシート積層・焼成工程-
グリーンシート3a、3b、3c、3dを積層、圧着し、所定温度で焼成する。その後、パッド8に外部端子1をろう付けする(図2(b))の状態)。
【0022】
-電解メッキ処理工程-
本工程は、導体パターンA、導体パターンB、その他セラミックパッケージの露出金属部分に電解メッキを施す工程である。外部端子1をメッキ用電極に接続し、電解メッキ液槽内に浸漬して電解メッキ処理することで、該露出金属部分に電解メッキすることができる。ここで、導体パターンBは、前工程によって、短絡導体パターン2で短絡されているので、外部端子1と接続される導体パターンAと同様に、電解メッキ処理がなされる。なお、電解メッキとしては、Niメッキ、Auメッキを行う(図2(b)の状態)。
【0023】
-切断工程-
本工程は、電解メッキ処理を終えた後、導体パターンBと短絡導体パターン2との短絡状態を切断し、導体パターンBをフローティング状態の導体パターンとする工程である(図2c参照)。すなわち、導体パターンBは短絡導体パターン2で短絡された状態にあるので、該短絡状態を切断するために、レーザー、ウォータージェット、あるいはサンドブラスト等の精密カッティングで、オープン状態(離隔状態)とする。
【0024】
そして、このようにして作製した半導体素子収納用セラミックパッケージは、その凹所5,5に、半導体素子4,4を搭載し、かつ半導体素子4,4間をボンディング用ワイヤ10により、フローティング状態の導体パターンBを介して接続することができる(図1参照)。
【0025】
次に、本実施例の作用・効果を確認するために、本実施例の製造方法による場合と、前述した従来例方法による場合について、図2(b)のパターンを用いて、その作業性、量産性、品質についての比較を行った処、本実施例方法の場合は、従来例に比べて、Ni、Auメッキ液の汚れが少なく液を交換する必要が少なかった。又、従来例方法は、電解メッキ処理後の短縮パターンを除去する際、短縮パターンが完全に除去できず、ショート不良のおそれとなるものが出た。これは、両方法とも、電解メッキ処理するに際し、フローティング状態の導体パターンを形成する導体パターンBを一旦短絡して電解メッキを施す点では、共通する思想を有するが、本実施例方法の場合、電解メッキ後に、導体パターンBと短絡導体パターンとの短絡状態を切断することで、フローティング状態の導体パターンを形成するのに対して、従来例方法が、該電解メッキ用短絡導体パターンを取り除くようにしていることに起因すると考えられる。
【0026】
-実施例2-
本実施例は、前述した実施例1において、短絡導体パターン2を、図5(a)に示すように、グリーンシート3dにスルーホール14を設け、他の層(図面では、グリーンシート3d)を介してグランド用外部端子13に接続、あるいは、図5(b)に示すように、スルーホール15を介して下層(グリーンシート3a)のグランド電位層16に接続し、短絡導体パターン2をグランド電位にした構成としている。そして、本実施例の場合、短絡導体パターン2が、グランド用外部端子13あるいはグランド電位層16に接続されるので、該短絡導体パターン2とフローティング状態の導体パターンBの容量的、誘導的な結合が、他のフローティング状態の導体パターンBに与える電気的な悪影響を回避できる。例えば、ICチップの駆動により、フローティング状態の導体パターンB1の電位の変化が起こっても、短絡導体パターン2に電位変動が無い為、他のフローティング状態の導体パターンB2,B3,・・の電位変動や雑音発生、ICの誤動作発生の原因を解消できる。
【0027】
次に、本実施例の作用・効果を確認するために、本実施例手法を講じた半導体素子収納用パッケージ(以下、本実施例製品という)と、短絡導体パターンをグランド電位に接続していない半導体セラミックパッケージ(この場合は短絡導体ターンをN/C端子に接続した場合について計算した。以下、従来例製品という)について、例えば、4番ピンと5番ピンの間の誘導結合を計算したところ、本実施例は1/5程度の値に低減でき、誘導結合の低減によるクロストークの低減が確かめられた。この結果より、本実施例製品の場合、ICチップの駆動による短絡導体パターンの電位変動がないので、雑音発生、ICの誤動作発生のおそれを回避できることが確認できた。
【0028】
-実施例3-
本実施例は、前述した実施例1、2において、短絡導体パターン2と導体パターンBの上面の一部に、図6に示すように、絶縁層20を設けた構成よりなる。すなわち、実施例1において、導体パターン印刷工程の後に短絡導体パターン2と導体パターンBとの短絡部分に絶縁層20を形成する工程を設け、該短絡部分を絶縁層20で覆った状態で、該電解メッキ処理工程で、導体パターンB、導体パターンAの露出部分を電解メッキした後、次の切断工程で、該短絡部分を、絶縁層20の上から、レーザー等により切断した構成とし、絶縁層20によって、導体パターンBから切断された短絡導体パターン2がパッケージの表面に露出しない構成よりなる。なお、短絡導体パターン全面を絶縁層20でおおえば十分で、導体パターンBの一部まで覆わなくても良い。
【0029】
従って、本実施例は、絶縁層20を設けることにより、搭載する半導体素子4,4と導体パターンBをワイヤボンディングする際に、ボンディング用ワイヤ10が垂れて短絡導体パターン2とショートする危険性を防止することができる。ここで、絶縁層20は、グリーンシート3と同じ材質のものをペースト状にして、印刷により形成している。
【0030】
【発明の効果】
以上の説明より明らかなように、本発明の半導体素子収納用セラミックパッケージの製造方法によれば、導体パターンBを短絡する短絡導体パターンを有し、該導体パターンBは、電解メッキ処理された後に、該短絡導体パターンとの短絡状態が切断され、フローティング状態とされるので、電解メッキ処理されたフローティング状態の導体パターンを有するパッケージを、フローティング状態の導体パターンを有しないパッケージと同様に得ることができるという効果を有する。
【0031】
また、短絡導体パターンをグランド電位にした構成にあっては、該短絡導体パターンとフローティング状態の導体パターンの容量的、誘導的な結合が他のフローティング状態の導体パターンに与える電気的な悪影響を回避できるという効果を有する。ところで、該短絡導体パターンは、通常、任意の外部端子に接続される。例えば、短絡導体パターンが、他のどこにも接続されないノンコネクト端子に接続された状態の場合、搭載したICチップの駆動により、該フローティング状態の特定の導体パターンの電位変動が起こると、短絡導体パターンの電位変動が引き起こされる。そして、それが、他のフローティング状態の導体パターンの電位変動を発生させ、特に、近年のように、導体パターン間が細密化されてくると、これらがICチップの誤動作などの原因となる。しかし、短絡導体パターンをグランド電位とすることで、上記の不安定な動作を回避できる。
【0032】
更に、少なくとも短絡導体パターンの上面を絶縁層で覆った構成にあっては、半導体素子と導体パターンBをワイヤボンディングする際に、ボンディング用ワイヤが垂れて短絡導体パターンとショートする危険性を防止できるという効果を有する。
【図面の簡単な説明】
【図1】 本発明の第1実施例にICチップをマウントした状態を示す平面図である。
【図2】 第1実施例の製造方法を説明するための工程図である。
【図3】 図2(a)〜図2(c)に対応する断面図である。
【図4】 斜視図である。
【図5】 本発明の第2実施例を示し、図5(a)は短絡導体パターンをグランド用外部端子に接続した状態の分解図、図5(b)は短絡導体パターンをグランド電位層に接続した状態の分解図である。
【図6】 本発明の第3実施例を示し、図6(a)は短絡導体パターンと導体パターンとの短絡時の斜視図と概略断面図、図6(b)は短絡部分を切断した後の斜視図と概略断面図である。
【符号の説明】
A・・・外部端子に接続される導体パターン(パターン群)、A1,A2,A3,・・・外部端子に接続される各導体パターン、B・・・外部端子に接続されないフローティング状態の導体パターン(パターン群)、B1,B2,B3,・・・外部端子に接続されないフローティング状態の各導体パターン、1・・・外部端子、2・・・短絡導体パターン、3a,3b,3c,3d・・・グリーンシート、4・・・半導体素子、5・・・凹所、6・・・境界凸面、7・・・スルーホール、8・・・外部端子用のパッド、10・・・ボンディング用ワイヤ、13・・・グランド用外部端子、14・・・スルーホール、15・・・スルーホール、16・・・グランド電位層、20・・・絶縁層
 
訂正の要旨 訂正の要旨
(1)訂正事項a
特許請求の範囲の減縮を目的として、本件特許の請求項1〜3、6を削除する。
(2)訂正事項b
明りょうでない記載の釈明及び特許請求の範囲の減縮を目的として、本件特許に係る願書に添付した明細書(以下、「特許明細書」という。)の請求項4を請求項1に繰り上げるとともに、以下のとおり訂正する。
「【請求項1】 パッケージの表面に、外部端子と、該外部端子に接続される導体パターンAと、該外部端子に接続されない導体パターンBとを有する半導体素子収納用セラミックパッケージの製造方法であって、該導体パターンBを一端が外部端子に接続された短絡導体パターンで短絡する工程と、前記外部端子と導体パターンAおよび導体パターンBを電解メッキ処理する工程と、前記電解メッキ処理した後、該導体パターンBと前記短絡導体パターンとの短絡状態を切断し、該導体パターンBをフローティング状態とする工程とを有し、しかも、前記導体パターンAと、前記導体パターンBと、前記短絡導体パターンとは同時に印刷されて形成され、更に、前記各導体パターンの印刷の後に、前記短絡導体パターンと前記導体パターンBの短絡部分に前記パッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層が形成され、前記導体パターンBと前記短絡導体パターンの短絡状態の切断は、前記絶縁層の上から、レーザー切断によって行われていることを特徴とする半導体素子収納用セラミックパッケージの製造方法。」
(3)訂正事項c
明りょうでない記載の釈明を目的として、特許明細書の請求項5を請求項2に繰り上げるとともに、以下のとおり訂正する。
「【請求項2】 短絡導体パターンがグランド用外部端子、又はグランド電位層を介してグランド用外部端子に接続されている請求項1記載の半導体素子収納用セラミックパッケージの製造方法。」
(4)訂正事項d
明りょうでない記載の釈明を目的として、特許明細書の段落【0009】、【0010】を削除するとともに、以下の段落番号をそれぞれ繰り上げる。
(5)訂正事項e
明りょうでない記載の釈明を目的として、特許明細書の段落【0011】を、「そして、上記目的を達成するための手段としての本発明の半導体素子収納用セラミックパッケージの製造方法は、パッケージの表面に、外部端子と、該外部端子に接続される導体パターンAと、該外部端子に接続されない導体パターンBとを有する半導体素子収納用セラミックパッケージの製造方法であって、該導体パターンBを一端が外部端子に接続された短絡導体パターンで短絡する工程と、前記外部端子と導体パターンAおよび導体パターンBを電解メッキ処理する工程と、前記電解メッキ処理した後、該導体パターンBと前記短絡導体パターンとの短絡状態を切断し、該導体パターンBをフローティング状態とする工程とを有し、しかも、前記導体パターンAと、前記導体パターンBと、前記短絡導体パターンとは同時に印刷されて形成され、更に、前記各導体パターンの印刷の後に、前記短絡導体パターンと前記導体パターンBの短絡部分に前記パッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層が形成され、前記導体パターンBと前記短絡導体パターンの短絡状態の切断は、前記絶縁層の上から、レーザー切断によって行われている。」と訂正する。
(6)訂正事項f
明りょうでない記載の釈明を目的として、特許明細書の段落【0012】を、「また、本発明の他の半導体素子収納用セラミックパッケージの製造方法は、前記発明において、電解メッキ処理用短絡導体パターンがグランド用外部端子、又はグランド電位層を介してグランド用外部端子に接続されている構成としている。」と訂正する。
(7)訂正事項g
明りょうでない記載の釈明を目的として、特許明細書の段落【0001】の2箇所、【0006】、【0007】、【0008】、【0013】、及び【0032】に記載の「セラミックパッケージとその製造方法」を、「セラミックパッケージの製造方法」と訂正する。
(8)訂正事項h
誤記の訂正を目的として、特許明細書の段落【0014】の5箇所、及び【0028】に記載の「短縮」を、「短絡」と訂正する。
異議決定日 2001-10-12 
出願番号 特願平5-254835
審決分類 P 1 651・ 113- YA (H01L)
P 1 651・ 121- YA (H01L)
最終処分 維持  
前審関与審査官 田中 永一  
特許庁審判長 関根 恒也
特許庁審判官 雨宮 弘治
市川 裕司
登録日 1999-12-03 
登録番号 特許第3008146号(P3008146)
権利者 株式会社住友金属エレクトロデバイス
発明の名称 半導体素子収納用セラミックパッケージの製造方法  
代理人 中前 富士男  
代理人 中前 富士男  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ