ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 G11C |
|---|---|
| 管理番号 | 1054381 |
| 審判番号 | 審判1999-19011 |
| 総通号数 | 28 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 1998-03-10 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 1999-11-29 |
| 確定日 | 2001-12-11 |
| 事件の表示 | 平成 9年特許願第172281号「半導体メモリ素子のバンク分散方法」拒絶査定に対する審判事件[平成10年 3月10日出願公開、特開平10- 69767]について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続きの経緯・本願発明 本願は、平成9年6月27日(パリ条約による優先権主張1996年6月29日、大韓民国)の出願であって、平成11年5月7日付け手続補正書で補正された請求項1に係る発明は、その特許請求の範囲の請求項1に記載された次のとおりのものと認める。 「【請求項1】 複数個のメモリセルアレイを有する半導体メモリ素子のバンク分散方法において、 前記メモリセルアレイのそれぞれに相互独立的に動作する第1、第2、・・・第i、・・・、第N番目のバンクを分散させて配置する工程と、 前記複数個のメモリセルアレイ内にそれぞれ分散して配置する複数個のバンク中から、任意に選択した第i番目のバンクを同時に動作するように選択させる工程と、 を含むことを特徴とする半導体メモリ素子のバンク分散方法。」 なお、平成11年12月28日付け手続補正は、同日付けで却下された。 2.引用例の記載 これに対して、原査定の拒絶の理由に引用した特開平4-159689号公報(以下「引用例」という。)には、下記の事項が記載されている。 「2.特許請求の範囲 (1)複数の領域を含み、内部的に複数ビットからなるデータの読出しまたは書込み動作を行なう半導体記憶装置であって、 複数メモリセルをそれぞれ含む複数のメモリアレイブロックと、 前記複数ビットに対応して設けられ、データを入力または出力するための複数の入出力手段と、 前記複数のメモリアレイブロックの各々は前記複数の領域のいずれかに設けられ、 前記複数の入出力手段の各々および対応するデータバスは前記複数領域のいずれかに設けられ、 ・・・ 前記複数ビットからなるデータの読出しまたは書込みのために、前記複数の領域の各々において、複数のメモリアレイのいずれかを同時に選択する選択手段をさらに備えた、半導体記憶装置。」(第1頁左下欄第4行〜右下欄第8行) 「ブロックセレクタ3は、ブロック選択線BS1〜BS4のうちいずれか1つおよびブロック選択線BS5〜BS8のうちいずれか1つを同時に選択し、選択されたブロック選択線の電位をハイレベルにする。また、Xデコーダ2は、複数のメインワード線WLのうちいずれか1つを選択し、その選択されたメインワード線WLの電位をハイレベルにする(第2図参照)。それにより、ブロックBK1〜BK4のうちいずれか1つのブロック内の1つのローカルワード線LWLの電位がハイレベルになり、ブロックBK5〜BK8のうちいずれか1つのブロック内の1つのローカルワード線LWLの電位がハイレベルになる。 たとえば、ブロック選択線BS1,BS5の電位が同時にハイレベルになると、ブロックBK1内の1つのローカルワード線LWLおよびブロックBK5内の1つのローカルワード線LWLの電位がハイレベルになる。」(第9頁右下欄第7行〜第10頁左上欄第4行) 3.対比・判断 本願の請求項1に係る発明(以下「前者」という。)と上記引用例記載の発明(以下「後者」という。)を比較すると、後者の「領域」、「メモリアレイブロック」、「半導体記憶装置」は、それぞれ前者の「メモリセルアレイ」、「バンク」、「半導体メモリ素子」に対応しており、 後者の「ブロックBK1〜BK4のうちいずれか1つのブロック内の1つのローカルワード線LWLの電位がハイレベルになり、ブロックBK5〜BK8のうちいずれか1つのブロック内の1つのローカルワード線LWLの電位がハイレベルになる」という記載からみて、例えば、ブロックBK1とBK5が同時に動作することになるから、後者の「前記複数の領域の各々において、複数のメモリアレイのいずれかを同時に選択する」ことは、前者の「前記複数個のメモリセルアレイ内にそれぞれ分散して配置する複数個のバンク中から、任意に選択した第i番目のバンクを同時に動作する」に対応している。 そうすると、両者は、「複数個のメモリセルアレイを有する半導体メモリ素子において、 前記メモリセルアレイのそれぞれに相互独立的に動作する第1、第2、・・・第i、・・・、第N番目のバンクを分散させて配置し、 前記複数個のメモリセルアレイ内にそれぞれ分散して配置する複数個のバンク中から、任意に選択した第i番目のバンクを同時に動作するように選択させること、 を含むことを特徴とする半導体メモリ素子。」 である点で一致し、 前者は、「半導体メモリ素子のバンク分散方法」であるのに対し、 後者は、半導体記憶装置である 点で相違している。 次に、上記相違点について検討する。 後者には、前者と同様な半導体記憶装置のメモリアレイブロックの配置に関する発明が記載されており、この発明を半導体記憶装置のメモリアレイブロック分散方法の発明として捉えることに格別発明力を要するとすることはできない。 また、本願発明の効果についてみても、当業者が容易に予測し得る程度のものにすぎず、格別顕著なものがあるとは認められない。 4.むすび 以上のとおりであるから、本願の請求項1に係る発明は、上記引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 よって、結論のとおり審決する。 |
| 審理終結日 | 2001-06-29 |
| 結審通知日 | 2001-07-10 |
| 審決日 | 2001-07-24 |
| 出願番号 | 特願平9-172281 |
| 審決分類 |
P
1
8・
121-
Z
(G11C)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 須原 宏光 |
| 特許庁審判長 |
斎藤 操 |
| 特許庁審判官 |
馬場 清 山本 穂積 |
| 発明の名称 | 半導体メモリ素子のバンク分散方法 |
| 代理人 | 荒船 博司 |