ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 G06F |
|---|---|
| 管理番号 | 1056074 |
| 審判番号 | 審判1999-15310 |
| 総通号数 | 29 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 1992-12-18 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 1999-09-24 |
| 確定日 | 2002-03-27 |
| 事件の表示 | 平成 3年特許願第142949号「通信制御装置」拒絶査定に対する審判事件[平成 4年12月18日出願公開、特開平 4-367050]について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
【1】本願発明 本願は、平成3年6月14日の出願であって、その請求項1に係る発明は、平成9年10月6日付け、平成10年4月17日付け及び平成11年10月25日付け手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1の記載によれば、次のとおりのものと認める。 「通信回線の制御を行うマイクロコンピュータと、このマイクロコンピュータからのアドレス信号で外部通信端末部をアクセスし、データの情報交換を制御するインターフェイス部と、上記アドレス信号及び上記データを受信する受信バッファ部と、この受信バッファ部を介して上記アドレス信号及び上記データを入力し、上記マイクロコンピュータにより上記データを読み出し可能な共有メモリ部とを備え、上記アドレス信号で指定されたエリアに上記データを記録し、また上記アドレス信号を共有することにより同様の通信制御装置を併設し、それぞれの通信制御装置内の共有メモリ部の内容も、それぞれの受信バッファ部により上記アドレス信号及びデータを入力することにより同期をとる通信制御装置。」 (なお、請求項1に記載された「と、記アドレス信号」「共通メモリ部」「共有するする」及び「通信制御機器」は、それぞれ「と、上記アドレス信号」「共有メモリ部」「共有する」及び「通信制御装置」の明らかな誤記と認められるので、上記のとおり認定した。) 【2】引用刊行物 原査定の拒絶の理由に引用された特開昭63ー128837号公報(以下、「引用例」という。)には、図面第3図(a)(b)とこれに係わる記載を参酌すると、以下のとおりの記載が認められる。 「第3図(a)において、回線制御装置3は、共通バス100に接続されて主プロセッサ(主CPU)1と制御情報をやりとりしつつ送受信データを転送するインタフェース(IF)制御部4、各種プロトコル制御を行う回線制御プログラム、送受信データ等を格納するメモリ6、プロセッサCPU5、回線インタフェース制御部7等により構成され、上記回線制御プログラムにより、送信部および受信部が形成される。即ち、 送信処理・・・主CPU1の起動により、主メモリ2上に存在する送信データをメモリ6に取込み、所定のプロトコルフォーマットに加工した後、回線インタフェース制御部7を介して外部回線53に送出する。 受信処理・・・回線により受信した受信データを分解、解析した後、主メモリ2に転送し、主CPU1に通知する。 ここで受信データの内容によっては回線制御装置3内で廃棄するとともに、送信部に応答情報の送信依頼を行う場合もある。 また、上記回線インタフェース制御部7は、CPU5がリード/ライトするレジスタを備え、送受信データをそれぞれ並列-直列変換、直列-並列変換して全二重通信を行う機能、回線速度を選択する機能等を備えたものである。 上記回線制御装置において、種々の回線種別への対応は、CPU5による各種プロトコル制御、主装置との間のDMA(ダイレクトメモリアクセス)による高速転送、回線速度の選択等で実現されるが、衛星通信のごとく、上下回線で回線速度が異なる場合とか、LAN(ローカルエリアネットワーク)等ベースバンド方式の全二重通信への対応とか、回線制御装置の二重化等の要望に対しては、2組の回線制御装置を設け、それぞれ主CPU1が制御するように構成される場合が多い。 第3図(b)は、回線制御装置の二重化方式の1例を示す図であって、同一の回線制御装置3を2組共通バス100に接続し、一方を待機状態に設定するととも、主側に障害が検出されたとき、主CPU1によって切換部8を切換え、待機側に切換える方式を示したものである。」(第2頁左上欄第16行〜左下欄第17行、第3図(a)(b)参照) 【3】対比・判断 (対比) 本願の請求項1に係る発明(以下、「本願発明」という。)と前記引用例に記載された発明とを対比すると、引用例に記載のものにおいても、外部回線(53)には、当然、外部通信端末部が接続され、この外部通信端末部が回線制御装置(3)のインタフェース制御部(7)によりアクセスされるものと認められ、また二重化方式とした場合には、当然、各回線制御装置(3)のメモリ(6)の内容は同一となる(同期をとる)ものと認められる。そして、引用例に記載された「CPU(5)」「回線インタフェース制御部(7)」「回線インタフェース制御部(7)のレジスタ」「待機側の回線制御装置(3)」及び「主側の回線制御装置(3)」は、それぞれ本願発明における「マイクロコンピュータ」「インターフェイス部」「受信バッファ」「同様の通信制御装置」及び「通信制御装置」に相当するので、両者は、以下のとおりの一致点及び相違点を有するものと認められる。 (一致点) 「通信回線の制御を行うマイクロコンピュータと、このマイクロコンピュータからのアドレス信号で外部通信端末部をアクセスし、データの情報交換を制御するインターフェイス部と、上記アドレス信号及び上記データを受信する受信バッファ部と、この受信バッファ部を介して上記アドレス信号及び上記データを入力し、上記マイクロコンピュータにより上記データを読み出し可能なメモリ部とを備え、上記アドレス信号で指定されたエリアに上記データを記録し、また同様の通信制御装置を併設し、それぞれの通信制御装置内のメモリ部の内容も、それぞれの受信バッファ部により上記アドレス信号及びデータを入力することにより同期をとる通信制御装置。」 (相違点) 本願発明においては、メモリ部を共有メモリ部とし、併設する同様の通信制御装置のアドレス信号と共有しているのに対して、引用例においては、この点が明示されていない点、 (検討) 前記相違点について検討すると、メモリ部のアドレス信号及びデータを共有するために、メモリ部を共有メモリ部として構成することは周知の技術的事項(なお、引用例においても共有メモリ(18)の開示がある)であり、同様の制御機器を併設する制御装置の二重化方式等の際には、この共有されるアドレス信号及びデータにより共有メモリ部の内容も同期をとることとなるものであるから、引用例に記載のものにおいても、メモリ部を共有メモリ部として構成することにより本願発明のように構成することは当業者が容易になし得ることと認められる。 また、本願発明により奏する作用効果も、当業者が予測し得る程度のものであって格別のものとは認められない。 【4】まとめ 以上のとおりであって、本願の請求項1に係る発明は、前記引用例に記載された発明に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第29条第2項の規定により特許を受けることができない。 よって、結論のとおり審決する。 |
| 審理終結日 | 2002-01-15 |
| 結審通知日 | 2002-01-25 |
| 審決日 | 2002-02-05 |
| 出願番号 | 特願平3-142949 |
| 審決分類 |
P
1
8・
121-
Z
(G06F)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 安久 司郎、鳥居 稔 |
| 特許庁審判長 |
吉村 宅衛 |
| 特許庁審判官 |
今井 義男 稲葉 和生 |
| 発明の名称 | 通信制御装置 |
| 代理人 | 岩橋 文雄 |
| 代理人 | 内藤 浩樹 |
| 代理人 | 岩橋 文雄 |
| 代理人 | 内藤 浩樹 |
| 代理人 | 内藤 浩樹 |
| 代理人 | 坂口 智康 |
| 代理人 | 坂口 智康 |
| 代理人 | 岩橋 文雄 |
| 代理人 | 坂口 智康 |