ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 取り消して特許、登録 G06F 審判 査定不服 特36条4項詳細な説明の記載不備 取り消して特許、登録 G06F |
|---|---|
| 管理番号 | 1063673 |
| 審判番号 | 審判1999-20685 |
| 総通号数 | 34 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 1997-08-26 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 1999-12-27 |
| 確定日 | 2002-09-04 |
| 事件の表示 | 平成 8年特許願第 50900号「加算方法および加算器」拒絶査定に対する審判事件〔平成 9年 8月26日出願公開、特開平 9-222991、請求項の数(5)〕について、次のとおり審決する。 |
| 結論 | 原査定を取り消す。 本願の発明は、特許すべきものとする。 |
| 理由 |
1.手続の経緯、本願発明 本願は、平成8年2月14日の出願であって、その請求項1ないし5に係る発明は、平成11年10月20日付け手続補正書によって補正された明細書の特許請求の範囲の請求項1ないし5に記載されたとおりのものである。(なお、平成12年1月26日付け手続補正書は、本審決と同日付けの補正の却下の決定により却下された。) 2.特許法第36条第4項について (1)原査定の理由 原査定の拒絶の理由は、発明の詳細な説明の実施例に記載された加算回路において、外部からのキャリー入力は、和出力の最下位桁にしか反映しないように構成されているから、この加算回路は正しい和を全ての入力の組み合わせで求めることができない、したがって、発明の詳細な説明には当業者が容易にその実施をすることができる程度に発明の構成が記載されていない、というものである。 (2)当審の判断 実施例の加算回路は、キャリーイン信号を和出力の最下位桁に入力し、キャリーアウト信号を出力することによって、図7により説明した従来の加算器と同じように、複数台つなげてさらにビット数の大きな加算器を構成することができるようにしたものであって、外部からのキャリー入力は和出力の最下位桁以外には反映させる必要はなく、この加算器は正しい和を求めることができるものである。 (3)むすび したがって、発明の詳細な説明には、当業者が容易にその実施をすることができる程度に発明の構成が記載されていないとすることはできない。 3.特許法第29条第2項について (1)引用文献の記載事項 原査定で引用された特開平7-49768号公報(以下、「引用文献1」という)には、次の技術事項が記載されている。 (a1)「【産業上の利用分野】本発明は、結合法則をみたす演算を実行する演算装置に係り、特に順序をもった複数の項に対する演算を行う演算装置に関する。一例として、2進先見桁上げ加算器BCLA(Binaｒｙ-Caｒｒｙ-Kｏｏk-Ahead)の並列加算器に利用される。」(【0001】参照) (a2)「並列加算器において、Ai,Biをi桁目の入力とし、gi,ｐiを gi=Ai・Bi ｐi=Ai「+」Bi と定義し、演算子оを (g,ｐ)о(g’,ｐ’)=(g+(ｐ・g’),ｐ・ｐ’) と定義すると、演算子оは結合法則をみたす演算子であり、Gi,Piを桁上げ生成及び伝搬信号とすると、桁上げ信号は、 (G1,P1)=(g1,ｐ1) (Gi,Pi)=(gi,ｐi)о(Gi-1,Pi-1) ｛2≦i｝ (gi,ｐi)о(gi-1,ｐi-1)‥о‥(g1,ｐ1) のもとで、i桁目の桁上げ出力CiはCi=Giとして生成することができる。」(【0003】参照) (a3)「図5においては(N-2n+1)桁目からN桁目までの演算結果は、(N-2n+1)桁目から(N-2(n-1))までの演算結果と、(N-2(n-1)+1)桁目からN桁目までの演算結果とにより、生成されている。」(【0006】参照) (a4)「他の従来技術によるBCLAの構成を示す図である。」(【図5】参照) 原査定で引用された特開平6-28158号公報(以下、「引用文献2」という)には、次の技術事項が記載されている。 (b1)「【産業上の利用分野】本発明は桁上げ先見加算方法とその装置に関し、特にディジタル計算機の加減算における桁上げ先見加算方法とその装置に関する。 【従来の技術】従来、2数の加減算処理には、主として桁上げ先見型の加算方法が用いられている。 加算する2数をそれぞれA,Bとし、ビット長をn(正整数)として、A,Bの各ビットの値を、a(n-1),a(n-2),…,a1,a0及び、b(n-1),b(n-2),…,b1,b0とする。このとき桁上げ生成項g(n-1),g(n-2),…,g1,g0と桁上げ伝播項ｐ(n-1),ｐ(n-2),…,ｐ1,ｐ0は以下の(1)式及び(2)式で表される。 ｐi=ai(+)bi (1) gi=ai・bi (2) ただし、(+)は排他的論理和を表す。次に和及び桁上げをｓ(n-1),ｓ(n-2),…,ｓ1,ｓ0及び、c(n-1),c(n-2),…,c1,c0とし、これらをgi,ｐiを用いて表すと(3)式及び(4)式のように表される。 ci=gi+ｐi・c(i-1) (3) ｓi=ｐi(+)c(i-1) (4) (3)式及び(4)式より、各ビットにおける桁上げを並列に求めれば、和もまた並列に求められる。通常、実際の加算器では(1)式及び(2)式を実現する桁上げ生成項・桁上げ伝播項生成部(以下ｐg生成部)と、(3)式を実現する桁上げ生成部と、(4)式を実現する和生成部の3つから構成されている。 次に実際用いられている従来の加算方式としてBLC(Binaｒｙ Lｏｏk-ahead Caｒｒｙ)加算方式と、BCLA(Blｏck Caｒｒｙ Lｏｏk Ahead)加算方式について詳細に述べる。」(【0001】【0002】【0003】【0004】【0005】【0006】参照) (b2)「従来の桁上げ先見加算方法とその装置の第1の例を示すブロック図である。」(【図7】参照) また、原査定で引用された特開平4-149730号公報(以下、「引用文献3」という)には、次の技術事項が記載されている。 (c1)「〔産業上の利用分野〕 本発明は加算回路に関し、特にビット長が異なる複数のデータの加算回路に関する。」(第2頁左上欄第1-3行目) (c2)「ビット長の長いデータ用の加算器を用いて、ビット長の短いデータ複数加算する場合は、第9図に示すように、キャリーラインにインバータとNORゲートを追加して、全加算器を31〜33を直列接続することにより実現していた。」(第2頁右上欄第6-10行目) (c3)「本発明の加算回路は、第一の加算信号A0と第一の被加算信号B0と第一の桁上げ入力信号Ci0と分割加算の制御をする第一の分割加算制御信号D0とを入力し、第一の和信号S0は排他的論理和を【+】で信号の反転をIでそれぞれ示す論理式S0=A0【+】B0【+】(D0I・Ci0)により出力しローレベル活性化信号である第一の桁上げ出力信号Cｏｘ0を前記論理式Cｏｘ0=A0I・B0I+(A0【+】B0)・(Ci0I+D0)により出力する第一の論理回路を有する第一の全加算器と、 第二の加算信号A1と第二の被加算信号B1とローレベル活性化信号である第二の桁上げ入力信号Ciｘ1と分割加算の制御をする第二の分割加算制御信号D1とを入力し、第二の和信号S1を前記論理式S1=A1【+】B1【+】(D1+Ciｘ1)Iにより出力し第二の桁上げ出力信号Cｏ1を前記論理式Cｏ1=A1・B1+(A1【+】B1)・(Ciｘ1I+D1I)により出力する第二の論理回路を有する第二の全加算器とを有するものである。」(第2頁右上欄第17行目-左下欄第17行目) (c4)「第1図は本発明の一実施例を示す回路図、第2図は第1図に示す1型全加算器の等価回路図、・・・第4図は第1図に示す2型全加算器の等価回路図、・・・第9図は従来の加算回路の一例を示す回路図」(第4頁右下欄第14行目-第5頁左上欄第4行目) (2)対比・判断 請求項1ないし5に係る発明と、引用文献1-3に記載されたものとを、それぞれ対比する。 引用文献1、引用文献2には、いずれにも、請求項1ないし5に係る発明の前提技術となるキャリー先見方式の加算器が、引用文献3には、キャリー先見方式ではない加算器に分割加算制御信号D1(請求項1ないし5に係る発明の「制御信号Ti」に相当する)を入力して、分割加算制御信号D1を含めて加算演算の論理式を構成し、加算器を複数の部分加算器として使用可能にした技術が記載されているから、当業者がこのような各引用文献に記載の技術を契機として、キャリー先見方式の加算器においても、制御信号により加算器を複数の部分加算器として使用可能にしようとすることは考えられるところではある。 しかし、その具体的な加算演算の論理式ないし論理演算を行う回路として請求項1、2に記載された「Gi (m) =Gi (m-1) +Pi (m-1) ・Ti (m-1) ・G i-2m (m-1) 」、請求項3、4、5に記載された「第i桁のキャリー伝搬信号Pi (m-1) と第i桁の制御信号Ti (m-1) と第i-2m 桁のキャリー生成信号G i-2m (m-1) とを入力とする3入力ANDゲートと、該ANDゲートの出力および第i桁のキャリー生成信号Gi (m-1) を入力とし、第i桁のキャリー生成信号Gi (m) を出力する2入力ORゲートと、」は、引用文献1-3の何れにも記載も示唆もされておらず、また、各引用文献を組み合わせて当業者により容易に想到し得た事項とも認められない。 4.むすび したがって、請求項1ないし5に係る発明は、発明の詳細な説明には、当業者が容易にその実施をすることができる程度に発明の構成が記載されていないとすることはできないし、引用文献1ないし引用文献3に記載された発明に基づいて当業者が容易に発明をすることができたものとすることもできない。 また、他に本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。 |
| 審決日 | 2002-08-16 |
| 出願番号 | 特願平8-50900 |
| 審決分類 |
P
1
8・
121-
WY
(G06F)
P 1 8・ 536- WY (G06F) |
| 最終処分 | 成立 |
| 前審関与審査官 | 井出 和水 |
| 特許庁審判長 |
下野 和行 |
| 特許庁審判官 |
植松 伸二 千葉 輝久 |
| 発明の名称 | 加算方法および加算器 |
| 代理人 | 京本 直樹 |