ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01P |
|---|---|
| 管理番号 | 1066919 |
| 審判番号 | 不服2000-19024 |
| 総通号数 | 36 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 1999-08-31 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2000-11-30 |
| 確定日 | 2002-10-24 |
| 事件の表示 | 平成10年特許願第 41907号「スイッチドライン型移相器」拒絶査定に対する審判事件[平成11年 8月31日出願公開、特開平11-239003]について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯・本願発明 本願は平成10年2月24日の出願であって、その請求項1〜6に係る発明は、平成12年7月31日付け手続補正書により補正された明細書及び図面の記載からみて、特許請求の範囲の請求項1〜6の各請求項に記載されたとおりのものと認められるところ、その請求項1に係る発明(以下、「本願発明」という。)は、次のとおりである。 「基準伝送ライン及びディレイ伝送ラインの入力端子及び出力端子と、前記入力端子及び出力端子にシリーズにそれぞれ接続され、前記基準伝送ラインをドレイン電極として兼用して構成され入力側及び出力側に配置した第1のFETと、前記基準伝送ラインをソース電極として兼用して構成され前記入力側及び出力側のFET間にパラレルに接続される複数の第2のFETと、前記入力端子及び出力端子にシリーズにそれぞれ接続され、前記ディレイ伝送ラインをドレイン電極として兼用して構成され入力側及び出力側に配置した第3のFETと、前記ディレイ伝送ラインをソース電極として兼用して構成され入力側及び出力側の両FET間にパラレルに接続される複数の第4のFETとを具有することを特徴とするスイッチドライン型移相器。」 2.引用文献 これに対して、原査定の拒絶の理由に引用された、本件出願前公知の特開平3-217101号公報(以下、「引用文献」という。)には、 「(従来の技術)・・・この線路切換形移相器の一実施例を第5図に示す・・・入出力端子1a,1bには、スイッチ用半導体素子で構成したスイッチが接続され・・・スイッチの動作により基準側伝送線路4と、通過位相量が所望な位相量だけ大きな遅延側伝送路5を切換る・・・ここでは一例として直列及び並列に接続したFET2a〜2d,3a〜3dによりスイッチを構成している・・・FET2a,2d,3a,3dのゲート電極に0Vを印加し、FET2b,2c,3b,3cのゲート電極に-5Vを印加すると、二つのスイッチは基準側伝送路4側に信号を伝送する状態になり、遅延側伝送路5に接続した経路を遮断する状態になる・・・・各FETのゲート電極に上記と逆の関係になるようにバイアス電圧を印加すると、入力したマイクロ波信号は遅延側伝送回路5の移相量に相当する位相遅れで出力する・・・FET2a〜2d,3a〜3dのゲートバイアス電圧を上記のように切換えることによって、基準側伝送線路4と遅延側伝送線路5の位相差に相当する移相量が得られる」(第1頁右欄第11行〜第2頁右上欄第1行)、「従来の線路切替形マイクロ波位相器では、大きな位相量を得ようとすると、遅延側伝送線路の形状が大きくなることや、周波数特性に共振が発生するなどの欠点がある・・・そこで本発明は、上記の欠点を除去すべくなされたもの」(第2頁右上欄第15〜20行)、「この状態では上記のFETはストリップ導体と接地間の容量として等価的に表すことができ・・・FETとFETの間の区間はFETの容量がないため、マイクロストリップ線路だけの高インピーダンス区間となる・・・従って、遅延側伝送線路は低インピーダンス高インピーダンスの周期構造を持つ伝送線路となり」(第2頁右下欄第6〜15行)、「本発明のマイクロ波移相器の一実施例を第1図に示す・・・ここで第5図の従来例と同じ構成要素には番号をつけてある。本発明に係る遅延側伝送線路10の詳細図を第2図に示す。・・・半絶縁性GaAｓ基板11、ストリップ導体12,接地導体13によりマイクロストリップ線路を構成・・・動作層21はストリップ導体12の両側に沿って形成しストリップ導体12の下部には両側端からわずかに入り込んで・・・このストリップ導体12の両側に沿って周期的にFET20を接続・・・ここでFET20は前記の半絶縁性GaAｓ基板11上の動作層21に形成されるが、第2図(a)に示すように長さlbのゲート幅のゲート22を持つものでもよい・・・また、このFET20の電極はストリップ導体12がソース又はドレイン電極の一方となり、ソース又はドレイン電極の他方はゲート電極を挟んでストリップ導体と反対側にあり、スルーホール24により接地導体13に接続されている・・・以上の構造でゲートバイアス電極23に-5V程度の負電圧を印可すると、FET20はOFF(非導通)状態になり・・・高い特性インピーダンスZaと低い特性インピーダンスZbの周期構造となる・・・遅波回路となり・・・遅波構造の特性インピーダンスの比Za/Zbを10倍とすると(K=10)、通常のマイクロストリップ線路に比べて、3倍以上大きな遅波率が得られ・・・第3図(b)に示すように遅延側伝送線路は間隔la毎にRｏnで接地に接続されるため、共振することがない・・・ストリップ導体の中心直下には動作層を設けず、・・・しかし、動作層の範囲はこれに限られるものではなく、半絶縁性半導体基板の一方の全面域に設けてもよい・・・ストリップ導体の側面の両側に沿ってFET20を形成したが、・・・片側だけFETを形成してもよい。」(第3頁左上欄第4行〜第4頁左欄第5行)と記載されている。そして、この引用文献に示されるマイクロ波位相器がスイッチドライン形であることは明らかであるから、引用文献には、次の発明(以下、「引用発明」という。)が記載されているということができる。 「基準伝送線路及び遅延伝送線路の入力端子及び出力端子と、前記入力端子及び出力端子にシリーズにそれぞれ接続され、入力側及び出力側に配置した第1のFET(2a)(3a)と、前記入力端子及び出力端子にシリーズにそれぞれ接続され、入力側及び出力側に配置した第3のFET(2c)(3c)と、前記遅延伝送線路をソース電極として兼用して構成され入力側及び出力側の両FET間にパラレルに接続される複数の第4のFET(20)とを具有するスイッチドライン型移相器。」 なお、上記引用発明中で、「第1のFET」、「第3のFET」、「第4のFET」と記載されており、第2のFETがないが、「第1の」、「第2の」・・・という記載は、各各FETを区別するだけのものであって、任意であるから、本願発明との対比がしやすいように、「第2の」という記載を用いていない。 3.対比 そこで、本願発明と引用発明を対比検討してみる。 「基準伝送線路」は「基準伝送ライン」のことであり、「遅延伝送線路」は「ディレイ伝送ライン」のことであるから、 両者は、 「基準伝送ライン及びディレイ伝送ラインの入力端子及び出力端子と、前記入力端子及び出力端子にシリーズにそれぞれ接続され、入力側及び出力側に配置した第1のFETと、前記入力端子及び出力端子にシリーズにそれぞれ接続され、入力側及び出力側に配置した第3のFETと、前記ディレイ伝送ラインをソース電極として兼用して構成され入力側及び出力側の両FET間にパラレルに接続される複数の第4のFETとを具有することを特徴とするスイッチドライン型移相器。」 である点で一致し、以下の3点で相違する。 (1)本願発明では、「第1のFET」のドレイン電極を「基準伝送ライン」と兼用してしているのに対し、引用発明ではそのようになっていない。 (2)本願発明は、「基準伝送ラインをソース電極として兼用して構成され入力側及び出力側のFET間にパラレルに接続される複数の第2のFET」との構成を有しているが、引用発明にその構成はない。 (3)本願発明では、「第3のFET」のドレイン電極を「ディレイ伝送ライン」と兼用してしているのに対し、引用発明ではそのようになっていない。 4.当審の判断 そこで、これらの相違点について検討する。 相違点(3)について FETを用いた集積回路において、2つ以上のFETのドレイン領域やソース領域を電気的に直接接続させる場合に、これらの領域同士を共有させるのは、集積回路設計の常套手段(必要ならば、特開平9-186501号公報、特開平8-46173号公報、柳井久義他著「集積回路工学(2)」P144図11.52、昭56.10.10発行、初版第4刷、株式会社コロナ社、等を参照されたい。)であるから、引用発明中の「第1のFET」のドレイン電極を「基準伝送ライン」と兼用させる程度のことに格別の創意工夫を見出すことはできない。したがって、本願発明中の「前記ディレイ伝送ラインをドレイン電極として兼用して構成され」は容易になしうる事項である。 相違点(2)(1)について 引用発明は、「ディレイ伝送ラインをソース電極として兼用して構成され入力側及び出力側のFET間にパラレルに接続される複数の第4のFET」との構成を有しているから、「基準伝送ライン」についても、ディレイ伝送ラインの場合と同じように、移相器の形状を小さくするなどの同様の目的に沿って、同様の構成を付加し、「基準伝送ラインをソース電極として兼用して構成され入力側及び出力側のFET間にパラレルに接続される複数の第2のFET」としても、その程度のことに格別の創意工夫を見出すことはできない。 そして、「基準伝送ラインをソース電極として兼用して構成され入力側及び出力側のFET間にパラレルに接続される複数の第2のFET」の構成を採用する以上、相違点(1)に係る構成も、上記「相違点(3)について」で検討した趣旨と同様の理由で、当然の設計的事項にすぎない。 5.むすび 以上のとおりであるから、本願の請求項1に係る発明は、引用文献記載の発明および周知技術から当業者が容易に発明をすることができたものと認められ、特許法第29条第2項の規定により特許を受けることができない。 そして、本願の特許請求の範囲の請求項1に係る発明について特許を受けることができないものである以上、他の請求項に係る発明について検討するまでもなく本願は拒絶されるべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2002-08-20 |
| 結審通知日 | 2002-08-27 |
| 審決日 | 2002-09-09 |
| 出願番号 | 特願平10-41907 |
| 審決分類 |
P
1
8・
121-
Z
(H01P)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 新川 圭二、富澤 哲生 |
| 特許庁審判長 |
佐藤 秀一 |
| 特許庁審判官 |
山本 春樹 武井 袈裟彦 |
| 発明の名称 | スイッチドライン型移相器 |
| 代理人 | 京本 直樹 |
| 代理人 | 河合 信明 |
| 代理人 | 福田 修一 |