ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 G06F |
|---|---|
| 管理番号 | 1068301 |
| 審判番号 | 審判1999-8332 |
| 総通号数 | 37 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 1999-03-30 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 1999-05-12 |
| 確定日 | 2002-11-14 |
| 事件の表示 | 平成10年特許願第194765号「データ記憶装置」拒絶査定に対する審判事件[平成11年3月30日出願公開、特開平11-85611]について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯・本件発明 本願は、平成10年7月9日(国内優先権主張平成9年7月15日)の出願であって、その請求項1に係る発明は、平成11年6月11日付けの手続補正書で補正された特許請求の範囲の請求項1に記載されたとおりの次のものと認める。(以下、「本件発明」という。) 「第1のメモリ領域と第2のメモリ領域とを少なくとも有するメモリマップを形成する少なくとも1つのメモリデバイスと、 前記第1のメモリ領域に対するアクセス速度と前記第2のメモリ領域に対するアクセス速度とが異なるように、前記少なくとも1つのメモリデバイスに対するアクセスを制御するアクセス制御ユニットと を備え、 アプリケーションプログラムの割り当ては、ユーザーからの指示に従って、前記第1のメモリ領域から前記第2のメモリ領域に、または、前記第2のメモリ領域から前記第1のメモリ領域に変更され、前記ユーザーからの指示は、ディスプレイ上のウインドウを介して行われる、データ記憶装置。」 2.引用例 これに対して、原査定の拒絶の理由に引用された特開平6-110778号公報(以下、「引用刊行物」という。)には、次の事項が記載されている。 (1)「【0001】 【産業上の利用分野】本発明は、記憶装置に関し、特に主記憶としてダイナミックランダムアクセスメモリ(以下、DRAMという)とスタテックランダムアクセスメモリ(以下、SRAMという)とを使用する記憶装置に関する。 【0002】 【従来の技術】従来のパーソナルコンピュータにおいては、大容量の主記憶としてはDRAMが使用されている。そして、使用されている各々のDRAMはメモリコントローラによって制御され、メモリ空間に固定的に割当てられている。 【0003】 【発明が解決しようとする課題】主記憶をDRAMで構成した場合、実装面積は小さいがアクセス性能は低くなる。また、主記憶をSRAMで構成した場合、逆に、実装面積は大きく必要となるがアクセス性能は高くなる。そこで、主記憶の一部分をSRAMとし残りの大部分をDRAMとして実装面積を小さく、かつ、アクセス性能を高くする方法が考えられる。この場合のアクセス性能は、プログラムがSRAMに割当てられた領域をアクセスする頻度に依存する。 【0004】従来の記憶装置では、主記憶を構成するメモリチップに割当てられるメモリ領域は装置単位で固定であるため、特定のメモリ領域のアクセス頻度の高いプログラムであっても、その領域がDRAMに割当てられている場合はアクセス性能は高くならないという問題点があった。」 (2)「【0008】 図1は本発明の第1の実施例のブロック図である。 【0009】本実施例でメモリコントローラ(以後、MMCという)2は主記憶を8つのブロックに、分割し、DRAM 3A〜3FとSRAM 4A,4Bのそれぞれ3bit のメモリブロックセレクト信号11の値“000”から“111”に対応するように管理している。また、CPU1とMMC2との間にはアドレスデコーダ回路7と不揮発性レジスタ6と、そしてブロックセレクト生成回路5を設けている。不揮発性レジスタ6はCPU1からのIN/OUT命令等によって設定され3bit のSRAM 4Aを選択するセレクト信号9と3bitのSRAM 4Bを選択するセレクト信号10とを出力している。CPU1がメモリアクセスを実行すると主記憶のブロックを選択するためのアドレスはアドレスデコーダ回路7でデコードされ3biｔのアクセスメモリブロック信号8となりブロック生成回路5に供給される。 【0010】ブロック生成回路5ではアクセスメモリブロック信号8とSRAM 4A,4Bのセレクト信号9,10とをもとにメモリブロックセレクト信号11を生成する。生成方法は、アクセスメモリブロック信号8とSRAM 4A,4Bセレクト信号9,10とを比較し、同じ値の場合はそれぞれ“110”,“111”とする。異なる値の場合はアクセスメモリブロック信号8が“110“,“111”のときは、それぞれSRAM 4A,4Bのセレクト信号9,10の値とし、それ以外はアクセスメモリブロック信号8そのままの値をメモリブロックセレクト信号とする。 【0011】以上から、プログラムのアクセス頻度の高い主記憶のメモリブロックがわかっている場合このブロックを不揮発性レジスタ6に設定することでアクセス頻度の高いメモリブロックがSRAMに割当られる。なお、設定した値はレジスタが不揮発性なので電源切断(以後、POW OFFという)をしても保持される。」 (3)「【0019】 【発明の効果】以上説明したように本発明は、記憶装置の一部をSRAMとし他をDRAMとするように、記憶装置の一部を他の部分より性能のよい第2のメモリで構成した場合に、その第2のメモリに割当てられたメモリ領域をソフトウェア制御での変更、または、アクセス頻度の計測結果に基づく変更を可能としたので、特定のメモリ領域のアクセス頻度の高いプログラムであれば、実装面積が小さいままでアクセス性能も高くできるという結果を有する。」 上記(1)には、「主記憶をDRAMで構成した場合、実装面積は小さいがアクセス性能は低くなる。また、主記憶をSRAMで構成した場合、逆に、実装面積は大きく必要となるがアクセス性能は高くなる。」と記載され、前記「アクセス性能」とは、「アクセス速度」を意味するから、引用刊行物に記載のものは、DRAM領域に対するアクセス速度と、SRAM領域に対するアクセス速度とが異なるように、前記主記憶に対するアクセスを制御するメモリコントローラを備えているものと認める。 よって、上記記載事項から、引用刊行物には、 DRAM領域とSRAM領域を有するメモリマップを形成する主記憶と、 前記DRAM領域に対するアクセス速度と、前記SRAM領域に対するアクセス速度とが異なるように、前記主記憶に対するアクセスを制御するメモリコントローラとを備え、 アクセス頻度の高いメモリブロックがわかっている場合、このブロックを不揮発性レジスタに設定することで、アクセス頻度の高いメモリブロックの割り当てを、前記DRAM領域から前記SRAM領域に変更する記憶装置の発明(以下、「引用発明」という。)が記載されていると認める。 3.対比 本件発明と引用発明とを対比すると、引用発明の (ア)DRAM領域とSRAM領域を有するメモリマップを形成する主記憶 (イ)前記DRAM領域に対するアクセス速度と、前記SRAM領域に対するアクセス速度とが異なるように、前記主記憶に対するアクセスを制御するメモリコントローラ (ウ)割り当てを、前記DRAM領域から前記SRAM領域に変更する は、それぞれ、本件発明の (ア')第1のメモリ領域と第2のメモリ領域とを少なくとも有するメモリマップを形成する少なくとも1つのメモリデバイス (イ')前記第1のメモリ領域に対するアクセス速度と前記第2のメモリ領域に対するアクセス速度とが異なるように、前記少なくとも1つのメモリデバイスに対するアクセスを制御するアクセス制御ユニット (ウ')割り当ては、前記第1のメモリ領域から前記第2のメモリ領域に、または、前記第2のメモリ領域から前記第1のメモリ領域に変更され に相当する。 よって、本件発明と引用発明は、どちらも、 第1のメモリ領域と第2のメモリ領域とを少なくとも有するメモリマップを形成する少なくとも1つのメモリデバイスと、 前記第1のメモリ領域に対するアクセス速度と前記第2のメモリ領域に対するアクセス速度とが異なるように、前記少なくとも1つのメモリデバイスに対するアクセスを制御するアクセス制御ユニットとを備え、 割り当てを、前記第1のメモリ領域から前記第2のメモリ領域に、または、前記第2のメモリ領域から前記第1のメモリ領域に変更するデータ記憶装置の発明である点で一致し、次の点(A)、(B)で相違する。 相違点: (A)本件発明は、アプリケーションプログラムに第1のメモリ領域、または、第2のメモリ領域を割り当てるのに対して、引用発明は、アクセス頻度の高いメモリブロックにSRAM領域を割り当てる点。 (B)本件発明は、アプリケーションプログラムの割り当てを、ディスプレイ上のウィンドウを介してユーザーからの指示に従って行うのに対して、引用発明は、アクセス頻度の高いメモリブロックの割り当てを、ソフトウェア制御により行う点。 4.当審の判断 相違点(A)について: メインメモリがDRAM領域とSRAM領域で構成されるマルチタスク処理装置において、負荷の大きいタスクや高優先度プログラムにSRAM領域に割り当てるのは、当業者により通常行われる常套手段(特開平5-298122号公報、特開平8-137513号公報)であるから、該常套手段を引用発明に適用して、アクセス頻度の高いメモリブロックにSRAM領域を割り当てる代わりに、使用頻度の高いアプリケーションプログラムに第1のメモリ領域、または、第2のメモリ領域を割り当てるように変更することは、当業者ならば容易に想到し得るものである。 相違点(B)について: 引用刊行物の段落【0011】には、「プログラムのアクセス頻度の高い主記憶のメモリブロックがわかっている場合このブロックを不揮発性レジスタ6に設定することでアクセス頻度の高いメモリブロックがSRAMに割当られる。」との記載があり、該記載は、プログラム作成者などの、プログラムによるアクセス頻度の高いメモリブロックを知る立場の人が、ソフトウェア制御により、メモリ領域の割り当てを変更することを示唆している。 一方、ユーザーは、アプリケーションプログラムを使用する人であって、そのアプリケーションプログラムの使用頻度が高いかどうかを知る立場の人であるが、コンピュータの操作に関しては素人であることが多いので、ウィンドウベースのグラフィカル・ユーザ・インタフェースの状況下でコンピュータを操作できるようにすることが、本件優先日前にすでに広く行われている(特表平8-509308号公報参照)。 このような状況下において、メモリシステムの領域設定を、ソフトウェア制御によって行うことも、マンマシンインタフェース部を設けてユーザーからの指示に従って行うことも、いずれも周知(特開平6-295263号公報参照)であって、どちらの方法を採用にしても当業者が適宜設計し得る技術的事項にすぎないことを考慮すると、アクセス頻度の高いメモリブロックの割り当てを、ソフトウェア制御により行う代わりに、アプリケーションプログラムの割り当てを、ディスプレイ上のウィンドウを介してユーザーからの指示に従って行うようにすることは、当業者ならば容易に為し得るものである。 5.むすび したがって、本件発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるので、特許法第29条第2項の規定により特許を受けることができない。 よって、結論のとおり審決する。 |
| 審理終結日 | 2002-09-10 |
| 結審通知日 | 2002-09-20 |
| 審決日 | 2002-09-24 |
| 出願番号 | 特願平10-194765 |
| 審決分類 |
P
1
8・
121-
Z
(G06F)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 漆原 孝治 |
| 特許庁審判長 |
馬場 清 |
| 特許庁審判官 |
堀田 和義 吉見 信明 |
| 発明の名称 | データ記憶装置 |
| 代理人 | 山本 秀策 |