• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 一部申し立て 2項進歩性  H01L
審判 一部申し立て 5項1、2号及び6項 請求の範囲の記載不備  H01L
管理番号 1074789
異議申立番号 異議2001-71698  
総通号数 41 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 1995-12-22 
種別 異議の決定 
異議申立日 2001-06-18 
確定日 2003-01-20 
異議申立件数
訂正明細書 有 
事件の表示 特許第3117872号「薄膜半導体集積回路の作製方法」の請求項1ないし5に係る特許に対する特許異議の申立てについて、次のとおり決定する。 
結論 訂正を認める。 特許第3117872号の請求項1ないし3に係る特許を維持する。 
理由 1.手続の経緯
特許出願 平成6年6月2日
設定登録 平成12年10月6日
特許異議の申立て(申立人山枡幸文、請求項1,2,4,5に係る特許に対して)
平成13年6月15日
特許異議の申立て(申立人佐藤勝明、請求項1,3,5に係る特許に対して)
平成13年6月18日
取消理由通知 平成13年10月24日(起案日)
意見書、訂正請求書 平成13年12月12日
取消理由通知 平成14年9月26日(起案日)
平成13年12月12日付け訂正請求取下書 平成14年10月1日
意見書、訂正請求書 平成14年10月1日


2.訂正の適否についての判断
(1)訂正の内容
特許権者が求めている、平成14年10月1日付け訂正請求書に添付された訂正明細書における訂正の内容は以下のとおりである。
訂正事項1.
「【請求項1】
絶縁表面上に島状の半導体領域を形成する第1の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該半導体領域を覆って、絶縁膜を形成する第3の工程と、
該半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有することを特徴とする薄膜半導体集積回路の作製方法。」を、
「【請求項1】
絶縁表面上に島状の半導体領域を形成する第1の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該半導体領域を覆って、絶縁膜を形成する第3の工程と、
該半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、 前記ゲイト電極は前記不純物領域と実質的にオーバーラップしていることを特徴とする薄膜半導体集積回路の作製方法。」と訂正する。

訂正事項2.
「【請求項3】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程と該第2の半導体領域に第1の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程と、
該第1および第2の半導体領域をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、該第1および第2の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」を、
「【請求項3】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程と、 該第2の半導体領域に第2の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程と、 該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程と、
該絶縁膜上にゲイト電極・配線を形成する第6の工程とを有し、
該第1および第2の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」と訂正する。

訂正事項3.特許請求の範囲の請求項4を削除する。

訂正事項4.特許請求の範囲の請求項5を削除する。

訂正事項5.
「【請求項6】
請求項1乃至3において、第4の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれることを特徴とする薄膜半導体集積回路の作製方法。」を、
「【請求項4】
絶縁表面上に島状の半導体領域を形成する第1の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該半導体領域を覆って、絶縁膜を形成する第3の工程と、
該半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
第4の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれることを特徴とする薄膜半導体集積回路の作製方法。
【請求項5】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1および第2の半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第3の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
第4の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれ、
第1の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
第2の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。
【請求項6】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程と、 該第2の半導体領域に第2の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程と、 該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程と、
該絶縁膜上にゲイト電極・配線を形成する第6の工程とを有し、
第5の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれ、
該第1および第2の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」と訂正する。

訂正事項6.
「【請求項7】
請求項1乃至3において、第1の工程と第2の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有することを特徴とする薄膜半導体集積回路の作製方法。」を、
「【請求項7】
絶縁表面上に島状の半導体領域を形成する第1の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該半導体領域を覆って、絶縁膜を形成する第3の工程と、
該半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
第1の工程と第2の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有することを特徴とする薄膜半導体集積回路の作製方法。
【請求項8】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1および第2の半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第3の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
第1の工程と第2の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有し、
第1の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
第2の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。
【請求項9】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程と、 該第2の半導体領域に第2の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程と、 該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程と、
該絶縁膜上にゲイト電極・配線を形成する第6の工程とを有し、
第1の工程と第2の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有し、
該第1および第2の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」と訂正する。

訂正事項7.
「【請求項8】
請求項1乃至3において、該半導体領域は窒化珪素を主成分とする被膜上に形成されることを特徴とする薄膜半導体集積回路の作製方法。」を、
「【請求項10】
絶縁表面上に島状の半導体領域を形成する第1の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該半導体領域を覆って、絶縁膜を形成する第3の工程と、
該半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
該半導体領域は窒化珪素を主成分とする被膜上に形成されることを特徴とする薄膜半導体集積回路の作製方法。
【請求項11】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1および第2の半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第3の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
該半導体領域は窒化珪素を主成分とする被膜上に形成され、
第1の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
第2の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。
【請求項12】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程と、 該第2の半導体領域に第2の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程と、 該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程と、
該絶縁膜上にゲイト電極・配線を形成する第6の工程とを有し、
該半導体領域は窒化珪素を主成分とする被膜上に形成され、
該第1および第2の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」と訂正する。

訂正事項8.
「【請求項9】
請求項2において、第5の工程の後、第2の半導体領域に形成されたゲイト電極・配線の側面および上面が陽極酸化されることによって、表面に酸化物被膜が形成される工程を有することを特徴とする薄膜半導体集積回路の作製方法。」を、
「【請求項13】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1および第2の半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第3の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
第5の工程の後、第2の半導体領域に形成されたゲイト電極・配線の側面および上面が陽極酸化されることによって、表面に酸化物被膜が形成される工程を有し、
第1の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
第2の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。」と訂正する。

(2)訂正の目的の適否、新規事項の有無及び拡張・変更の存否
(2-1)訂正事項1について
訂正事項1は、請求項1に「前記ゲイト電極は前記不純物領域と実質的にオーバーラップしている」という構成要素を付加するものであり、この構成要素は、訂正前に第5の工程として記載されていた「ゲイト電極」を更に具体的に限定するものである。
願書に添付した明細書には、訂正前の請求項2、3等にゲイト電極を不純物領域とオーバーラップさせることについて記載されている。
したがって、訂正事項1は、上記したように「ゲイト電極」を更に具体的に限定する構成要素を直列的に付加するもので、特許請求の範囲の減縮を目的とした明細書の訂正に該当するものである。

(2-2)訂正事項2について
訂正前の請求項3は、取消理由通知で、特許法第36条第5項第1号の要件に適合しない旨の指摘があり、訂正事項2はこの取消理由に対処するためのものである。
a.訂正前の請求項3に係る発明の内「第2の工程と」を「第2の工程と、」とする訂正部分は、誤記の訂正を目的とした明細書の訂正に該当するものである。
b.訂正前の請求項3に係る発明の内「該第2の半導体領域に第1の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程」を「該第2の半導体領域に第2の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程」とする訂正部分は、訂正前の「該第2の半導体領域に第1の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程」中の「第1の工程」が第3の工程中に記載されるものであり、この第3の工程は、第2の工程である「該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程」と対の形で記載され、具体的には、第3工程の不純物領域の導電型の型と、第2工程のものとが逆のものとして記載されている。また、その文意より第3工程より前の工程を受ける工程であるとともに、第3工程の不純物領域の導電型の型とは逆の型を形成する工程を受けていることは明らかである。
そして第3工程の前には、第1工程と第2工程とが記載されているが、第1工程であるとするとその意味が全く不明になるところ、第2工程であれば、その意味が明確になる。即ち、形式的には表記の通りとなっているが、実質上は第2の工程を指すものとして十分読みとることができるように、明らかに錯誤によるものである。
この訂正部分は、前述したように、明らかな錯誤を本来の意に正すことであり、誤記の訂正を目的とした明細書の訂正に該当するものである。
c.訂正前の請求項3に係る発明の「該第1および第2の半導体領域をアニール処理する第4の工程と、該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、」を「該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程と、該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程と、該絶縁膜上にゲイト電極・配線を形成する第6の工程とを有し、」とする訂正部分は、訂正前の「該絶縁膜」が前記されていなかったのを明りょうにするために、「該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程」と限定し、さらにアニール処理する工程を、「該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程」と限定したものであり、これらの限定した部分の記載は、同様の記載が、訂正前の請求項1、2及び発明の詳細な説明中にも存在するので、特許請求の範囲の減縮及び明りょうでない記載の釈明を目的とした明細書の訂正に該当するものと認められる。
したがって、訂正事項2は、特許請求の範囲の減縮、明りょうでない記載の釈明及び誤記の訂正を目的とした明細書の訂正に該当するものである。

(2-3)訂正事項3、4について
訂正事項3、4は、特許請求の範囲の請求項4、請求項5を削除するものである。
したがって、上記訂正は、特許請求の範囲の減縮を目的とした明細書の訂正に該当するものである。
(2-4)訂正事項5〜8について
訂正事項5〜8は、異議申立並びに取消理由を受けていない訂正前の請求項6〜9を、基本的には明りょうでない記載の釈明を目的とした明細書の訂正に該当するものである。
即ち、訂正前の請求項6〜8は、訂正前の請求項1〜3を引用し、訂正前の請求項9は、訂正前の請求項2を引用する発明で、全部で10の発明が含まれていることになる。
ところが、今回の訂正請求で訂正前の請求項1を特許請求の範囲の減縮を目的にして訂正するとともに、訂正前の請求項3を特許請求の範囲の減縮、明りょうでない記載の釈明及び誤記の訂正を目的にして訂正した。そのため、訂正前の請求項6〜9をそのままの状態にしておくと、結果的に訂正後の請求項1ないし3を引用することになるため、訂正後の請求項4、5、7、8、10、11、13は、訂正前の請求項1ないし2を引用するのと同一内容である、形式的な訂正として、明りょうでない記載の釈明を目的にして、引用形式の請求項から独立形式の請求項に変更し、訂正事項5、6、7、8のように訂正したものである。
また、訂正後の請求項4〜13のうち訂正前の請求項3を引用していた訂正後の請求項6、9、12については、訂正前の請求項3をそのまま記載したのでは、訂正後の請求項6、9、12に記載不備が生じることになる。そこで、訂正後の請求項6、9、12については、訂正後の請求項3をそれぞれの発明の主要部として、引用形式の請求項から独立形式の請求項に変更し、訂正事項5、6、7のように訂正したものである。
したがって、訂正後の請求項6、9、12は、前記訂正事項2を受けて、特許請求の範囲の減縮、明りょうでない記載の釈明及び誤記の訂正を目的とした明細書の訂正に該当するものとなっている。

そして、前記訂正事項1〜8のいずれの訂正事項も、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、いずれも、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張し、又は変更するものではない。

(3)独立特許要件
上記訂正後の請求項6、9、12に係る訂正は、特許異議申立てがなされていない請求項についての訂正であって、少なくとも特許請求の範囲の減縮を目的とした明細書の訂正に該当するから、訂正明細書の請求項6、9、12に係る発明の独立特許要件について検討する。
訂正明細書の請求項6、9、12に係る発明は、訂正明細書の特許請求の範囲の請求項6、9、12に記載されたとおりのものであって(上記「2.(1)訂正の内容」参照。)、それぞれ、訂正明細書の請求項3に係る発明の構成要件を全て含むものである。
そして、当該請求項3に係る発明は、下記「3.(4)a及びb-3」に記載のように、特許法第36条第5項に規定する要件を満たしており、また、2度の取消理由通知で提示した刊行物5を除く全刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものとも認めることができないので、同様の理由により、訂正明細書の請求項6、9、12に係る発明は、特許法第36条第5項に規定する要件を満たしており、また、2度の取消理由通知で提示した刊行物5を除く全刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものとも認めることができない。
したがって、訂正明細書の請求項6、9、12に係る発明は、出願の際、独立して特許を受けることができるものである。

(4)むすび
以上のとおりであるから、上記訂正は、特許法等の一部を改正する法律(平成6年法律第116号)附則第6条第1項の規定によりなお従前の例によるとされる、平成11年改正前の特許法第120条の4第3項において準用する平成6年法律第116号による改正前の特許法第126条第1項ただし書、第2項及び第3項の規定に適合するので、当該訂正を認める。


3.特許異議の申立てについて
(1)申立の理由及び取消理由通知について
a.申立の理由の概要
a-1.特許異議申立人山枡幸文は、甲第1号証(特開平6-275650号公報)、甲第2号証(特開平5-173179号公報)及び甲第3号証(特開平6-97196号公報)を提出し、本件訂正前明細書の請求項1に係る特許発明は、甲第1号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により取り消すべきものであり、本件訂正前明細書の請求項2、4に係る特許発明は、甲第1号証及び甲第2号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により取り消すべきものであり、本件訂正前明細書の請求項5に係る特許発明は、甲第1号証、甲第2号証及び甲第3号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により取り消すべきものである旨、主張している。
なお、特許異議申立人山枡幸文は、参考資料として、特開平6-112490号公報(参考資料1)、特開平6-37317号公報(参考資料2)、特開平3-68170号公報(参考資料3)を提出している。

a-2.特許異議申立人佐藤勝明は、甲第1号証(特開昭59-132674号公報)、甲第2号証(特開昭58-115864号公報)、甲第3号証(特開平4-286320号公報)、甲第4号証(特開平5-21463号公報)を提出し、本件訂正前明細書の請求項1に係る特許発明は、甲第1号証及び甲第2号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により取り消すべきものであり、本件訂正前明細書の請求項3に係る特許発明は、甲第1号証、甲第3号証及び甲第4号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により取り消すべきものであり、本件訂正前明細書の請求項5に係る特許発明は、甲第1号証〜甲第4号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により取り消すべきものである旨、及び、本件訂正前明細書の請求項3に係る特許発明は、発明の詳細な説明に記載されていないものであり、特許法第36条第6項(第5項の誤記)に規定する要件を満たしていない特許出願に対してなされたものであり取り消すべきものである旨、主張している。

b.取消理由通知の内容
b-1.平成13年10月24日付け(起案日)の取消理由通知の内容は、次のとおりのものである。
「1.特許法第29条第2項違反について
刊行物1.特開昭59-132674号公報(申立人佐藤勝明の提出した甲第1号証)
刊行物2.特開昭58-115864号公報(申立人佐藤勝明の提出した甲第2号証)
刊行物3.特開平4-286320号公報(申立人佐藤勝明の提出した甲第3号証)
刊行物4.特開平5-21463号公報(申立人佐藤勝明の提出した甲第4号証)
刊行物5.特開平6-275650号公報(申立人山枡幸文の提出した甲第1号証)
刊行物6.特開平5-173179号公報(申立人山枡幸文の提出した甲第2号証)
刊行物7.特開平6-97196号公報(申立人山枡幸文の提出した甲第3号証)
刊行物8.特開平6-112490号公報(申立人山枡幸文の提出した参考資料1)
刊行物9.特開平6-37317号公報(申立人山枡幸文の提出した参考資料2)
刊行物10.特開平3-68170号公報(申立人山枡幸文の提出した参考資料3)

(1)本件発明
本件の請求項1ないし5に係る発明は、その特許請求の範囲の請求項1ないし5に記載された事項により特定されるとおりである。
(2)刊行物記載の発明
上記刊行物1〜4には、申立人佐藤勝明による特許異議申立書第5頁第12行〜第7頁第10行記載の発明が記載されている(ただし、「甲第1号証」〜「甲第4号証」は、それぞれ「刊行物1」〜「刊行物4」と読み替える。)。
また、上記刊行物5〜7には、申立人山枡幸文による特許異議申立書第5頁第23行〜第8頁第6行記載の発明が記載されている(ただし、「甲第1号証」〜「甲第2号証」は、それぞれ「刊行物5」〜「刊行物7」と読み替える。)。
(3)対比・判断
対比・判断a
本件請求項1、3、5に係る発明は、申立人佐藤勝明による特許異議申立書第7頁第11行〜第10頁第25行記載の理由(ただし、「甲第1号証」〜「甲第4号証」は、それぞれ「刊行物1」〜「刊行物4」と読み替える。)により、本件請求項1に係る発明は、その出願前に国内において頒布された上記刊行物1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものであり、本件請求項3に係る発明は、上記刊行物1及び3に記載された発明に基づいて当業者が容易に発明をすることができたものであり、また、本件請求項5に係る発明は、その出願前に国内において頒布された上記刊行物1〜4に記載された発明に基づいて当業者が容易に発明をすることができたものである。
対比・判断b
本件請求項1、2、4、5に係る発明は、申立人山枡幸文による特許異議申立書第8頁第7行〜第11頁最終行記載の理由(ただし、「甲第1号証」〜「甲第3号証」及び「参考資料1」〜「参考資料3」は、それぞれ「刊行物5」〜「刊行物10」と読み替える。)により、本件請求項1に係る発明は、その出願前に国内において頒布された上記刊行物5に記載された発明及び刊行物8〜10に記載の設計的事項に基づいて当業者が容易に発明をすることができたものであり、本件請求項2、4に係る発明は、上記刊行物5及び6に記載された発明及び刊行物8〜10に記載の設計的事項に基づいて当業者が容易に発明をすることができたものであり、また、本件請求項5に係る発明は、その出願前に国内において頒布された上記刊行物5〜7に記載された発明及び刊行物8〜10に記載の設計的事項に基づいて当業者が容易に発明をすることができたものである。
対比・判断c
請求項1に係る発明について
・刊行物1、2、5、8〜10
・備考
本件請求項1に係る発明は、特許請求の範囲の請求項1に記載の次のとおりのものである。
「【請求項1】絶縁表面上に島状の半導体領域を形成する第1の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該半導体領域を覆って、絶縁膜を形成する第3の工程と、
該半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有することを特徴とする薄膜半導体集積回路の作製方法。」
本件請求項1に係る発明と上記刊行物1に記載の発明とを対比すると、両者は、「絶縁表面上に島状の半導体領域を形成する第1の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有することを特徴とする薄膜半導体集積回路の作製方法。」の点で一致しているが、絶縁膜を形成する工程について、本件請求項1に係る発明は、選択的に不純物を導入して不純物領域を形成する第2の工程の後に有するのに対して、上記刊行物1に記載のものは、選択的に不純物を導入して不純物領域を形成する工程の前に有する点で相違している。
しかしながら、上記刊行物5には、絶縁膜を形成する工程を、選択的に不純物を導入して不純物領域を形成する工程の後に有するものが記載されており、絶縁膜を形成するにあたり、上記刊行物1の記載に換えて上記刊行物5の記載を用いることは、当業者が適宜なし得たことと認められる。
請求項2に係る発明について
・刊行物5、6、8〜10
請求項3に係る発明について
・刊行物1、3
請求項4に係る発明について
・刊行物5、6、8〜10、4
・備考
刊行物4にも、「600℃程度の温度下で・・・熱アニール処理を行う」(【0008】段落参照)と記載されている。
請求項5に係る発明について
・刊行物1〜10
(4)むすび
よって、本件請求項1ないし5に係る発明の特許は、特許法第29条第2項に違反してなされたものである。

2.特許法第36条違反について
本件は、申立人佐藤勝明による特許異議申立書第10頁第26行〜第11頁第11行に記載の理由により、本件請求項3の記載が不備である。
よって、本件請求項3に係る発明の特許は、特許法第36条第5項に規定する要件を満たしていない特許出願に対してなされたものである。」

b-2.平成14年9月26日付け(起案日)の取消理由通知の内容は、次のとおりのものである。
「1.訂正の適否についての判断
平成13年12月12日付けの訂正請求に係る訂正事項の概要は、特許請求の範囲の請求項1、2を特許請求の範囲の減縮を目的として請求項1、2と訂正し、許請求の範囲の請求項3を特許請求の範囲の減縮、誤記の訂正及び明りょうでない記載の釈明を目的として請求項3と訂正し、特許請求の範囲の請求項4、5を特許請求の範囲の減縮を目的として削除し、取消理由通知を受けていない特許請求の範囲の請求項6ないし9を、引用していた請求項1ないし3を訂正したことに伴い、明りょうでない記載の釈明を目的として、請求項4ないし13に引用形式から独立形式に訂正するものであり、いずれも、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。
したがって、上記訂正は、特許法等の一部を改正する法律(平成6年法律第116号)附則第6条第1項の規定によりなお従前の例によるとされる、平成11年改正前の特許法第120条の4第3項において準用する平成6年法律第116号による改正前の特許法第126条第1項ただし書、第2項及び第3項の規定に適合するので、当該訂正を認める。

2.本件発明
特許第3117872号の請求項1ないし3に係る発明は、上記訂正に係る訂正明細書の特許請求の範囲の請求項1ないし3に記載された事項により特定されるとおりのものである。

3.特許法第29条第2項違反について
刊行物1.特開昭59-132674号公報(申立人佐藤勝明の提出した甲第1号証)
刊行物2.特開昭58-115864号公報(申立人佐藤勝明の提出した甲第2号証)
刊行物3.特開平4-286320号公報(申立人佐藤勝明の提出した甲第3号証)
刊行物4.特開平5-21463号公報(申立人佐藤勝明の提出した甲第4号証)
刊行物6.特開平5-173179号公報(申立人山枡幸文の提出した甲第2号証)
刊行物7.特開平6-97196号公報(申立人山枡幸文の提出した甲第3号証)
刊行物8.特開平6-112490号公報(申立人山枡幸文の提出した参考資料1)
刊行物9.特開平6-37317号公報(申立人山枡幸文の提出した参考資料2)
刊行物10.特開平3-68170号公報(申立人山枡幸文の提出した参考資料3)
刊行物11.特開平2-162772号公報
刊行物12.特開昭56-100412号公報
刊行物13.特開昭63-227015号公報

(1)刊行物記載の発明
上記刊行物1〜4には、申立人佐藤勝明による特許異議申立書第5頁第12行〜第7頁第10行記載の発明が記載されている(ただし、「甲第1号証」〜「甲第4号証」は、それぞれ「刊行物1」〜「刊行物4」と読み替える。)。
また、上記刊行物6、7には、申立人山枡幸文による特許異議申立書第7頁第1行〜第8頁第6行記載の発明が記載されている(ただし、「甲第2号証」、「甲第3号証」は、それぞれ「刊行物6」、「刊行物7」と読み替える。)。
また、上記刊行物11〜13には、非コヒーレント光を半導体領域の上方と裏面の双方から照射するアニール処理についての記載が認められる。

(2)対比・判断
請求項1に係る発明について
・刊行物1、2、4、7〜13

請求項2に係る発明について
・刊行物1、2、4、6〜13

請求項3に係る発明について
・刊行物1、3、4、6〜13

(3)むすび
よって、本件の上記訂正に係る訂正明細書の特許請求の範囲の請求項1ないし3に係る発明の特許は、特許法第29条第2項に違反してなされたものである。

(再度の訂正請求を行う場合には、他の訂正請求を取り下げた上で行う必要がある。)」


(2)本件請求項1ないし3に係る発明
上記2.で示したように上記訂正が認められるから、本件請求項1ないし3に係る発明は、上記訂正請求に係る訂正明細書の特許請求の範囲の請求項1ないし3に記載された次のとおりのものである。
「【請求項1】
絶縁表面上に島状の半導体領域を形成する第1の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該半導体領域を覆って、絶縁膜を形成する第3の工程と、
該半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、 前記ゲイト電極は前記不純物領域と実質的にオーバーラップしていることを特徴とする薄膜半導体集積回路の作製方法。
【請求項2】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1および第2の半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第3の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
第1の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
第2の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。
【請求項3】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程と、 該第2の半導体領域に第2の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程と、 該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程と、
該絶縁膜上にゲイト電極・配線を形成する第6の工程とを有し、
該第1および第2の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」


(3)刊行物に記載された発明
当審で通知した取消しの理由で引用した刊行物には、以下のような事項が記載されている。
なお、当審で通知した2度の取消しの理由で引用した刊行物は、番号が同じものは、同じ刊行物である。
刊行物1(特開昭59-132674号公報(申立人佐藤勝明の提出した甲第1号証))
半導体装置の製造方法に関して、「第1図は、ゲート金属としてアルミニウムを用いたシリコンTFTの製造工程図である。絶縁基板1上にシリコン半導体薄膜2を形成して、パターニングを行なう。シリコン半導体薄膜2は、気相から化学反応を媒介として結晶や非晶質を被着するCVD法や、物理的反応で、気体の状態にした後堆積させるPVD法で作られる。次に、ゲート絶縁膜3を形成し、レジスト4をマスクとして、N型またはP型の不純物イオン5をイオン注入し、レジスト4をはくり後電気炉による高温熱処理をおこないソース部・ドレイン部の不純物の活性化を行なう。さらに、ゲース(「ゲート」の誤記)電極のアルミニウム4を形成し、パターニングを行なつて層間絶縁膜7で被ふくした後、ソース部8,ドレイン部9のコンタクト部の窓あけをしてソース電極10、ドレイン電極11を形成する。ソース部・ドレイン部の不純物の導入は第1図のイオン注入法を用いなくても、酸化膜等をマスクとして、不純物のドープと拡散をしてからゲート絶縁膜を形成する方法もある。」(第2頁左上欄第8行〜同頁右上欄第7行)ことが、第1図と共に記載されている。

刊行物2(特開昭58-115864号公報(申立人佐藤勝明の提出した甲第2号証))
半導体装置に関して、「先づ、第2図(a)に示すように、減圧CVD法を用いSiH4を580℃で熱分解して、絶縁性基板1上に厚さ0.5μmの多結晶Siの薄膜2aを堆積する。次に、この薄膜2aにドーズ量3×1013/cm2,打ち込み電圧150KVでN型不純物としてのP(リン)をイオン注入し、900℃,30分の熱処理を行なつて不純物分布を均一にした後、YAGレーザを用いて波長0.53μm,ビーム径85μmのレーザ光線の第2高調波により、1.6ジユール/cm2のパワーで薄膜2aをアニールする。このとき、レーザ光線の照射は、走査速度100mm/secで先づx方向(第2図(a)で左右方向)に行ない、次いでこれと直角方向のy方向(図で紙面の前後方向)に行なう。このような2方向のレーザ光照射を行なうと、最初のx方向の照射で多結晶Siの結晶粒の成長が主にx方向に起こり、次のy方向の照射ではy方向への結晶粒の成長は殆んどない。例えば前記のレーザアニール条件ではx方向に成長した結晶粒の長さは約10μmとなり、y方向に成長した結晶粒の幅は約1μmとなる。このようなレーザアニールは、結晶粒の成長と電気的な活性化のために行なうものであり、1.6ジユール/cm2以下のパワーでは活性化が不充分で所望の特性が得にくい。なお、薄膜2aに対するレーザ光照射は、チヤンネル領域になる部分だけでなくその両側のソース,ドレイン領域となる部分にも行なわれる。
次にドライ酸素中で1100℃,90分加熱して熱酸化させることにより、薄膜2a上に厚さ1500ÅのSiO2のゲート酸化膜5を形成する。次いで、ホトリソグラフイ技術とCF4ガス系のプラズマエツチングによつて薄膜2aとゲート酸化膜5を所定のパタンに加工する。
その後、第2図(b)に示すように、ゲート酸化膜5の上に0.3μmの厚さに多結晶Siを形成し、次いでこれにドーズ量3×1015/cm2,打ち込み電圧30KVでP形不純物としてのB(ホウ素)をイオン注入し、900℃,15分のアニールを行なつてゲート電極6を形成する。次いでその上にCVD法によつてSiO2の絶縁膜7を堆積し、ホトリソグラフイとエツチングによりソース,ドレイン領域となる部分を開孔する。次に、薄膜2aにドーズ量2×1016/cm2,打ち込み電圧100KVでN形不純物としてのAs(ヒ素)を高濃度にイオン注入し、900℃,30分のアニールを行なつてソース,ドレイン領域となる不純物拡散層3,4を形成する。なお、薄膜2aの不純物拡散層3と4の間はチヤンネル領域2となる。
その後、第2図(c)に示すように、絶縁膜7にホトリソグラフイとエツチングによりゲート電極6の部分に窓あけを行なつた後、Al(アルミニウム)層を8000Åの厚さに電子ビーム蒸着で形成する。次いでAl層を所定のパタンに加工して電極8,9,10を形成する。」(第2頁右下欄第17行〜第3頁左下欄第9行)ことが、第2図と共に記載されている。

刊行物3(特開平4-286320号公報(申立人佐藤勝明の提出した甲第3号証))
薄膜半導体装置の製造方法に関して、「【0007】
【課題を解決するための手段】本発明は、絶縁性非晶質材料上に形成されたソース、ドレイン領域を有する絶縁ゲート型薄膜半導体装置の製造方法に於て、[a] アクセプター型の不純物の内の一元素のみをイオン注入して、Pチャネル薄膜半導体装置のソース、ドレイン領域を形成する工程、[b] ドナー型の不純物の内の一元素のみをイオン注入して、Nチャネル薄膜半導体装置のソース、ドレイン領域を形成する工程、[c] 窒素雰囲気中において、アニール温度800〜1000℃、アニ?ル時間20分〜1時間の活性化アニールにより、前記ソース、ドレイン領域を活性化させると共に、結晶性を回復させる工程を少なくとも有することを特徴とする。」こと、「【0010】プラズマCVD装置を用い、図1(a)に示すように石英基板1-1上に、SiH4とH2の混合ガスを、13.56MHzの高周波グロー放電により分解させて非晶質Si膜1-2を堆積させる。」こと、「【0013】次に、前記固相成長シリコン薄膜をフォトリソグラフィ法によって図1(c)に示されているように島状にパターニングする。1-4はNch薄膜トランジスタを形成するシリコン膜、1-5はPch薄膜トランジスタを形成するシリコン膜を示している。」こと、「【0018】続いて図1(f)に示すように、Nch薄膜トランジスタとする部分にレジストマスク1-9を形成し、該レジストマスク1-9と前記ゲート電極1-8をマスクとしてアクセプター型の不純物をイオン注入し、自己整合的にp+型ソース領域1-10およびp+型ドレイン領域1-11を形成する。」こと、「【0019】続いて図1(g)に示すように、前記Pch薄膜トランジスタとする部分にレジストマスク1-13を形成し、該レジストマスク1-13と前記ゲート電極1-7をマスクとしてドナー型の不純物をイオン注入し、自己整合的にn+型ソース領域1-14およびn+型ドレイン領域1-15を形成する。」こと、「【0021】続いて、前記層間絶縁膜の緻密化と前記ソース領域及びドレイン領域の活性化と結晶性の回復を目的として活性化アニールを行う。」ことが、図1と共に記載されている。

刊行物4(特開平5-21463号公報(申立人佐藤勝明の提出した甲第4号証))
薄膜トランジスタの製造方法に関して、「【0007】まず、図1に示すように、ガラス基板等からなる絶縁基板1の上面に下地用シリコン酸化膜2を形成する。次に、下地用シリコン酸化膜2の上面にアモルファスシリコン膜3を形成する。次に、アモルファスシリコン膜3の上面に表面保護用シリコン酸化膜4を形成する。次に、アモルファスシリコン膜3のチャネル形成領域5に対応する部分の表面保護用シリコン酸化膜4の上面にフォトレジスト膜6をパターン形成する。次に、フォトレジスト膜6をマスクとしてアモルファスシリコン膜3のチャネル形成領域5の両側にリンイオン等の不純物注入によりソース・ドレイン領域となる不純物注入領域7を形成する。」こと、「【0008】次に、フォトレジスト膜6および表面保護用シリコン酸化膜4をエッチングして除去する(図2参照)。次に、600℃程度の温度下で24時間〜72時間の熱アニール処理を行うと、アモルファスシリコン膜3のチャネル形成領域5がポリシリコン化されると同時に不純物注入領域7が活性化される。」こと、「【0009】次に、図3に示すように、全表面に酸化シリコンや窒化シリコン等からなるゲート絶縁膜8を形成する。次に、不純物注入領域7に対応する部分におけるゲート絶縁膜8にコンタクトホール9を形成する。次に、チャネル形成領域5に対応する部分のゲート絶縁膜8の上面にアルミニウム等からなるゲート電極10をパターン形成し、同時に、コンタクトホール9を介して不純物注入領域7と接続されるソース・ドレイン電極11をゲート絶縁膜8の上面にパターン形成する。かくして、薄膜トランジスタが製造される。
【0010】なお、フォトレジスト膜6をマスクとしてアモルファスシリコン膜3にリンイオン等の不純物を注入すると、アニール処理により不純物に横方向の広がりが生じる。そこで、図4に示すように、フォトレジスト膜6の寸法をこの広がりの分だけ大きくしておき、図5に示すように、アニール処理後にチャネル形成領域5のチャネル長が所定の長さとなるようにする。」ことが、図1〜図4と共に記載されている。

刊行物5(特開平6-275650号公報(申立人山枡幸文の提出した甲第1号証))
なお、刊行物5の公開日は、平成6年9月30日であり、本件の出願日が平成6年6月2日であるため、この刊行物は、本件の出願前に頒布された刊行物ではない(公知文献ではない)。
電界効果トランジスタの製造方法に関して、「【特許請求の範囲】
【請求項1】ゲート絶縁膜を形成した後に酸化性雰囲気中で10秒間以上熱処理を行う工程を含むことを特徴とする電界効果トランジスタの製造方法。」であり、「【0001】
【産業上の利用分野】この発明は、電界効果トランジスタの製造方法に関し、特に、薄膜トランジスタ(TFT)の製造に適用して好適なものである。
【0002】
【従来の技術】TFTは例えばアクティブ・マトリクス型の液晶ディスプレイにおける画素スイッチング素子などに用いられており、より高性能のものを得るべく研究開発が活発に行われている。近年、安価なガラス基板の使用を可能とすることなどを目的として、このTFTの製造プロセスの低温化が進められている。」こと、「【0004】従って、この発明の目的は、ゲート絶縁膜中の欠陥や不純物に起因する正電荷を中性化することにより、nチャネルTFTなどのnチャネル電界効果トランジスタの意図しないディプリーション型化による不良やpチャネルTFTなどのpチャネル電界効果トランジスタのしきい値電圧Vthが負に大きくずれる不良を防止することができる電界効果トランジスタの製造方法を提供することにある。」こと、「【0023】図1はこの発明の第1実施例によるnチャネルTFTの製造方法を示す。
【0024】この第1実施例においては、まず、図1Aに示すように、例えばガラス基板のような基板1上に能動層形成用のi型のSi薄膜2を例えば熱CVD法やプラズマCVD法により形成した後、このi型のSi薄膜2にn型不純物を選択的にドーピングしてi型領域2aおよびn+型領域2bを形成する。ここで、Si薄膜2は、多結晶Si薄膜や水素化アモルファスSi(a-Si:H)薄膜などである。
【0025】次に、図1Bに示すように、Si薄膜2を所定形状にパターニングしてアイランド化する。図1B中、符号3はi型のSi薄膜から成る能動層、4、5はn+型のソース領域およびドレイン領域を示す。この後、例えば熱CVD法やプラズマCVD法により600℃以下の低温で例えばSiO2膜から成るゲート絶縁膜6を全面に形成する。
【0026】次に、図1Cに示すように、ゲート絶縁膜6の所定部分をエッチング除去してコンタクトホールC1、C2を形成した後、ゲート絶縁膜6上にゲート電極7を形成するとともに、コンタクトホールC1、C2を通じてそれぞれソース領域4およびドレイン領域5にコンタクトするソース電極8およびドレイン電極9を形成する。
【0027】次に、図1Dに示すように、必要に応じて基板加熱を行いながら、酸素雰囲気中において10秒間以上アニールを行う。この酸素雰囲気中アニールによってゲート絶縁膜6中の正電荷が中性化され、後に詳述するような種々の効果が得られる。
【0028】次に、図1Eに示すように、例えば熱CVD法やプラズマCVD法により600℃以下の低温で例えばSiNx膜から成る層間絶縁膜10を全面に形成した後、配線コンタクトのためのコンタクトホールの形成を経て配線(図示せず)を形成し、目的とするnチャネルTFTを完成させる。」こと、「【0030】また、上述の酸素雰囲気中アニールの際の基板加熱の方法は問わないが、例えば、基板サセプターを抵抗型ヒーターで加熱しておく伝導型加熱でもよいし、基板やサセプターが高誘電率材料から成るものであれば高周波誘導加熱でもよい。さらには、IR(赤外線)ランプなどを用いる輻射型加熱でもよい。」こと、「【0032】このように、上述の酸素雰囲気中アニールは室温で行っても酸化効果を得ることができるが、実際には短時間で酸化効果を得るのが望ましい。より短時間でこの酸化効果を得るためには、アニールを600℃を越えない範囲内の高温で行うのがよい。ただし、一般に400℃以上の温度では、能動層3として用いられているSi薄膜、例えばa-Si:H薄膜や多結晶Si薄膜における未結合手(いわゆるダングリング・ボンド)を終端している水素原子の脱離が起こり、素子特性上支障をきたすおそれがある。この場合、再び水素化を行うことにより特性を回復させることができるが、その分だけ工程は増すことになる。従って、このような場合には、アニール温度は400℃以下とするのが好ましい。」こと、「【0033】図4はこの第1実施例において電極形成まで行った、図2および図3にID-VG特性を示したものとは別のnチャネルTFTのID-VG特性の測定結果の一例を示し、図5はこのnチャネルTFTに対して大気中において300℃で20分間アニールを行った後のID-VG特性の測定結果の一例を示す。」こと、「【0034】図6および図7はこの第1実施例において電極形成まで行った後に大気中において300℃でそれぞれ1時間および2時間アニールを行ったnチャネルTFTのID-VG特性の測定結果の一例を示す。図6および図7を例えば図4と比較すればわかるように、サブスレッショルド・スイング値、オフ電流およびしきい値電圧Vthとも低下している。しきい値電圧Vthについては、アニールを行う前には5.75Vであったものが、4.72Vに低下した。また、ゲート電圧VG=15Vでのドレイン電流IDは、アニールを行う前には0.983mAであったものが、アニールを行った後には1.35mAに増大した。この結果、電子の移動度μは、アニールを行う前には103cm2/V・sであったものが、アニールを行った後には128cm2/V・sに増大した。これらの測定結果から、ゲート絶縁膜6を形成した後の酸素雰囲気中アニールにより、ゲート絶縁膜6と能動層3との界面、すなわちSiO2/Si界面の界面特性の向上を図ることができることがわかる。」こと、「【0044】例えば、上述の第1実施例および第2実施例においては、ゲート電極7、ソース電極8およびドレイン電極9を形成した後に酸素雰囲気中アニールまたはオゾン雰囲気中アニールを行っているが、例えば、ゲート電極形成プロセスがゲート絶縁膜6の膜質に影響を及ぼさなければ、ゲート絶縁膜6の形成後にこの酸素雰囲気中アニールまたはオゾン雰囲気中アニールを行い、その後にゲート電極7の形成を行うようにしてもよい。」ことが、特に図1と共に記載されている。

刊行物6(特開平5-173179号公報(申立人山枡幸文の提出した甲第2号証))
アクティブマトリクス基板に関して、「【特許請求の範囲】
【請求項1】基板上に、スイッチとしての薄膜トランジスタを含む画素部と、薄膜トランジスタを含んで構成された周辺回路部とが形成されたアクティブマトリクス基板において、
前記画素部の薄膜トランジスタはオフセット構造またはLDD構造とされ、前記周辺回路部の薄膜トランジスタはソースおよびドレイン領域の端部とゲート電極の端部とが整合または重なり合う構造とされていることを特徴とするアクティブマトリクス基板。」であり、「【0001】
【産業上の利用分野】本発明はアクティブマトリクス基板に関し、例えばアクティブマトリクス型液晶表示装置に用いられる。」こと、「【0004】
【発明が解決しようとする課題】しかし、オフセット構造あるいはLDD構造の薄膜トランジスタを画素部だけでなく周辺回路部にも用いると、オフ電流は低下するもののオン電流も低下してしまうため、内蔵のドライバ回路の性能を十分にすることができない。そこで本発明は、画素部と周辺回路部のそれぞれにおいて、薄膜トランジスタに要求される仕様を十分に満足させることのできるアクティブマトリクス基板を提供することを目的とする。」こと、「【0010】上記の実施例において、周辺回路部31,32の薄膜トランジスタは図2(a)のように構成される。すなわち、基板1上にポリシリコンなどの半導体薄膜6が形成され、その上面にSiO2などのゲート絶縁膜7が形成され、チャネル領域6Cのゲート絶縁膜7上にはタンタル、アルミニウム、ニオブ、ポリシリコンなどのゲート電極8が形成されている。
【0011】ここで、特徴的なことは、半導体薄膜6におけるn+型のソース領域6Sとドレイン領域6Dの端部が、絶縁膜7をはさんでゲート電極8と位置的に整合していることである。なお、端部で重なり合う構造となっていてもよい。このため、周辺回路部31,32における薄膜トランジスタは、オフ電流はそれほど小さくないものの、オン電流が大きくされている。」こと、「【0013】上記のようなオフセット構造あるいはLDD構造の薄膜トランジスタは、例えば図3〜図5のようにして形成される。図3(a)のように、タンタルなどのゲート電極8をマスクとしてイオン注入し、i型の半導体薄膜6にn+型のソース領域6Sおよびドレイン領域6Dを自己整合的に形成する。次に、ゲート電極8を陽極酸化すると、酸化タンタル(Ta2O5)の絶縁膜81が形成され、ゲート電極8が細らされてオフセット構造が実現される(図3(b)図示)。
【0014】図4(a)のように、絶縁膜7上にゲート電極8を形成した後、同図(b)のように陽極酸化で酸化タンタル(Ta2O5)の絶縁膜81を形成し、イオン注入しても、同様にオフセット構造が得られる。」こと、「【0017】
【発明の効果】以上の通り、本発明のアクティブマトリクス基板では、画素部の薄膜トランジスタはオフセット構造あるいはLDD構造とされるので、オフ電流の低減が可能であり、これに対して、周辺回路部の薄膜トランジスタは通常の構造(ゲート電極とソース、ドレイン領域が整合または重なり合う構造)とされるので、オン電流の低下を防止できる。このため、画素部の薄膜トランジスタに要求される仕様と、周辺回路部の薄膜トランジスタに要求される仕様を同時に満足させることができる。」ことが、図1〜図4と共に記載されている。

刊行物7(特開平6-97196号公報(申立人山枡幸文の提出した甲第3号証))
半導体装置およびその製造方法に関して、「【0001】
【産業上の利用分野】本発明は、半導体装置およびその製造方法に関し、特に半導体膜のパルスレーザを用いた結晶化および不純物を添加された半導体領域のパルスレーザを用いた低抵抗化の方法を改良した半導体装置およびその製造方法に関する。
【0002】
【従来の技術】従来から、半導体装置を製造する場合の、半導体膜を結晶化する方法として、また不純物が添加された半導体領域を低抵抗化する方法として、パルスレーザによってアニールする方法がある。パルスレーザアニールでは、レーザ光の波長並びに下地材料および積層する半導体材料を選択することによって半導体層においてのみレーザエネルギーの吸収が起き、半導体層のみを数10nsの間高温状態にすることができる。したがって、半導体膜の下地に熱的な影響をほとんど与えずにアニールすることができる方法である。また、パルスレーザアニールは、溶融再結晶化過程であるので、アニール後の半導体膜は、他の下地に熱的影響を与えない低温工程によって得られる半導体膜に較べて、各結晶内の欠陥等が少なく、良好な電気的特性を示す多結晶膜である。」こと、「【0018】図2(a)に示すように、半導体用ガラス基板10上にチャネル部となるアモルファスSi膜20を常圧CVD法により膜厚80nm成膜した。このアモルファスSi膜20上に被覆膜となるSiO2膜30を常圧CVD法によって100nm成膜した。アモルファスSi膜20に、SiO2膜30を介して波長308nmのXeClエキシマレーザ40を照射する。」こと、「【0021】
【発明の効果】以上詳述したとおり、本発明によれば、パルスレーザを用いて半導体膜をアニールする工程を経て半導体装置を製造する場合、パルスレーザアニールの工程で、半導体膜の上部に被覆膜を形成し、被覆膜を介してレーザ光を照射することによって、半導体膜に直接パルスレーザアニールする場合よりも表面平坦性の良好な半導体膜を得ることができるので、半導体膜に直接パルスレーザアニールする工程を持つ半導体装置よりも特性の良好な半導体装置を得ることができる。」ことが、図2と共に記載されている。

刊行物8(特開平6-112490号公報(申立人山枡幸文の提出した参考資料1))には、「【0037】次に、フォトレジスト106を除去した後、600℃で24時間アニールすることによって、アモルファスシリコン膜の結晶化をおこなった。その後、これらのSi膜を島状にパターニングし、例えば、図3(B)のように、周辺回路の島状領域107とアクティブマトリクス領域の島状領域108を形成した。さらに、これらの島状領域を覆って、スパッタ法によって酸化珪素膜(厚さ50〜150nm)を形成し、これをゲイト絶縁膜109とした。その後、厚さ200nm〜5μmのアルミニウム膜を電子ビーム蒸着法によって形成して、これをパターニングし、各島状領域にゲイト電極を形成した。」ことが、図3と共に記載されている。

刊行物9(特開平6-37317号公報(申立人山枡幸文の提出した参考資料2))には、「【0004】次に、図3乃至図6においては、薄膜電界効果トランジスタ10を製造する典型的な方法の各段階が示されている。図3に示されるように、ポリ・シリコン層30が最初に基板12上に付着される。次いで、ポリ・シリコンに対するエッチャントにより腐食されないフォトレジスト材の如き材料のマスク32が、ポリ・シリコン層30の領域上に形成され、これが標準的なフォトリソグラフィ手法を用いてアイランド14を形成する。図4に示されるように、次にポリ・シリコン層30の露出された領域がプラズマ・エッチングの如き適当なエッチング法を用いて除去されて、ポリ・シリコン・アイランド14を残す。」ことが、特に図3、図4と共に記載されている。

刊行物10(特開平3-68170号公報(申立人山枡幸文の提出した参考資料3))には、「絶縁基板上に半導体膜を形成して、その上面に選択酸化時のマスクとなる耐熱・耐酸化性のマスク層を重ねて形成する工程と、該マスク層および半導体膜を同時にエッチングして複数の分割された半導体アイランドを形成する工程と、上記マスク層をマスクとしてこれら半導体アイランドの側面部を選択酸化し、該側面部を完全に覆う側面絶縁膜を形成する工程と、上記マスク層をエッチングにより除去して上記半導体アイランド上面を露出し、該面の上方に機能素子を構成する膜層を重ねて形成する工程とからなることを特徴とする薄膜半導体素子の製造方法。」(第1頁、特許請求の範囲)が記載されている。

刊行物11(特開平2-162772号公報)、刊行物12(特開昭56-100412号公報)、及び、刊行物13(特開昭63-227015号公報)には、非コヒーレント光を半導体領域の上方と裏面の双方から照射するアニール処理についての記載が認められる。


(4)対比・判断
a.特許法第36条について
上記2.により、訂正事項2について訂正が認められるので、本件特許請求の範囲の請求項3に係る発明は、「該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程と、該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程」を有する、発明の詳細な説明に記載されたものであり、他に不明りょうな点は認められない。
よって、本件請求項3に係る発明の特許は、特許法第36条第5項に規定する要件を満たしていない特許出願に対してなされたものではない。

b.特許法第29条第2項について
b-1.本件請求項1に係る発明について
本件請求項1に係る発明と上記刊行物1に記載の発明とを対比すると、
刊行物1の「絶縁基板1上にシリコン半導体薄膜2を形成して、パターニングを行なう。」工程、「ゲート絶縁膜3を形成」する工程、「N型またはP型の不純物イオン5をイオン注入」する工程、「高温熱処理を(おこないソース部・ドレイン部の不純物の活性化を)行なう。」工程、「ゲート電極のアルミニウム4を形成」する工程は、それぞれ本件請求項1に係る発明の「絶縁表面上に島状の半導体領域を形成する第1の工程」、「該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程」、「該半導体領域を覆って、絶縁膜を形成する工程」、「該半導体領域をアニール処理する工程」、「該絶縁膜上にゲイト電極・配線を形成する工程」に相当するので、
両者は、「絶縁表面上に島状の半導体領域を形成する第1の工程と、該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程と、該半導体領域を覆って、絶縁膜を形成する工程と、該半導体領域をアニール処理する工程と、該絶縁膜上にゲイト電極・配線を形成する工程とを有することを特徴とする薄膜半導体集積回路の作製方法。」である点で一致しているが、
本件請求項1に係る発明が、「該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、該半導体領域を覆って、絶縁膜を形成する第3の工程と、該半導体領域および絶縁膜をアニール処理する第4の工程」をその定められた順序で行うのに対して、上記刊行物1に記載の発明は、該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程と、該半導体領域を覆って、絶縁膜を形成する工程と、該半導体領域をアニール処理する工程の順序として、該半導体領域を覆って、絶縁膜を形成する工程の次に、該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程を行うものであり、この点では、本件請求項1に係る発明とは工程の順序が逆であり、かつ、アニール処理に相当する工程が、半導体領域であるソース部・ドレイン部の不純物の活性化を行うものである点(相違点1)、本件請求項1に係る発明が、前記ゲイト電極は前記不純物領域と実質的にオーバーラップしているものであるのに対して、上記刊行物1に記載の発明は、このような記載がない点(相違点2)で相違している。
しかしながら、上記刊行物1には、上記相違点1に関して、「ソース部・ドレイン部の不純物の導入は第1図のイオン注入法を用いなくても、酸化膜等をマスクとして、不純物のドープと拡散をしてからゲート絶縁膜を形成する方法もある。」ことが記載されており、本件請求項1に係る発明と同様に、上記第2の工程、第3の工程として、それぞれ該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程と、該半導体領域を覆って、絶縁膜を形成する工程とを有するものが示唆されている。
ただし、この場合において、上記刊行物1には、アニール処理する工程については、示唆がなく、また、アニール処理の順序が明りょうではなく、また、「前記ゲイト電極は前記不純物領域と実質的にオーバーラップしている」ものでもない。
本件請求項1に係る発明は、「該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、該半導体領域を覆って、絶縁膜を形成する第3の工程と、該半導体領域および絶縁膜をアニール処理する第4の工程」をその定められた順序で行う構成要素に、上記相違点2に係るゲイト電極は不純物領域と実質的にオーバーラップしている構成要素を合わせ持つことにより、ゲイト電極のオーバーラップ部分下のゲイト絶縁膜が不純物領域形成時のイオンドーピングによって結晶性が破壊されず、かつ半導体領域および絶縁膜をアニール処理するので、ゲイト電極をオーバーラップさせることによるオン電流の増加効果が十分期待できるため、上記刊行物1のものに比べ信頼性に優れ、劣化の程度の少ない薄膜半導体集積回路を得ることができるという特有の作用効果を奏するものである。
上記刊行物2〜13(上記刊行物5を除く。)には、そのいずれにも、本件請求項1に係る発明の「該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、該半導体領域を覆って、絶縁膜を形成する第3の工程と、該半導体領域および絶縁膜をアニール処理する第4の工程」をその定められた順序で行う構成要素に、ゲイト電極は不純物領域と実質的にオーバーラップしている構成要素を合わせ持つ点についての記載及び示唆はない。
例えば、上記刊行物4には、「600℃程度の温度下で24時間〜72時間の熱アニール処理を行うと、アモルファスシリコン膜3のチャネル形成領域5がポリシリコン化されると同時に不純物注入領域7が活性化される。」、「次に、全表面に酸化シリコンや窒化シリコン等からなるゲート絶縁膜8を形成する。」旨の記載があり、本件請求項1に係る発明と比べて、絶縁膜を形成する工程と、半導体領域をアニール処理する工程(半導体領域および絶縁膜をアニール処理する工程ではない)の順序が逆である。
したがって、本件請求項1に係る発明は、上記刊行物1〜4、6〜13に記載の発明に基づいて当業者が容易に発明をすることができたものではない。

b-2.本件請求項2に係る発明について
本件請求項2に係る発明と上記刊行物1に記載の発明とを対比すると、
刊行物1の「絶縁基板1上にシリコン半導体薄膜2を形成して、パターニングを行なう。」工程、「ゲート絶縁膜3を形成」する工程、「N型またはP型の不純物イオン5をイオン注入」する工程、「高温熱処理を(おこないソース部・ドレイン部の不純物の活性化を)行なう。」工程、「ゲート電極のアルミニウム4を形成」する工程は、それぞれ本件請求項2に係る発明の「絶縁表面上に島状の半導体領域を形成する第1の工程」、「該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程」、「該半導体領域を覆って、絶縁膜を形成する工程」、「該半導体領域をアニール処理する工程」、「該絶縁膜上にゲイト電極・配線を形成する工程」に相当するので、
両者は、「絶縁表面上に島状の半導体領域を形成する第1の工程と、該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程と、該半導体領域を覆って、絶縁膜を形成する工程と、該半導体領域をアニール処理する工程と、該絶縁膜上にゲイト電極・配線を形成する工程とを有することを特徴とする薄膜半導体集積回路の作製方法。」である点で一致しているが、
本件請求項2に係る発明が、第1および第2の半導体領域を有するのに対して、上記刊行物1に記載の発明は、半導体領域を1つのみ有する点(相違点3)、
本件請求項2に係る発明が、「該第1および第2の半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、該第1および第2の半導体領域を覆って、絶縁膜を形成する第3の工程と、該第1および第2の半導体領域および絶縁膜をアニール処理する第4の工程」をその定められた順序で行うのに対して、上記刊行物1に記載の発明は、該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程と、該半導体領域を覆って、絶縁膜を形成する工程と、該半導体領域をアニール処理する工程の順序として、該半導体領域を覆って、絶縁膜を形成する工程の次に、該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程を行うものであり、この点では、本件請求項2に係る発明とは工程の順序が逆であり、かつ、アニール処理に相当する工程が、半導体領域であるソース部・ドレイン部の不純物の活性化を行うものである点(相違点4)、本件請求項2に係る発明が、第1の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、第2の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があるものであるのに対して、上記刊行物1に記載の発明は、このような記載がない点(相違点5)で相違している。
しかしながら、上記刊行物1には、上記相違点4に関して、「ソース部・ドレイン部の不純物の導入は第1図のイオン注入法を用いなくても、酸化膜等をマスクとして、不純物のドープと拡散をしてからゲート絶縁膜を形成する方法もある。」ことが記載されており、本件請求項2に係る発明と同様に、上記第2の工程、第3の工程として、それぞれ該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程と、該半導体領域を覆って、絶縁膜を形成する工程とを有するものが示唆されている。
ただし、この場合において、上記刊行物1には、アニール処理する工程については、示唆がなく、また、アニール処理の順序が明りょうではなく、また、「第1の半導体領域に形成されたゲイト電極は前記不純物領域と実質的にオーバーラップしている」ものでもない。
本件請求項2に係る発明は、「該第1および第2の半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、該第1および第2の半導体領域を覆って、絶縁膜を形成する第3の工程と、該第1および第2の半導体領域および絶縁膜をアニール処理する第4の工程」をその定められた順序で行う構成要素に、上記相違点5に係る第1の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップしている構成要素を合わせ持つことにより、第1の半導体領域に形成されたゲイト電極のオーバーラップ部分下のゲイト絶縁膜が不純物領域形成時のイオンドーピングによって結晶性が破壊されず、かつ該第1および第2の半導体領域および絶縁膜をアニール処理するので、第1の半導体領域に形成されたゲイト電極をオーバーラップさせることによるオン電流の増加効果が十分期待できるため、上記刊行物1のものに比べ信頼性に優れ、劣化の程度の少ない薄膜半導体集積回路を得ることができるという特有の作用効果を奏するものである。
上記刊行物2〜13(上記刊行物5を除く。)には、そのいずれにも、本件請求項1に係る発明の「該第1および第2の半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、該第1および第2の半導体領域を覆って、絶縁膜を形成する第3の工程と、該第1および第2の半導体領域および絶縁膜をアニール処理する第4の工程」をその定められた順序で行う構成要素に、第1の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップしている構成要素を合わせ持つ点についての記載及び示唆はない。
例えば、上記刊行物4には、「600℃程度の温度下で24時間〜72時間の熱アニール処理を行うと、アモルファスシリコン膜3のチャネル形成領域5がポリシリコン化されると同時に不純物注入領域7が活性化される。」、「次に、全表面に酸化シリコンや窒化シリコン等からなるゲート絶縁膜8を形成する。」旨の記載があり、本件請求項2に係る発明と比べて、絶縁膜を形成する工程と、半導体領域をアニール処理する工程(半導体領域および絶縁膜をアニール処理する工程ではない)の順序が逆である。
したがって、本件請求項2に係る発明は、上記刊行物1〜4、6〜13に記載の発明に基づいて当業者が容易に発明をすることができたものではない。

b-3.本件請求項3に係る発明について
本件請求項3に係る発明と上記刊行物1に記載の発明とを対比すると、
刊行物1の「絶縁基板1上にシリコン半導体薄膜2を形成して、パターニングを行なう。」工程、「ゲート絶縁膜3を形成」する工程、「N型またはP型の不純物イオン5をイオン注入」する工程、「高温熱処理を(おこないソース部・ドレイン部の不純物の活性化を)行なう。」工程、「ゲート電極のアルミニウム4を形成」する工程は、それぞれ本件請求項1に係る発明の「絶縁表面上に島状の半導体領域を形成する第1の工程」、「該半導体領域に不純物領域を形成する工程」、「該半導体領域を覆って、絶縁膜を形成する工程」、「該半導体領域をアニール処理する工程」、「該絶縁膜上にゲイト電極・配線を形成する工程」に相当するので、
両者は、「絶縁表面上に島状の半導体領域を形成する第1の工程と、該半導体領域に不純物領域を形成する工程と、該半導体領域を覆って、絶縁膜を形成する工程と、該半導体領域をアニール処理する工程と、該絶縁膜上にゲイト電極・配線を形成する工程とを有することを特徴とする薄膜半導体集積回路の作製方法。」である点で一致しているが、
本件請求項3に係る発明が、第1および第2の半導体領域を有するのに対して、上記刊行物1に記載の発明は、半導体領域を1つのみ有する点(相違点6)、
本件請求項3に係る発明が、該第2の半導体領域に第2の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程を有するのに対して、上記刊行物1に記載の発明は、このような工程を有していない点(相違点7)、
本件請求項3に係る発明が、「該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程と、該第2の半導体領域に第2の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程と、該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程と、該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程」をその定められた順序で行うのに対して、上記刊行物1に記載の発明は、該半導体領域に不純物領域を形成する工程と、該半導体領域を覆って、絶縁膜を形成する工程と、該半導体領域をアニール処理する工程の順序として、該半導体領域を覆って、絶縁膜を形成する工程の次に、該半導体領域に不純物領域を形成する工程を行うものであり、この点では、本件請求項3に係る発明とは工程の順序が逆であり、かつ、アニール処理に相当する工程が、半導体領域であるソース部・ドレイン部の不純物の活性化を行うものである点(相違点8)、本件請求項3に係る発明が、該第1および第2の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップしているものであるのに対して、上記刊行物1に記載の発明は、このような記載がない点(相違点9)で相違している。
しかしながら、上記刊行物1には、上記相違点8に関して、「ソース部・ドレイン部の不純物の導入は第1図のイオン注入法を用いなくても、酸化膜等をマスクとして、不純物のドープと拡散をしてからゲート絶縁膜を形成する方法もある。」ことが記載されており、本件請求項3に係る発明と同様に、上記第2の工程、第4の工程として、それぞれ該半導体領域に不純物領域を形成する工程と、該半導体領域を覆って、絶縁膜を形成する工程とを有するものが示唆されている。
ただし、この場合において、上記刊行物1には、アニール処理する工程については、示唆がなく、また、アニール処理の順序が明りょうではなく、また、「第1および第2の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップしている」ものでもない。
本件請求項3に係る発明は、「該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程と、該第2の半導体領域に第2の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程と、該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程と、該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程」をその定められた順序で行う構成要素に、上記相違点9に係るゲイト電極は不純物領域と実質的にオーバーラップしている構成要素を合わせ持つことにより、ゲイト電極のオーバーラップ部分下のゲイト絶縁膜が不純物領域形成時のイオンドーピングによって結晶性が破壊されず、かつ半導体領域および絶縁膜をアニール処理するので、ゲイト電極をオーバーラップさせることによるオン電流の増加効果が十分期待できるため、上記刊行物1のものに比べ信頼性に優れ、劣化の程度の少ない薄膜半導体集積回路を得ることができるという特有の作用効果を奏するものである。
上記刊行物2〜13(上記刊行物5を除く。)には、そのいずれにも、本件請求項3に係る発明の「該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程と、該第2の半導体領域に第2の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程と、該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程と、該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程」をその定められた順序で行う構成要素に、ゲイト電極は不純物領域と実質的にオーバーラップしている構成要素を合わせ持つ点についての記載及び示唆はない。
例えば、上記刊行物4には、「600℃程度の温度下で24時間〜72時間の熱アニール処理を行うと、アモルファスシリコン膜3のチャネル形成領域5がポリシリコン化されると同時に不純物注入領域7が活性化される。」、「次に、全表面に酸化シリコンや窒化シリコン等からなるゲート絶縁膜8を形成する。」旨の記載があり、本件請求項3に係る発明と比べて、絶縁膜を形成する工程と、半導体領域をアニール処理する工程(半導体領域および絶縁膜をアニール処理する工程ではない)の順序が逆である。
したがって、本件請求項3に係る発明は、上記刊行物1〜4、6〜13に記載の発明に基づいて当業者が容易に発明をすることができたものではない。

なお、上記刊行物5については、前記3.(3)に記載したように、公知文献ではなく、また、本件請求項1ないし3に係る発明と同一の発明でもない。


(5)むすび
以上、特許異議申立ての理由及び証拠によっては、本件請求項1ないし3に係る発明の特許を取り消すことができない。
そして、他に本件請求項1ないし3に係る発明の特許を取り消すべき理由を発見しない。
よって、特許法等の一部を改正する法律(平成6年法律第116号)附則第14条の規定に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令(平成7年政令第205号)第4条第2項の規定により、結論のとおり決定する。
 
発明の名称 (54)【発明の名称】
薄膜半導体集積回路の作製方法
(57)【特許請求の範囲】
【請求項1】
絶縁表面上に島状の半導体領域を形成する第1の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該半導体領域を覆って、絶縁膜を形成する第3の工程と、
該半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
前記ゲイト電極は前記不純物領域と実質的にオーバーラップしていることを特徴とする薄膜半導体集積回路の作製方法。
【請求項2】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1および第2の半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第3の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
第1の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
第2の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。
【請求項3】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程と、
該第2の半導体領域に第2の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程と、
該絶縁膜上にゲイト電極・配線を形成する第6の工程とを有し、
該第1および第2の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。
【請求項4】
絶縁表面上に島状の半導体領域を形成する第1の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該半導体領域を覆って、絶縁膜を形成する第3の工程と、
該半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
第4の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれることを特徴とする薄膜半導体集積回路の作製方法。
【請求項5】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1および第2の半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第3の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
第4の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれ、
第1の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
第2の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。
【請求項6】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程と、
該第2の半導体領域に第2の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程と、
該絶縁膜上にゲイト電極・配線を形成する第6の工程とを有し、
第5の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれ、
該第1および第2の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。
【請求項7】
絶縁表面上に島状の半導体領域を形成する第1の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該半導体領域を覆って、絶縁膜を形成する第3の工程と、
該半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
第1の工程と第2の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有することを特徴とする薄膜半導体集積回路の作製方法。
【請求項8】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1および第2の半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第3の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
第1の工程と第2の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有し、
第1の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
第2の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。
【請求項9】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程と、
該第2の半導体領域に第2の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程と、
該絶縁膜上にゲイト電極・配線を形成する第6の工程とを有し、
第1の工程と第2の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有し、
該第1および第2の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。
【請求項10】
絶縁表面上に島状の半導体領域を形成する第1の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該半導体領域を覆って、絶縁膜を形成する第3の工程と、
該半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
該半導体領域は窒化珪素を主成分とする被膜上に形成されることを特徴とする薄膜半導体集積回路の作製方法。
【請求項11】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1および第2の半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第3の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
該半導体領域は窒化珪素を主成分とする被膜上に形成され、
第1の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
第2の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。
【請求項12】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程と、
該第2の半導体領域に第2の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程と、
該絶縁膜上にゲイト電極・配線を形成する第6の工程とを有し、
該半導体領域は窒化珪素を主成分とする被膜上に形成され、
該第1および第2の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。
【請求項13】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1および第2の半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第3の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
第5の工程の後、第2の半導体領域に形成されたゲイト電極・配線の側面および上面が陽極酸化されることによって、表面に酸化物被膜が形成される工程を有し、
第1の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
第2の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。
【発明の詳細な説明】
【0001】
【産業上の利用分野】
本発明は、絶縁表面上に形成された薄膜トランジスタを有する半導体集積回路の作製方法に関する。本発明において、絶縁表面とは、絶縁基板や、その上に形成された絶縁被膜、あるいは半導体や金属材料上に形成された絶縁被膜のことである。本発明は特に、アルミニウムを主成分とする金属材料をゲイト電極・配線材料として用いた集積回路で、液晶ディスプレー等に用いられるアクティブマトリクス回路に関する。
【0002】
【従来の技術】
従来、薄膜トランジスタ(TFT)は、単結晶半導体集積回路技術を援用して、自己整合法(セルフアライン法)を用いて作製されてきた。この方法は半導体被膜上にゲイト絶縁膜を介してゲイト電極を形成し、このゲイト電極をマスクとして、前記半導体被膜中に不純物を導入するものである。不純物を導入する手段としては、熱拡散法、イオン注入法、プラズマドーピング法、レーザードーピング法が用いられる。
【0003】
従来、TFTはゲイト電極材料として、単結晶半導体集積回路技術を援用して、ドーピングによって導電率を高めたシリコンを用いていた。これは耐熱性が高く、高温処理をおこなう場合には理想的な材料であった。しかしながら、近年になると、シリコンゲイトを用いることが適切でないことが明らかになった。
第1は、導電率が低いということである。これは、それまで比較的、小さな面積のデバイスにおいては目立たなかったが、液晶ディスプレーが大型化するにつれて、アクティブマトリクス回路も大型化し、しかも、デザインルール(ゲイト配線の幅)が据え置かれたために、顕著になった。
【0004】
第2は基板材料に関連する問題で、デバイスの大型化に伴って、用いられる基板材料が石英やシリコンウェハーのような耐熱性の高い高価な材料ではなく、コーニング社の7059番ガラスやNHテクノグラス社のNA-35、NA-45等の硼珪酸ガラスのように、安価だが耐熱性に劣る低廉な材料を用いる必要が生じた。シリコンゲイトの形成には少なくとも650℃以上の熱処理が必要であるので、このような材料を基板とすることは適切ではなかった。
【0005】
このような問題から、シリコンゲイトに代えてアルミニウムゲイトを用いることが必要とされた。この場合、純粋なアルミニウムを用いてもよいが、耐熱性が極端に劣るために、通常はシリコンや銅、スカンジウム(Sc)等の材料が微量添加される。それでも、アルミニウムは耐熱性の点で問題があるので、例えば、イオン注入等の加速したイオンを利用したドーピング工程の後の不純物の活性化には熱アニールを用いることはできず、レーザー照射のような光アニールが用いられた。その際も、アルミニウムゲイトが光照射によって、ダメージを受けないように照射する光の強度等は大きな制約が課せられた。
【0006】
鏡面を有するアルミニウム自体は紫外線から赤外線まで、広い波長域にわたって、光を反射するのであるが、例えば、フラッシュランプ・アニールでは、光照射の持続時間が長いため、シリコン膜等に吸収された光によってシリコン膜が昇温し、それが熱伝導によってアルミニウムに伝わり、アルミニウムが溶融・変形するので適切でなかった。レーザー・アニールでも、連続発振のレーザー光を照射する方式でも同様の問題が生じた。極めて短いパルス発振のレーザーを照射する場合にはシリコン膜に吸収された光はシリコン膜のアニールのみに使用され、アルミニウムは昇温せず、利用することができた。
【0007】
図4に示すのは、上記の思想に基づいた薄膜トランジスタの作製工程である。まず、基板401上に下地絶縁膜402を堆積し、さらに、島状の結晶性半導体領域403、404を形成する。そして、これを覆って、ゲイト絶縁膜として機能する絶縁膜405を形成する。(図4(A))
【0008】
そして、アルミニウムを主成分とする材料を用いてゲイト電極・配線406、407を形成する。(図4(B))
次に、ゲイト電極・配線406、407をマスクとして、イオン注入法、イオンドーピング法等の手段によって、自己整合的に不純物(例えば、燐(P)や硼素(B))を注入し、不純物領域408、409を形成する。ここでは、不純物領域408には燐が注入され、同408には硼素が注入されるので、前者はN型、後者はP型になるとする。(図4(C))
【0009】
その後、上面からパルスレーザー光を照射することによって不純物の導入された領域の活性化をおこなう。(図4(D))
最後に、層間絶縁物411を堆積し、各不純物領域にコンタクトホールを形成して、これに接続する電極・配線412〜416を形成して、薄膜トランジスタが完成する。(図4(E))
【0010】
【発明が解決しようする課題】
しかしながら、上記に示した方法では、不純物領域とチャネル形成領域(ゲイト電極の直下の半導体領域で不純物領域に挟まれている部分)の境界(例えば、図4(D)において、410で示す)は工程上、十分な処理を受けていないので、電気的に不安定であり、長時間の使用においてはリーク電流の増大等の問題が生じ、信頼性が低下することが明らかになった。すなわち、工程から明らかなように、ゲイト電極が形成された後は、不純物が導入されることも、レーザーが照射されることもないので、実質的に、チャネル形成領域の結晶性は変化しない。
【0011】
一方、チャネル形成領域に隣接する不純物領域は、最初、チャネル形成領域と同じ結晶性を有しているが、不純物導入の過程で結晶性が破壊される。不純物領域は後のレーザー照射工程によって回復されるが、当初の結晶性と同じ状態を再現することは難しく、特に不純物領域の中でも活性領域に接する部分は、レーザー照射の際に影となる可能性が高く、十分な活性化がおこなえない。すなわち、不純物領域と活性領域の結晶性が不連続であり、このためトラップ準位等が発生しやすい。特に不純物の導入方法として高速イオンを照射する方式を採用した場合には、不純物イオンが散乱によって、ゲイト電極部の下に回り込み、その部分の結晶性を破壊する。そして、このようなゲイト電極部の下の領域はゲイト電極部が影となってレーザー等によって活性化することが不可能であった。
【0012】
ゲイト絶縁膜についても同様であった。すなわち、チャネル形成領域の上のゲイト絶縁膜は初期の状態を保っているのに対し、不純物領域上のゲイト絶縁膜は不純物導入、レーザー照射等の工程によって大きく変化し、その境界部分では多くのトラップ準位が発生した。
【0013】
この問題点を解決する一つの方法は、裏面からレーザー等の光照射をおこなって、活性化することである。この方法では、ゲイト配線が影とならないので、活性領域と不純物領域の境界も十分に活性化される。しかし、この場合には基板材料が光を透過することが必要であり、多くのガラス基板は300nm以下の紫外光を透過することは難しいので、例えば、量産性に優れたKrFエキシマーレーザー(波長248nm)は利用できない。
【0014】
本発明は、かかる問題点を顧みてなされたものであり、活性領域と不純物領域の結晶性の連続性を達成することによって、信頼性の高い薄膜トランジスタを作製する方法を提唱し、さらに、このような薄膜トランジスタを集積化した高性能の薄膜半導体集積回路を得ることを課題とする。
【0015】
【問題を解決するための手段】
本発明は、熱アニール処理、あるいは、レーザーもしくはフラッシュランプ等の強力な光源より発せられる光エネルギーを照射する光アニール処理によって、不純物領域およびゲイト絶縁膜に加えてチャネル形成領域までをも活性化せしめることにより、上記の問題を解決する。
【0016】
本発明の基本的な構成は、以下のようなものである。まず、結晶性を有する島状の半導体領域上に不純物領域を形成するためのマスクとして機能する材料を形成したのち、これをマスクとしてイオンドーピング等の手段により、ドーピング不純物を半導体被膜中に導入する。マスクとして用いるべき材料としては、絶縁性のものではポリイミド等の有機材料や酸化珪素、窒化珪素等の珪素を含有するものが、また、導電性材料としてはアルミニウム、タンタル、チタン等の金属、窒化タンタル、窒化チタン等の導電性金属窒化物が好ましい。半導体領域とマスクが直接に接触することを避けたい場合には、間に酸化珪素や窒化珪素の被膜を形成すればよい。
【0017】
次に、このマスクを除去して、ゲイト絶縁膜として機能する絶縁膜を形成する。その後、熱アニールもしくは光アニール処理により、ドーピングされた不純物の活性化のみならず、ゲイト絶縁膜とチャネル形成領域の界面特性、チャネル形成領域と不純物領域の境界の特性を改善せしめる。その後、アルミニウムを主成分とするゲイト電極・配線を形成するものである。
熱アニール処理においては、アニール温度は650℃以下とする。また、光アニール処理において、レーザーを用いる場合には、KrFレーザー(波長248nm)、XeClレーザー(308nm)、ArFレーザー(193nm)、XeFレーザー(353nm)等の各種エキシマーレーザーや、Nd:YAGレーザー(1064nm)およびその第2、第3、第4高調波、炭酸ガスレーザー、アルゴンイオンレーザー、銅蒸気レーザー等を用いればよい。
【0018】
また、非コヒーレントな光源も低廉であり利用しやすい。例えば、キセノンランプ、クリプトンアークランプ、ハロゲンランプ等である。これらの光処理においては、半導体領域の上方からの照射だけでなく、裏面からの照射も、上方と裏面の双方から照射することも可能である。
また、これらの熱アニールあるいは光アニール処理に際しては、ハロゲン元素を含有する雰囲気(塩化水素、塩素、三塩化エチレン、フッ化水素、弗素、三フッ化窒素等を含有する雰囲気)や酸化性の雰囲気(酸素や各種酸化窒素、オゾン等を含有する雰囲気)でおこなうと効果的である。
【0019】
なお、ゲイト電極を形成する場合には、ゲイト電極と不純物領域との関係をオフセットゲイトとすることもオーバーラップゲイトとすることも任意である。オフセットゲイトとすれば、TFTのリーク電流を低減させることができる。ただし、オフセットゲイトの場合はTFTをオンとしたときの電流が少ないので、動作速度の点で不利であるので、通常はオフセットゲイトが、アクティブマトリクス回路の画素のスイッチングTFTやサンプリングTFTにのみ用い、その他の論理回路は若干のオーバーラップゲイトとするとよい。オーバーラップゲイトは寄生容量が存在するので高速動作では不利であるが、アクティブマトリクス回路程度の駆動においては問題はない。
【0020】
なお、このようにして形成したゲイト電極・配線の全部もしくは一部について、その上面および側面を陽極酸化して、耐圧の高い酸化アルミニウム被膜を形成すると、上部配線の短絡を防止することができる。特に配線の交差の多い、アクティブマトリクス回路においては、このように上面に陽極酸化被膜を形成すれば、層間短絡を防止することができる。また、酸化アルミニウムは誘電率が高いので、上部配線との間に容量(キャパシター)を形成することもできる。陽極酸化は、通常、電解溶液中で電気化学的におこなわれるが、公知のプラズマ陽極酸化法のように、減圧プラズマ雰囲気においておこなってもよいことはいうまでもない。
【0021】
【作用】
本発明では、ドーピングされた不純物の活性化のための熱アニールや光アニールをおこなう際にはゲイト電極・配線は形成されていないので、図4に示されるような従来のセルフアライン的なドーピングに比較して、熱アニールや光アニールの許容範囲が広くなる。例えば、従来の技術では使用できなかった熱アニールやフラッシュランプアニールを利用できるようになる。
また、熱アニール処理においては、不純物領域、チャネル形成領域、ゲイト絶縁膜が均等に加熱されるので、それらの境界部における不連続性は発生しない。同様に光アニール処理の場合においても、ゲイト電極が存在しないので影によって不連続性が生じることもない。
【0022】
また、光アニールや熱アニールをハロゲンを含有する雰囲気もしくは酸化性の雰囲気でおこなうと、特にゲイト絶縁膜や半導体領域中に残存する水素原子を置換する効果が認められる。ゲイト絶縁膜やチャネル形成領域では高い電界が発生し、その際に水素原子が珪素-水素、あるいは酸素-水素という形で存在すると、電界によって水素が離脱し、特性の経時変化をもたらすこととなる。水素の代わりにハロゲン、特に弗素や塩素が存在すると、珪素-ハロゲン、酸素-ハロゲンの結合は非常に強いので、容易には離脱せず、特性が安定する。
【0023】
【実施例】
〔実施例1〕 図1に本実施例を示す。本実施例は絶縁基板上にアクティブマトリクス回路と、その駆動のためのドライバー回路を形成する工程を示したものである。基板101は、ガラス基板で、例えば、コーニング7059等の無アルカリ硼珪酸ガラス基板である。これに下地の酸化膜として酸化珪素膜102を堆積した。酸化珪素膜の堆積方法は、例えば、スパッタ法や化学的気相成長法(CVD法)を使用できる。ここでは、TEOS(テトラ・エトキシ・シラン)と酸素を材料ガスとして用いて、プラズマCVD法によって成膜をおこなった。基板温度は200〜400℃とした。この下地酸化珪素膜の厚さは、500〜2000Åとした。
【0024】
次いで、アモルファスシリコン膜を堆積した。アモルファスシリコン膜の堆積方法としてはプラズマCVD法や減圧CVD法が用いられる。ここでは、モノシラン(SiH4)を材料ガスとして、プラズマCVD法によってアモルファスシリコン膜を堆積した。アモルファスシリコン膜の厚さは1000〜15000Åとした。そして、この膜を600℃で72時間アニールすることで結晶化させた。このようにして得た結晶性シリコン膜をエッチングして、島状シリコン領域103他を形成した。
【0025】
その後、プラズマCVD法によって、全面に窒化珪素膜を厚さ1000〜6000Å、例えば、3000Å形成した。この厚さはドーピングの際にマスクとして機能するに十分な厚さが選択される。そして、この窒化珪素膜をエッチングして、ドーピングのマスク104、105、106を形成した。そして、Nチャネル型TFTを形成する領域103をフォトレジストのマスク107で覆った。
【0026】
この状態でイオンドーピング法によって硼素イオンのドーピングをおこなった。これは、ジボラン(B2H6)を水素で希釈したガスを放電させて得たイオンを高電圧で引き出して、基板に照射するものである。イオンの加速電圧はシリコン領域の厚さによって変更されるが、典型的にはシリコン領域が1000Åの場合には、10〜30kVが適当である。本実施例では20kVとした。また、ドーズ量は1×1014〜6×1015原子/cm2、例えば、5×1014原子/cm2とした。こうして、P型不純物領域108、109を形成した。なお、図で示した不純物領域の範囲は名目的なもので、実際にはイオンの散乱等によって回り込みがあることはいうまでもない。(図1(A))
【0027】
同様に、フォトレジストマスク107を除去した後、Pチャネル型TFTを形成する領域をフォトレジストのマスク110で覆い、イオンドーピング法によって燐イオンのドーピングをおこなった。イオン源はフォスフィン(PH3)を水素で希釈したガスをもちいた。イオンの加速電圧は、10〜30kV、例えば、20kVとした。また、ドーズ量は1×1014〜6×1015原子/cm2、例えば、5×1014原子/cm2とした。こうして、N型不純物領域111を形成した。(図1(B))
【0028】
次に、フォトレジストマスク110およびマスク104〜106を除去し、ゲイト絶縁膜として機能する酸化珪素膜112を厚さ800〜1500Å、例えば、1200Å形成した。ここではその作製方法は下地酸化珪素膜102と同じ方法を採用した。そして、600℃で12〜48時間、例えば、24時間アニールすることによって、ドーピングされた不純物の活性化とゲイト絶縁膜とシリコン領域の界面特性の改善をおこなった。(図1(C))
【0029】
その後、スパッタ法によって厚さ3000〜8000Å、例えば、5000Åのアルミニウム膜(1〜5重量%のシリコンを含有する)を成膜し、これをエッチングして、アルミニウムゲイト電極・配線113、114、115、116を形成した。この際、ゲイト電極・配線113、114は不純物領域111、108に対してオーバーラップとなるようにした。一方、ゲイト電極・配線115はオフセットとなるようにした。また、ゲイト配線116は不純物領域上に形成されたため、TFTのゲイト電極としては機能せず、キャパシターの一方の電極として機能した。(図1(D))
【0030】
さらにTEOSを材料ガスとしたプラズマCVD法によって層間絶縁物として酸化珪素膜117を厚さ2000〜1000Å、例えば、5000Å形成し、これにコンタクトホールを形成した。そして、金属等の材料、例えば厚さ1000Åの窒化チタンと厚さ5000Åのアルミニウムの多層膜を形成し、これをエッチングして電極・配線118〜123を不純物領域やゲイト配線に形成した。図ではシリコン領域上のゲイト電極上にコンタクトが形成されている様子が示されているが、実際には、シリコン領域以外のゲイト配線上にコンタクトが形成される。(図1(E))
【0031】
最後に、パッシベーション膜として厚さ2000〜6000Å、例えば、3000Åの窒化珪素膜124をプラズマCVD法によって形成し、これと酸化珪素膜117をエッチングして、不純物領域109に対してコンタクトホールを形成した。そして、透明導電膜(例えば、インディウム錫酸化物膜)を形成し、これをエッチングして、画素電極125を形成した。(図1(F))
【0032】
以上の工程によって、Nチャネル型TFT126、Pチャネル型TFT127、128を形成することができた。また、TFT127に隣接して容量129(これはゲイト絶縁膜112を誘電体とする)も形成できた。本実施例では、TFT128はアクティブマトリクス回路の画素のスイッチング素子あるいはサンプリングTFTに用いられるTFTを表しており、TFT126、127はその他の論理回路に用いられるTFTを表している。
【0033】
図5は本実施例で示したTFTを用いて構成されるアクティブマトリクス回路とそのドライバー回路、その他の回路を基板504上に形成した場合のブロック図を示す。本実施例で示したTFT126、127は素のうちのX/Yデコーダー・ドライバーやCPU、各種メモリーの論理回路に使用される。一方、TFT128はアクティブマトリクス回路の画素のスイッチングTFT501やドライバー回路のサンプリングTFT、各種メモリーのマトリクス素子として用いられる。また、容量129はアクティブマトリクス回路の画素セル502の補助容量503や、各種メモリー回路の記憶素子い用いられる。
【0034】
〔実施例2〕 図2に本実施例を示す。本実施例はアモルファスシリコンの結晶化に際して結晶化促進の触媒元素を添加する以外は、ドーピングの工程までは実施例1と同様であるので、図1(A)および(B)を参照されたい。
まず、実施例1と同様に下地酸化膜を形成した基板上にアモルファスシリコン膜を厚さ300〜1000Å、例えば、500Å成膜した。そして、表面に薄い酢酸ニッケル膜もしくはニッケル膜を形成したのち、窒素もしくはアルゴン雰囲気において、500〜580℃で2〜8時間アニールすることにより、アモルファスシリコンを結晶化せしめた。この際、ニッケルは結晶化を促進する触媒として機能する。このようにして得た結晶性シリコン膜をエッチングして、島状シリコン領域を形成した。
【0035】
その後、プラズマCVD法によって、全面に酸化珪素膜を厚さ1000〜6000Å、例えば、3000Å形成した。そして、この酸化珪素膜をエッチングして、ドーピングのマスクを形成した。そして、Nチャネル型TFTを形成する領域をフォトレジストのマスクで覆った。
この状態でイオンドーピング法によって硼素イオンのドーピングをおこなった。ドーピングガスとして水素希釈したジボラン(B2H6)を用いた。イオンの加速電圧は、5〜30kV、例えば、10kVとした。また、ドーズ量は1×1014〜6×1015原子/cm2、例えば、2×1014原子/cm2とした。こうして、P型不純物領域202、203を形成した。
【0036】
同様に、イオンドーピング法によって燐イオンのドーピングをおこなった。ドーピングガスは水素希釈のフォスフィン(PH3)をもちいた。イオンの加速電圧は、5〜30kV、例えば、10kVとした。また、ドーズ量は1×1014〜6×1015原子/cm2、例えば、5×1014原子/cm2とした。こうして、N型不純物領域201を形成した。
【0037】
次に、マスク201〜203を除去し、ゲイト絶縁膜として機能する酸化珪素膜204を厚さ800〜1500Å、例えば、1200Å形成した。そして、KrFエキシマーレーザー(波長248nm)を照射することによって、ドーピングされた不純物の活性化とゲイト絶縁膜とシリコン領域の界面特性の改善をおこなった。レーザーのエネルギーとしては、250〜450mJ/cm2、ショット数は2〜50ショットが適当であった。また、レーザー照射時には、基板を250〜550℃に加熱すると、より効果的に活性化できた。
【0038】
エネルギー密度およびショット数はシリコン膜に依存するので、用いるシリコン膜の密度、結晶化度、ドーピング量等の特性に合わせて、最適なものを選択すればよい。典型的には、燐がドープされたものでドーズ量が2×1014原子/cm2、基板温度250℃、レーザーエネルギー300mJ/cm2で500〜1000Ω/□のシート抵抗が得られた。なお、図から明らかなように本実施例では不純物領域と活性領域の境界もレーザーによって照射されるので、従来の作製プロセス(図4参照)で問題となった境界の部分の劣化による信頼性の低下は著しく減少した。
【0039】
なお、本実施例のようにニッケル等の触媒元素を用いて結晶化をおこなうとアモルファスシリコン状態のままの領域が取り残されることが観察されるのであるが、上記のレーザー照射の工程によって、これらの残留したアモルファスシリコン領域も完全に結晶化することができた。(図2(A))
【0040】
その後、スパッタ法によって厚さ3000〜8000Å、例えば、5000Åのアルミニウム膜(0.1〜0.5重量%のスカンジウムを含有する)を成膜した。後の工程(多孔質陽極酸化物形成工程)において、アルミニウム膜とフォトレジストマスクとの密着性を高めるために、厚さ100〜300Å程度の陽極酸化膜をアルミニウム表面に形成してもよい。その場合はアンモニアでpH=7前後に調整した1〜5%のクエン酸のエチレングリコール溶液中に基板を浸し、アルミニウム膜全体に5〜20Vの電圧を印加すればよい。
【0041】
次に、これをエッチングして、アルミニウムゲイト電極・配線205、206、207、208を形成した。この際、ゲイト電極・配線205、206、207は、いずれも不純物領域201、202、203に対して、1μm程度のオーバーラップとなるようにした。また、ゲイト配線208は不純物領域上に形成されたため、TFTのゲイト電極としては機能せず、キャパシターの一方の電極として機能した。また、この状態でゲイト電極205、206はゲイト電極207、208とは完全に電気的に絶縁されている。なお、上記のパターニング・エッチング工程に用いたフォトレジストのマスク209、210、211、212はそのまま残しておいた。(図2(B))
【0042】
そして、ゲイト電極・配線207、208に電解溶液中で電流を印加することによってゲイト電極の側面に多孔質の陽極酸化物213、214を形成した。この陽極酸化工程は、3〜20%のクエン酸もしくはショウ酸、燐酸、クロム酸、硫酸等の酸性の水溶液を用いておこなった。この場合には、10〜30V程度の低電圧で0.5μm以上、例えば、2μmの厚い陽極酸化物を形成した。陽極酸化物の幅は陽極酸化時間に依存した。この際、ゲイト電極・配線205、206には電流が印加されなかったので陽極酸化はおこらなかった。(図2(C))
【0043】
この結果、当初、ゲイト電極205〜207は不純物領域に対して、いずれも1μm程度オーバーラップの状態であったのであるが、ゲイト電極207のみが陽極酸化によって、その表面が2μm後退してしまったために、一転して、1μmのオフセット状態となってしまった。このように、陽極酸化を利用することによって、安定してオフセット幅を制御することができる。
【0044】
その後、フォトレジストのマスク209〜212を剥離し、改めて、アクティブマトリクス回路以外の領域をフォトレジスト215で覆った。そして、ゲイト電極・配線212、213に電流を通じて陽極酸化をおこない、多孔質陽極酸化物213、214の内側とゲイト電極・配線207、208の上面に緻密な陽極酸化物(酸化アルミニウム)被膜216、217を厚さ1000〜2500Å形成した。陽極酸化は、アンモニアでpH=7前後に調整した1〜5%のクエン酸のエチレングリコール溶液中に基板を浸し、アクティブマトリクス回路の全てのゲイト配線を正極とし、印加する電圧を1〜5V/分で昇圧することによっておこなった。
【0045】
このようにして形成される陽極酸化物被膜はバリヤ型陽極酸化物と賞され、耐圧に優れている。このゲイト電極上の陽極酸化物は上部配線との短絡を防止するためのものであるので、その目的に適切な厚さが選択されればよい。なお、アクティブマトリクス回路領域以外はフォトレジスト215でマスクされており、また、アクティブマトリクス回路とは電気的に絶縁されていたため、陽極酸化はおこなわれなかった。(図2(D))
【0046】
その後、フォトレジスト215を除去し、TEOSを材料ガスとしたプラズマCVD法によって層間絶縁物として酸化珪素膜218を厚さ2000〜1000Å、例えば、5000Å形成し、これにコンタクトホールを形成した。そして、厚さ5000Åのアルミニウム膜を形成し、これをエッチングして電極・配線219〜224を不純物領域やゲイト配線に形成した。(図2(E))
【0047】
最後に、パッシベーション膜として厚さ2000〜6000Å、例えば、3000Åの窒化珪素膜225をプラズマCVD法によって形成し、これと酸化珪素膜218をエッチングして、不純物領域203に対してコンタクトホールを形成した。そして、透明導電膜(例えば、インディウム錫酸化物膜)を形成し、これをエッチングして、画素電極226を形成した。(図2(F))
【0048】
以上の工程によって、Nチャネル型TFT227、Pチャネル型TFT228、229を形成することができた。また、TFT229に隣接して容量230(これはゲイト絶縁膜204を誘電体とする)も形成できた。本実施例では、TFT229はアクティブマトリクス回路の画素のスイッチング素子あるいはサンプリングTFTに用いられるTFTを表しており、TFT227、228はその他の論理回路に用いられるTFTを表している。
【0049】
〔実施例3〕 図3に本実施例を示す。まず、基板(コーニング7059)上に下地の酸化珪素膜を形成し、さらに、島状のアモルファスシリコン膜を厚さ300〜1000Å、例えば、500Å成膜した。そして、レーザー照射によってアモルファスシリコン膜の結晶化をおこなった。
【0050】
レーザーはKrFエキシマーレーザー(波長248nm、パルス幅20nsec)を使用し、レーザーのエネルギー密度は250〜450mJ/cm2とした。レーザー照射の際、基板は350〜450℃に加熱した。レーザーのショット数は2〜10ショットとした。レーザーのエネルギー密度、ショット数、温度はアモルファスシリコン膜の膜質に依存するので、膜質によって最適な値を選択すればよい。また、本実施例ではパルスレーザーを用いたが、アルゴンイオンレーザーのごとき連続発振レーザーを用いてもよい。このようにして得た結晶性シリコン膜をエッチングして、島状シリコン領域を形成した。
【0051】
その後、プラズマCVD法によって、全面に窒化珪素膜301を厚さ500Å堆積した。続いて、同じくプラズマCVD法によって、全面に酸化珪素膜を厚さ3000Å形成した。そして、この酸化珪素膜をエッチングして、ドーピングのマスク302、303、304を形成した。さらに、Nチャネル型TFTを形成する領域をフォトレジストのマスク305で覆った。
【0052】
この状態でイオンドーピング法によって硼素イオンのドーピングをおこなった。ドーピングガスとして水素希釈したジボラン(B2H6)を用いた。イオンの加速電圧は、10〜50kV、例えば、20kVとした。窒化珪素膜301が存在する分だけ、加速電圧は高くする必要がある。また、ドーズ量は1×1014〜6×1015原子/cm2、例えば、3×1015原子/cm2とした。こうして、P型不純物領域306、307を形成した。(図3(A))
【0053】
フォトレジストマスク305を除去した後、再び、イオンドーピング法によって燐イオンのドーピングをおこなった。ドーピングガスは水素希釈のフォスフィン(PH3)をもちいた。イオンの加速電圧は、10〜50kV、例えば、20kVとした。また、ドーズ量は1×1014〜6×1015原子/cm2、例えば、1×1015原子/cm2とした。この際には、燐は全面に注入されたが、燐のドーズ量が先のドーピングの硼素のドーズ量よりも小さいので、先に形成されたP型不純物領域306、307の導電型は相変わらずP型であった。こうして、N型不純物領域309を形成した。(図3(B))
【0054】
次に、フォトレジストマスク308およびマスク302〜304、窒化珪素膜301を除去し、ゲイト絶縁膜として機能する酸化珪素膜310を厚さ800〜1500Å、例えば、1200Å形成した。そして、ハロゲンランプ光を瞬間的にを照射することによって、ドーピングされた不純物の活性化とゲイト絶縁膜とシリコン領域の界面特性の改善をおこなった。
【0055】
ランプから放射される光の強度は、モニターの単結晶シリコンウェハー上の温度が800〜1300℃、代表的には900〜1200℃の間にあるように調整した。具体的には、シリコンウェハーに埋め込んだ熱電対の温度をモニターして、これを赤外線の光源にフィードバックさせた。昇温は、一定で速度は50〜200℃/秒、降温は自然冷却で20〜100℃であった。
【0056】
特に真性または実質的に真性の非晶質珪素は可視光、特に0.5μm未満の波長の光ではよく吸収され、光を熱に変換できるが、本発明の光は0.5〜4μmの波長の光を照射する。この波長は結晶化させた真性または実質的に真性(燐またはホウ素が1017cm-3以下)の珪素膜に対し、有効に光を吸収し、熱に変換できる。また、10μm以上の波長の遠赤外光はガラス基板に吸収され、加熱されるが、4μm以下の波長が大部分の場合はガラスの加熱が極めて少ない。すなわち、結晶化された珪素膜をさらに結晶化させるには0.5〜4μmの波長が有効である。
【0057】
なお、図から明らかなように、本実施例では、基板の上下から光を照射したので従来の作製プロセス(図4参照)で問題となった境界の部分の劣化による信頼性の低下は著しく減少した。(図3(C))
その後、スパッタ法によって厚さ3000〜8000Å、例えば、5000Åのアルミニウム膜(1〜5重量%のスカンジウムを含有する)を成膜し、これをエッチングして、アルミニウムゲイト電極・配線311、312、313、314を形成した。
【0058】
この際、実施例2と同様に、アクティブマトリクス回路以外の領域をフォトレジスト315で覆っって、ゲイト電極・配線313、314に電流を通じて陽極酸化をおこない、酸化アルミニウム被膜を厚さ1000〜2500Å、ゲイト電極・配線313、314の上面および側面にはバリヤ型の陽極酸化物被膜を形成した。
【0059】
また、この際、ゲイト電極・配線311、312は不純物領域309、306に対してオーバーラップとなるようにした。一方、ゲイト電極・配線303はオフセットとなるようにしたが、実施例2とは異なって、不純物領域307の一方(画素電極を形成する方)はオフセットとし、他方はオーバーラップとなるようにした。また、ゲイト配線314は不純物領域上に形成されたため、TFTのゲイト電極としては機能せず、キャパシターの一方の電極として機能した。(図3(D))
【0060】
その後、フォトレジスト315を除去し、TEOSを材料ガスとしたプラズマCVD法によって層間絶縁物として酸化珪素膜316を厚さ5000Å形成し、これにコンタクトホールを形成した。そして、厚さ5000Åのアルミニウム膜を形成し、これをエッチングして電極・配線317〜322を不純物領域やゲイト配線に形成した。(図3(E))
【0061】
最後に、パッシベーション膜として厚さ3000Åの窒化珪素膜323をプラズマCVD法によって形成し、これと酸化珪素膜316をエッチングして、不純物領域307に対してコンタクトホールを形成した。そして、透明導電膜(例えば、インディウム錫酸化物膜)を形成し、これをエッチングして、画素電極324を形成した。(図3(F))
【0062】
以上の工程によって、Nチャネル型TFT325、Pチャネル型TFT326、327を形成することができた。また、TFT327に隣接して容量328(これはゲイト絶縁膜310を誘電体とする)も形成できた。本実施例では、TFT327はアクティブマトリクス回路の画素のスイッチング素子あるいはサンプリングTFTに用いられるTFTを表しており、TFT325、326はその他の論理回路に用いられるTFTを表している。
【0063】
【発明の効果】
本発明によって、アルミニウムを主成分とする材料によってゲイト電極・配線を構成する薄膜半導体集積回路を形成することができた。本実施例によるTFTは650℃以下の低温プロセスによるものでありながら、信頼性に優れ、劣化の程度の少ないものであった。具体的には、ソースを接地し、ドレインもしくはゲイトの一方もしくは双方に+20V以上、もしくは-20V以下の電位を加えた状態で10時間以上放置した場合でもトランジスタの特性には大きな影響はなかった。以上のように、本発明は工業上有益な発明である。
【図面の簡単な説明】
【図1】 本発明の実施例を示す。(実施例1参照)
【図2】 本発明の実施例を示す。(実施例2参照)
【図3】 本発明の実施例を示す。(実施例3参照)
【図4】 従来の技術の例を示す。
【図5】 本発明を用いた集積回路のブロック図を示す。
【符号の説明】
101・・・・・・・・・・・ 基板
102・・・・・・・・・・・ 下地酸化膜
103・・・・・・・・・・・ 島状半導体領域
104、105、106・・・ ドーピングマスク
107・・・・・・・・・・・ フォトレジストのマスク
108、108・・・・・・・ P型不純物領域
110・・・・・・・・・・・ フォトレジストのマスク
111・・・・・・・・・・・ N型不純物領域
112・・・・・・・・・・・ ゲイト絶縁膜
113、114、115・・・ ゲイト電極
116・・・・・・・・・・・ ゲイト配線
117・・・・・・・・・・・ 層間絶縁物
118〜123・・・・・・・ 上部配線・電極
124・・・・・・・・・・・ パッシベーション膜
125・・・・・・・・・・・ 画素電極
126・・・・・・・・・・・ Nチャネル型TFT
127、128・・・・・・・ Pチャネル型TFT
129・・・・・・・・・・・ 容量
 
訂正の要旨 (i) 訂正事項1
「【請求項1】
絶縁表面上に島状の半導体領域を形成する第1の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該半導体領域を覆って、絶縁膜を形成する第3の工程と、
該半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程と
を有することを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項1】
絶縁表面上に島状の半導体領域を形成する第1の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該半導体領域を覆って、絶縁膜を形成する第3の工程と、
該半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
前記ゲイト電極は前記不純物領域と実質的にオーバーラップしていることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
(ii) 訂正事項2
「【請求項3】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程と
該第2の半導体領域に第1の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程と、
該第1および第2の半導体領域をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
該第1および第2の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項3】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程と、
該第2の半導体領域に第2の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程と、
該絶縁膜上にゲイト電極・配線を形成する第6の工程とを有し、
該第1および第2の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
(iii) 訂正事項3
「【請求項6】
請求項1乃至3において、第4の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれることを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項4】
絶縁表面上に島状の半導体領域を形成する第1の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該半導体領域を覆って、絶縁膜を形成する第3の工程と、
該半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
第4の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
(iv) 訂正事項4
「【請求項6】
請求項1乃至3において、第4の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれることを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項5】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1および第2の半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第3の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
第4の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれ、
第1の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
第2の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
(v) 訂正事項5
「【請求項6】
請求項1乃至3において、第4の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれることを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項6】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程と、
該第2の半導体領域に第2の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程と、
該絶縁膜上にゲイト電極・配線を形成する第6の工程とを有し、
第5の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれ、
該第1および第2の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
(vi) 訂正事項6
「【請求項7】
請求項1乃至3において、第1の工程と第2の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有することを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項7】
絶縁表面上に島状の半導体領域を形成する第1の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該半導体領域を覆って、絶縁膜を形成する第3の工程と、
該半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
第1の工程と第2の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有することを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
(vii) 訂正事項7
「【請求項7】
請求項1乃至3において、第1の工程と第2の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有することを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項8】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1および第2の半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第3の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
第1の工程と第2の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有し、
第1の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
第2の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
(viii) 訂正事項8
「【請求項7】
請求項1乃至3において、第1の工程と第2の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有することを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項9】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程と、
該第2の半導体領域に第2の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程と、
該絶縁膜上にゲイト電極・配線を形成する第6の工程とを有し、
第1の工程と第2の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有し、
該第1および第2の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
(ix) 訂正事項9
「【請求項8】
請求項1乃至3において、該半導体領域は窒化珪素を主成分とする被膜上に形成されることを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項10】
絶縁表面上に島状の半導体領域を形成する第1の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該半導体領域を覆って、絶縁膜を形成する第3の工程と、
該半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
該半導体領域は窒化珪素を主成分とする被膜上に形成されることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
(x) 訂正事項10
「【請求項8】
請求項1乃至3において、該半導体領域は窒化珪素を主成分とする被膜上に形成されることを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項11】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1および第2の半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第3の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
該半導体領域は窒化珪素を主成分とする被膜上に形成され、
第1の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
第2の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
(xi) 訂正事項11
「【請求項8】
請求項1乃至3において、該半導体領域は窒化珪素を主成分とする被膜上に形成されることを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項12】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1の半導体領域にN型もしくはP型のいずれかの導電型の不純物領域を形成する第2の工程と、
該第2の半導体領域に第2の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第3の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第4の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第5の工程と、該絶縁膜上にゲイト電極・配線を形成する第6の工程とを有し、
該半導体領域は窒化珪素を主成分とする被膜上に形成され、
該第1および第2の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
(xii) 訂正事項12
「【請求項9】
請求項2において、第5の工程の後、第2の半導体領域に形成されたゲイト電極・配線の側面および上面が陽極酸化されることによって、表面に酸化物被膜が形成される工程を有することを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項13】
絶縁表面上に第1および第2の島状の半導体領域を形成する第1の工程と、
該第1および第2の半導体領域に、選択的に不純物を導入して不純物領域を形成する第2の工程と、
該第1および第2の半導体領域を覆って、絶縁膜を形成する第3の工程と、
該第1および第2の半導体領域および絶縁膜をアニール処理する第4の工程と、
該絶縁膜上にゲイト電極・配線を形成する第5の工程とを有し、
第5の工程の後、第2の半導体領域に形成されたゲイト電極・配線の側面および上面が陽極酸化されることによって、表面に酸化物被膜が形成される工程を有し、
第1の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
第2の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
異議決定日 2002-12-26 
出願番号 特願平6-145378
審決分類 P 1 652・ 534- YA (H01L)
P 1 652・ 121- YA (H01L)
最終処分 維持  
前審関与審査官 棚田 一也  
特許庁審判長 松本 邦夫
特許庁審判官 橋本 武
池渕 立
登録日 2000-10-06 
登録番号 特許第3117872号(P3117872)
権利者 株式会社半導体エネルギー研究所
発明の名称 薄膜半導体集積回路の作製方法  
代理人 玉城 信一  
代理人 玉城 信一  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ