ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 G06F |
|---|---|
| 管理番号 | 1078988 |
| 審判番号 | 不服2000-9386 |
| 総通号数 | 44 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 1999-02-02 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2000-06-22 |
| 確定日 | 2003-06-19 |
| 事件の表示 | 平成 9年特許願第202430号「レジスタファイル」拒絶査定に対する審判事件[平成11年 2月 2日出願公開、特開平11- 31137]について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯・本願発明 本願は、平成9年7月11日の出願であって、特許法第17条の2第1項第3号に規定する期間内である平成12年7月19日付けで、請求項の削除を目的として明細書について補正をしたものであり、その請求項4に係る発明(以下、本願発明という。)は、その補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項4に記載された次の事項により特定されるものと認める。 「【請求項4】複数のプロセッサ要素からなるマルチプロセッサ構成において、 前記複数のプロセッサ要素の各々が備える複数ワードからなるレジスタファイルであって、他のプロセッサ要素と共有するために複数のプロセッサ要素で同時にアクセスできるポートを有するワード部分と、自プロセッサ要素のみがアクセス可能なワード部分と、に分割され、 第1のプロセッサ要素が所有するレジスタファイルの、第2のプロセッサ要素と共有されてアクセスされるワード部分のメモリセルが、 前記第1のプロセッサ要素の演算結果を書き込むための書き込みポートと、 前記第2のプロセッサ要素へデータを供給するための読み出しポートとを有することを特徴とするレジスタファイル。」 2.引用例 これに対して、原査定の拒絶の理由に引用された特開昭63-47835号公報(昭和63年2月29日出願公開。以下、引用例1という。)には、複数の計算機ユニット間の通信を効率良く行って種々の演算処理を効率良く、しかも柔軟に実行することのできるパイプライン計算機について、図面と共に次の事項が記載されている。 (a)「各計算機ユニットは1a,1b,1c,〜1n にそれぞれ設けられるメモリ2a,2b,2c,〜2nは、そのアドレス空間を第1図に模式的に示すようにローカルメモリ部 3a,3b,3c,〜3nと、共有メモリ部 4a,4b,4c,〜4n-1とに分けている。即ち、前記各メモリ2a,2b,2c,〜2nは、そのメモリ空間の一部を隣接する計算機ユニット1a,1b,1c〜1n 間で、それらの隣接計算機ユニット間に共通な共有メモリ部4a,4b,4c,〜4n -1としている。 具体的には1段目と2段目の計算機ユニット1a,1bは、そのメモリ2a,2bの一部をそれぞれ共有メモリ部4aとし、上記各計算機ユニット1a,1bで共通にアクセス可能なメモリ空間としている。また2段目と3段目の計算機ユニット1b,1cは、そのメモリ2b,2cの一部をそれぞれ共有メモリ部4bとし、上記各計算機ユニット1b,1cにて共通にアクセス可能なメモリ空間としている。」(第3頁右上欄第1行〜第17行) (b)「そして1段目の計算機ユニット1aは、入力データに対する演算処理を、そのステージに対して設定された演算処理内容に従って前記ローカルメモリ部3aを用いて実行し、その演算処理結果(出力データ)を2段目の計算機ユニット1bとの間で共通に設定された共有メモリ部4aに書込むものとなっている。 そして2段目の計算機ユニット1bは、上記共有メモリ部4aに書込まれたデータを入力データとし、この共有メモリ部4aをアクセスして該データを読出し, そのステージに対して設定された演算処理をローカルメモリ部3bを用いて実行している。そしてその演算結果を3段目の計算機ユニット1cとの間で共通に設定された共有メモリ部4bに書込むものとなっている。」(第3頁右上欄第18行〜同頁左下欄第12行) (c)「第2図は1段目のステージと2段目のステージとの間の関係を詳細に示すものである。各ステージにおける計算機ユニット1a,1bは、それぞれ処理プロセッサ6a,6bとメモリ2a,2bに対するメモリ制御部7a,7bとを備えている。 尚、メモリ2aは計算機ユニット1aの本体である処理プロセッサ6aに対するローカルメモリ部3aと、次段の計算機ユニット1bとの間で共通に設定されたアドレス空間からなる共有メモリ部4aとにより構成される。そして処理プロセッサ6aの制御の下でメモリ制御部7aにてアクセスされるようになっている。 またメモリ2bは計算機ユニット1bの本体である処理プロセッサ6bに対するローカルメモリ部3bと、前段の計算機ユニット1aとの間で共通に設定されたアドレス空間から成る共有メモリ部4a、および次段の計算機ユニット1cとの間で共通に設定されたアドレス空間から成る共有メモリ部4bとにより構成される。そして処理プロセッサ6bの制御の下でメモリ制御部7bにてアクセスされるようになっている。」(第3頁右下欄第7行〜第4頁左上欄第7行) 上記記載事項(a),(c)によれば、引用例1のパイプライン計算機は複数の計算機ユニットからなるマルチプロセッサ構成であることは明らかであり、各計算機ユニットにはそれぞれメモリが設けられ、各メモリのアドレス空間はローカルメモリ部と共有メモリ部とに分けられていることが記載されており、該ローカルメモリ部は対応する計算機ユニットのみがアクセス可能であり、該共有メモリ部は隣接する計算機ユニットと共通にアクセス可能であることは明らかである。 また、上記記載事項(b)によれば、1段目の計算機ユニット1aに設けられたメモリ2aの一部で、2段目の計算機ユニット1bと共通に設定された共有メモリ部4aに対して、計算機ユニット1aは演算処理結果を書き込み、計算機ユニット1bは該共有メモリ部4aからデータを読み出していることは明らかであり、さらに、メモリへデータの書き込み、読み出しは、メモリに設置されたポートを介して行われるのが常套手段であるから、該共有メモリ部4aは1段目の計算機ユニット1aの演算処理結果を書き込むためのポートと、2段目の計算機ユニット1bへデータを読み出すためのポートを実質的に有していると認められる。そして、共有メモリ部のアクセス方法については、その他の隣接する計算機ユニットの間でも同様に、隣接する計算機ユニットが共有メモリ部を共通にアクセス可能であるから、共有メモリ部は双方、すなわち複数の計算機ユニットで共通にアクセス可能なポートを有していると認められる。 よって、引用例1には、隣接する計算機ユニットの一方を「第1の計算機ユニット」、他方を「第2の計算機ユニット」とすると、 「 複数の計算機ユニットからなるマルチプロセッサ構成において、 前記複数の計算機ユニットの各々に設けられたアドレス空間を形成するメモリであって、隣接する計算機ユニットと共有するために複数の計算機ユニットで共通にアクセス可能なポートを有する共有メモリ部と、自計算機ユニットのみがアクセス可能なローカルメモリ部と、に分割され、 第1の計算機ユニットに設けられたメモリの、第2の計算機ユニットと共有されてアクセスされる共有メモリ部が、 前記第1の計算機ユニットの演算処理結果を書き込むためのポートと、 前記第2の計算機ユニットへデータを読み出すためのポートと を有することを特徴とするメモリ。」(以下、「引用例1に記載された発明」という。)が記載されていると認められる。 3.対比 本願発明と引用例1に記載された発明を対比する。 引用例1に記載された発明の「計算機ユニット」は、それぞれ演算処理を行うものであるから、本願発明の「プロセッサ要素」に相当し、本願発明の「レジスタファイル」はメモリ手段の一実施形態であるから、引用例1に記載された発明の「メモリ」とはメモリ手段である点で一致する。 また、引用例1に記載された発明の「メモリ」は、隣接する計算機ユニットと共有するために複数の計算機ユニットで共通にアクセス可能なポートを有する共有メモリ部と、自計算機ユニットのみがアクセス可能なローカルメモリ部とに分割され、本願発明の「レジスタファイル」と、他のプロセッサ要素と共有するために複数のプロセッサ要素で共通にアクセスできるポートを有する部分と、自プロセッサ要素のみがアクセス可能な部分とに分割される点で一致すると認められる。 そして、引用例1に記載された発明では、第1の計算機ユニットに設けられたメモリの、第2の計算機ユニットと共有されてアクセスされる共有メモリ部は、前記第1の計算機ユニットの演算処理結果を書き込むためのポートと、前記第2の計算機ユニットへデータを読み出すためのポートとを有していることから、引用例1に記載された発明の「メモリ」は、本願発明の「レジスタファイル」と、第1のプロセッサ要素が所有するメモリ手段の、第2のプロセッサ要素と共有されてアクセスされる部分が、前記第1のプロセッサ要素の演算結果を書き込むための書き込みポートと、前記第2のプロセッサ要素へデータを供給するための読み出しポートとを有する点でも一致すると認められる。 よって、両者は 「 複数のプロセッサ要素からなるマルチプロセッサ構成において、 前記複数のプロセッサ要素の各々が備えるメモリ手段であって、他のプロセッサ要素と共有するために複数のプロセッサ要素で共通にアクセスできるポートを有する部分と、自プロセッサ要素のみがアクセス可能な部分と、に分割され、 第1のプロセッサ要素が所有するメモリ手段の、第2のプロセッサ要素と共有されてアクセスされる部分が、 前記第1のプロセッサ要素の演算結果を書き込むための書き込みポートと、 前記第2のプロセッサ要素へデータを供給するための読み出しポートとを有することを特徴とするメモリ手段。 」 である点で一致し、以下の点で相違する。 (相違点) (1)本願発明の各プロセッサ要素が備えているメモリ手段は複数ワードからなるレジスタファイルであるのに対して、引用例1に記載された発明の各計算機ユニットが備えているのはアドレス空間を形成するメモリである点。 (2)本願発明の複数のプロセッサ要素で共通にアクセスできるワード部分は、同時にアクセスできるポートを有しているのに対して、引用例1に記載された発明の複数計算機ユニットで共通にアクセス可能な共有メモリ部が有しているポートは、同時にアクセスできるポートかどうかは明記されていない点。 4.当審の判断 上記相違点について検討する。 (1)複数のプロセッサが高速に処理を実行するために、各プロセッサが専用にアクセス可能なワード部分と複数のプロセッサが共通にアクセス可能なワード部分を有するレジスタファイルを使用することは周知の技術手段であり(必要とあれば、特開平5-334267号公報、特開平6-332700号公報を参照のこと)、この周知の技術手段を引用例1に記載された発明のメモリに替えて採用して本願発明のようにすることは当業者が容易になし得たものであるから、上記相違点(1)を格別のものとは認めることはできない。 (2)複数のプロセッサにより共通にアクセスされるメモリ手段において、メモリ手段に設置されているポート数により同時にアクセスできるプロセッサ数が制限されることは周知の技術であるから、引用例1に記載された発明の複数計算機ユニットで共通にアクセス可能な共有メモリ部が有しているポートを、同時にアクセス可能なポートとなるように必要に応じて増設等することは当業者が容易になし得たものであるから、上記相違点(2)を格別のものとは認めることはできない。 そして、本願発明の作用効果も、引用例1に記載された発明及び周知の技術手段から当業者が予測できる範囲内のものである。 5.むすび したがって、本願発明は、引用例1に記載された発明および周知の技術手段に基いて、当業者が容易に推考できたものと認められるから、特許法第29条第2項の規定により特許を受けることができない。 よって、結論のとおり審決する。 |
| 審理終結日 | 2003-04-10 |
| 結審通知日 | 2003-04-15 |
| 審決日 | 2003-05-06 |
| 出願番号 | 特願平9-202430 |
| 審決分類 |
P
1
8・
121-
Z
(G06F)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 石井 茂和、久保 正典 |
| 特許庁審判長 |
徳永 民雄 |
| 特許庁審判官 |
平井 誠 辻本 泰隆 |
| 発明の名称 | レジスタファイル |
| 代理人 | 河合 信明 |
| 代理人 | 机 昌彦 |
| 代理人 | 谷澤 靖久 |