ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 G11C |
---|---|
管理番号 | 1084426 |
審判番号 | 不服2001-21758 |
総通号数 | 47 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許審決公報 |
発行日 | 2000-03-03 |
種別 | 拒絶査定不服の審決 |
審判請求日 | 2001-12-06 |
確定日 | 2003-10-01 |
事件の表示 | 平成11年特許願第169401号「フラッシュEEpromメモリシステムとその使用方法」拒絶査定に対する審判事件[平成12年 3月 3日出願公開、特開2000- 67589]について、次のとおり審決する。 |
結論 | 本件審判の請求は、成り立たない。 |
理由 |
1.手続の経緯、本願発明 本願は、平成1年6月8日(パリ条約による優先権主張1988年6月8日、米国)に出願した特願平1-146051号の一部を平成8年6月10日に新たな特許出願とした特願平8-171806号の一部を、更に平成11年6月16日に新たな特許出願として出願したものであって、その請求項1に記載された発明(以下、「本願発明」という。)は、平成13年12月28日付けの手続補正書によって補正された明細書及び図面の記載からみて特許請求の範囲の請求項1に記載された次のとおりのものと認める。 「電気的に変更可能なメモリセルのアレイはセルのブロックに分割されており、それは前記ブロック内の個々のセルをアドレスしてその状態を読みかつ変更させる手段をもち、前記メモリセルは個々にフローティングゲートをもつ電界効果トランジスタをもち、そしてしきい値電圧レベルをもち、前記レベルは前記フローティングゲートに正味の電荷がないときに与えられるレベルであるが、前記レベルは前記フローティングゲートに保持される正味の電荷量により可変であるメモリセルのアレイに関して、前記アレイを操作する方法において: 2を超える複数の実効しきい値の電圧レベルを確立するステップであり、前記レベルは2を超える個々のセルの検出可能な複数の状態に対応するものであるステップと、 前記ブロック内の前記実効しきい値の電圧レベルを消去レベルに消去するステップと、 前記ブロック内のセルが消去された全回数に等しいカウントを蓄積するステップと、および 前記ブロック内の1つの少なくとも1つのアドレスされたセルの実効しきい値レベルを前記複数のレベルの1つにプログラムするステップで、前記アドレスされた少なくとも1つのフローティングゲートの電荷の量を、前記アドレスされた少なくとも1つのセルの実効しきい値電圧が前記実効しきい値電圧の複数のうちの1つに実質的に等しくなるまで、変更することにより、前記少なくとも1つのアドレスされたセルの状態は前記複数の状態の1つにプログラムされるステップとを含む方法。」 2.引用例に記載されている発明 これに対し、原査定の拒絶の理由に引用した、 特開昭62-6493号公報(昭和62年1月13日出願公開。以下、「引用例1」という。)には、以下の記載がなされている。 (a)本発明はEPEOMやEEPROMをメモリセルトランジスタとする書込みと消去が可能な半導体メモリ装置に関するものである。(第1頁右下欄7行〜9行) (b)以下、実施例について具体的に説明する。一例として1個のメモリトランジスタに2ビット分の情報を書き込む場合について説明する。EPROMやEEPROMの書込み後のしきい値Vthは、書込み電圧であるコントロールゲート電圧VCEによって第1図に示されるように変化する。(第2頁右上欄16行〜左下欄4行) (c)第2図は一実施例における書込み回路部分を示すものである。2はメモリセルトランジスタであり、マトリックス状に配列されており、書込み時及び読出し時にはX,Yデコーダ(図示略)により選択されるようになっている。(第2頁左下欄7行〜12行) そして、EEPROMのメモリセルは、その記憶内容を電気的に変更可能であり、また前記メモリセルは、フローティングゲートをもつ電界効果トランジスタ構造をしており、しきい値電圧レベルをもち、該レベルは前記フローティングゲートに保持される正味の電荷量によって可変されるものであることは明らかである。したがって、上記引用例1に記載されている事項を本願発明のように方法のカテゴリで表現すると、上記引用例1には、 「電気的に変更可能なメモリセルをアドレスしてその状態を読みかつ変更させる手段をもち、前記メモリセルは個々にフローティングゲートをもつ電界効果トランジスタをもち、そしてしきい値電圧レベルをもち、前記レベルは前記フローティングゲートに正味の電荷がないときに与えられるレベルであるが、前記レベルは前記フローティングゲートに保持される正味の電荷量により可変であるメモリセルのアレイに関して、前記アレイを操作する方法において、 4つの状態の実効しきい値の電圧レベルを確立するステップであり、前記レベルは4つの状態のいずれかにあるセルの検出可能な状態に対応するものであるステップと、 前記メモリセルの前記実効しきい値の電圧レベルを消去レベルに消去するステップとを含む方法。」(以下、「引用例1記載発明」という。) また、原査定の拒絶の理由に引用した、実願昭61-100565号(実開昭63-6600号公報)のマイクロフィルム(昭和63年1月16日出願公開。以下「引用例2」という。)には、「この考案はかかる従来の問題点を解消するためになされたもので、不揮発性メモリにデータエリアと退避エリアとを設けて、データエリアのカウンタで計数した書換え回数が制限回数を越えたら、退避アリアに書換えができるようにして、書換え回数を実質的に増加し、かつその書換えられたデータの管理を安全に保証できる不揮発性メモリへのデータ格納装置を得ることを目的とする。」(明細書第5頁第2行〜9行)と記載されており、この記載から、引用例2には、 不揮発性半導体のメモリセルアレイを複数のメモリブロックで構成し、この複数のメモリブロックの中のいくつかを予備用のメモリブロックとして用意しておき、上記予備用のメモリブロックでないメモリブロックにデータを書き込む毎にカウンタのカウント値をアップしていき、上記カウント値が所定の値を越えたら上記所定のメモリブロックに代えて上記予備用のメモリブロックを使用するようにして、実質的に書換え回数を増加させることが記載されている。 3.本願発明と引用例に記載されている発明との対比 本願発明と引用例1記載発明とを対比すると、引用例1記載発明の「4つ」は、本願発明の「2を超える複数」に相当するから、両者の発明は共に、 「電気的に変更可能なメモリセルをアドレスしてその状態を読みかつ変更させる手段をもち、前記メモリセルは個々にフローティングゲートをもつ電界効果トランジスタをもち、そしてしきい値電圧レベルをもち、前記レベルは前記フローティングゲートに正味の電荷がないときに与えられるレベルであるが、前記レベルは前記フローティングゲートに保持される正味の電荷量により可変であるメモリセルのアレイに関して、前記アレイを操作する方法において: 2つを越える複数の実効しきい値の電圧レベルを確立するステップであり、前記レベルは2を超える個々のセルの検出可能な複数の状態に対応するものであるステップと、 前記メモリセルの前記実効しきい値の電圧レベルを消去レベルに消去するステップとを含む方法。」である点で一致し、以下の点で相違しているものと認められる。 <相違点> (1)本願発明では、メモリセルアレイを複数のセルのブロックに分割し、前記ブロック内のセルが消去された全回数に等しいカウントを蓄積するステップを備えているのに対して、引用例1記載発明では、このようなステップを備えていない点。 (2)本願発明では、アドレス選択されたセルの実効しきい値レベルを複数のレベルの1つにプログラムする際に、前記アドレスされた少なくとも1つのフローティングゲートの電荷の量を、前記アドレスされた少なくとも1つのセルの実効しきい値電圧が前記実効しきい値電圧の複数のうちの1つに実質的に等しくなるまで、変更することにより、前記少なくとも1つのアドレスされたセルの状態は前記複数の状態の1つにプログラムされるステップ、即ち、書込みベリファイを行なうステップを設けているのに対して、引用例1記載発明では、このような書込みベルファイを行うステップを設けることについて明記されていない点。 4.相違点についての当審の判断 そこでまず、上記相違点(1)について検討すると、不揮発性半導体のメモリセルアレイを複数のメモリブロックで構成し、この複数のメモリブロックの中のいくつかを予備用のメモリブロックとして用意しておき、上記予備用のメモリブロックでないメモリブロックにデータを書き込む毎にカウンタのカウント値をアップしていき、上記カウント値が所定の値を越えたら上記メモリブロックに代えて上記予備用のメモリブロックを使用するようにして、実質的に書換え回数を増加させるようにすることは、上記引用例2に記載されるように従来周知の技術事項である。そして、フローティングゲートを用いた不揮発性半導体のメモリセルの消去動作を繰り返すと、プログラミング(書込み)動作を繰り返したのと同様にメモリセルを劣化させることは従来良く知られている事項であるから、引用例1記載発明のメモリセルアレイを複数のセルのブロックに分割し、前記ブロック内のセルが消去された全回数に等しいカウントを蓄積するステップを備える様にして本願発明のように構成することは当業者が容易に想到し得る程度のものと認められる。 次に、上記相違点(2)について検討すると、不揮発性半導体メモリセルのフローティングゲートに注入する電荷量を複数値に設定して多値の情報を記憶できる様にする際に、書込みベリファイを行って、電荷量の注入を正確に行えるようにすることは従来周知の技術事項であるから(もし、必要ならば、特開昭62-257699号公報を参照されたい。)、引用例1記載発明の「メモリセル」に対し、「4つの状態の実効しきい値の電圧レベル」のうちのいずれかの電圧レベルに設定する際に、アドレスされた少なくとも1つのフローティングゲートの電荷の量を、前記アドレスされた少なくとも1つのセルの実効しきい値電圧が前記実効しきい値電圧の複数のうちの1つに実質的に等しくなるまで、変更することにより、前記少なくとも1つのアドレスされたセルの状態は前記複数の状態の1つにプログラムされるようなステップを設けて本願発明のように構成することは当業者が容易に想到し得る程度のものと認められる。 そして、本願発明の奏し得る作用・効果は、上記引用例1記載発明及び上記周知の技術事項から容易に予測し得る程度のものと認められる。 5.むすび 以上のとおりであるから、本願発明は上記引用例1記載発明及び従来周知の技術事項から当業者が容易に想到し得たものと認められるので、特許法第29条第2項の規定により特許を受けることができない。 よって、結論のとおり審決する。 |
審理終結日 | 2003-04-30 |
結審通知日 | 2003-05-06 |
審決日 | 2003-05-19 |
出願番号 | 特願平11-169401 |
審決分類 |
P
1
8・
121-
Z
(G11C)
|
最終処分 | 不成立 |
前審関与審査官 | 高橋 宣博 |
特許庁審判長 |
斎藤 操 |
特許庁審判官 |
山本 穂積 村上 友幸 |
発明の名称 | フラッシュEEpromメモリシステムとその使用方法 |
代理人 | 井ノ口 壽 |