• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 G06F
管理番号 1089546
審判番号 不服2002-22397  
総通号数 50 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 1994-04-28 
種別 拒絶査定不服の審決 
審判請求日 2002-11-21 
確定日 2004-01-05 
事件の表示 平成 4年特許願第296489号「マイクロコンピュータ」拒絶査定に対する審判事件[平成 6年 4月28日出願公開、特開平 6-119239]について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続の経緯・本願発明
本願は、平成4年10月8日の出願であって、その請求項1に係る発明は、平成14年9月24日付で補正された明細書の特許請求の範囲の請求項1に記載されたとおりの次のもの(以下、本願発明という。)である。

「【請求項1】中央処理装置及び電気的に書き込み可能にされ前記中央処理装置にバスを介して接続される不揮発性の記憶装置を含んだ1チップ型のマイクロコンピュータであって、
そのチップの外部から与えられるアドレス信号に基づいて前記記憶装置を書込み可能にすると共に当該記憶装置の記憶領域を連続したアドレスに配置する第1の状態と、前記記憶装置の記憶領域を前記中央処理装置のアドレス空間上では分離された複数のアドレス領域に分割して配置する第2の状態とを、排他的に選択する手段を有するものであることを特徴とするマイクロコンピュータ。」

2.引用例
これに対して、原査定の拒絶の理由に引用された特開昭62-99856号公報(昭和62年5月9日出願公開、以下、引用例1という。)、特開平1-114950号公報(平成1年5月8日出願公開、以下、引用例2という。)、特開昭62-128094号公報(昭和62年6月10日出願公開、以下、引用例3という。)には、それぞれ図面とともに、以下のことが記載されている。

[引用例1]
「2.特許請求の範囲
EPROM(erasable and electrically programable read-only memory)を内蔵し、このEPROMに対しアドレスバスを通して外部から指定したアドレス位置にアクセスし、データバスを通して外部から入力するデータを書き込むことができるようにしたマイクロコンピュータにおいて、
上記EPROMに外部から書き込みを行なうか、外部装置を使用せず当該マイクロコンピュータの制御により書き込みを行なうかの制御切換情報を格納する書き込みモードレジスタ、
この書き込みモードレジスタが当該マイクロコンピュータの制御により書き込みを行なうことを示しているとき、上記アドレスバス及び上記データバスと外部回路との間の接続をしゃ断した状態で、当該マイクロコンピュータのCPUから上記アドレスバス上に上記EPROMの書き込むべき番地を示すアドレスを出力し、上記データバス上に上記EPROMへ書き込むべきデータを出力し、上記EPROMへ加える電圧は上記外部装置による書き込みの場合と同様にして、上記EPROMへの書き込みを実行する手段を備えたことを特徴とするマイクロコンピュータ。」(公報1頁左下欄4行〜右下欄6行)、
「[産業上の利用分野]
この発明はEPROM(erasable and electrically programable ROM)を内蔵するシングルチップマイクロコンピュータ(single chip micro-computer)に関するものである。」(公報1頁右下欄8行〜12行)、
「[発明が解決しようとする問題点]
従来のEPROM内蔵シングルチップマイクロコンピュータにおいては、EPROMへの書き込みはマイクロコンピュータを停止させた状態でEPROMライタ等の外部装置によってアドレス及びデータを入力して行なう必要があり、・・・
この発明は上記のような問題点を解決するためになされたもので、従来のEPROMへの書き込み方法に加えて、マイクロコンピュータ自身の持つ書き込み命令を実行することによってEPROMへの書き込みができる機能を新たに持たせ、EPROMをプログラムメモリとしてだけではなく、プログラム実行中に不揮発性メモリとして使用できるようにしてEPROMの使用効率を高めることを目的としている。」(・・・は引用箇所の省略を意味し、以下、同様とする。)(公報第2頁右下欄12行〜3頁左上欄10行)、
「[問題点を解決するための手段]
この発明のマイクロコンピュータでは、外部の書き込み装置によってEPROMの書き込みを行うか、マイクロコンピュータ自身の命令実行によってEPROMの書き込みを行うかを切り換える信号を保持する1ビットの書き込みモードレジスタと、この書き込みモードレジスタの内容に従って書き込み方法の切り換えを行う切換装置を備えた。」(公報3頁左上欄11行〜18行)
上記の記載及び図面を勘案すると、引用例1には、
CPU、及び上記CPUにアドレスバス及びデータバスを介して接続されるEPROMを含んだシングルチップマイクロコンピュータであって、
そのチップの外部から与えられるアドレスに基づいて上記EPROMを書込み可能にするモードと、上記EPROMを上記CPUによって書き込むモードとを切り換える書き込みモードレジスタ及び書き込みを実行する手段を有するマイクロコンピュータ(以下、引用発明という。)
が記載されていると認められる。

[引用例2]
「[産業上の利用分野]
本発明はマイクロコンピュータに関し、特に読み出し専用メモリ(以下ROMと記す)を中央処理装置(以下CPUと記す)と共に同一半導体基板上に有してなるシングルチップマイクロコンピュータに関する。」(公報1頁右下欄3行〜8行)、
「[従来の技術]
・・・
その後、データ処理性能の向上をめざして、CPUが8ビット処理のものとなることにより、CPUが扱えるメモリ空間も64kバイトと一挙に拡大された。さらに、16ビット処理ができるCPUになると、この数は1Mバイト以上となっている。・・・
そこで、CPUと共にチップに内蔵するメモリ容量をCPUが扱えるメモリ空間の一部分とし、これを超えて処理を行う場合は、このシングルチップマイクロコンピュータ外部にメモリを接続し、処理を実行する構成がとられる様になった。」(公報1頁右下欄9行〜2頁左上欄14行)
「[発明が解決しようとする問題点]
・・・この大きなプログラムの中の1部のプログラムをセキュリティ上の問題あるいは、実行速度の問題(・・・)等でチップ内のROMに書き込んでおきたい場合がある。そしてこの様な箇所がプログラム上複数存在し、チップ内のROMエリアを超える範囲に分散している場合にはたとえ内部ROM化したいプログラム量が内部ROM容量以下であっても、内部ROM番地が固定であるため、すでに作られたプログラムを再配置しなければならないという欠点がある。」(公報2頁右上欄2行〜17行)、
「次にこのシングルチップマイクロコンピュータの動作を説明する。第3図は本実施例の説明のために、内部ROM容間(空間の誤記と認められる。)と内部ROMアドレス判別装置によって配分された全体のメモリマップを示す図である。
いま内部ROM16kバイトのうち4kバイトを0000H〜0FFFHに、また8kバイトを8000H〜9FFFHにさらに残り4kバイトをF000H〜FFFFHに配分する場合を考える。・・・この状態でCPUがメモリとして、0000H〜0FFFH、8000H〜9FFFH、F000H〜FFFFHを読み出そうとした時、・・・内部ROM指示信号が得られる。これを受けてCPUはバス制御装置(図示せず)を介して内部ROMの読み出し制御を行う。同時に論理ゲート・・・により内部ROMの物理的なアドレスの上位2ビットを発生する。・・・内部ROMの物理アドレスの下位12ビットは、アドレスバスにあるアドレス値をそのまま用いればよい。
この様に、レジスタ・・・の内容を書き換える事により、内部ROMの配置アドレスを変更することができる。」(公報2頁右下欄15行〜3頁右上欄7行)

[引用例3]
「2.特許請求の範囲
読み出し時は別のアドレス空間にあるものとして使用する複数のPROMアレイを内蔵したマイクロコンピュータにおいて、前記PROMアレイにデータを格納する際、すべてのPROMアレイに共通のアドレス信号を与え、前記アドレス信号の上位ビット信号を前記PROMアレイの書き込み回路の制御信号として用いることにより、前記PROMアレイが同一アドレス空間上にあるものとして連続的にデータを格納することを特徴とするマイクロコンピュータ。」(公報1頁左下欄4行〜14行)、
「しかし、1チップで構成するマイクロコンピュータ等にあってはROMの内容は製造段階で格納されるため、・・・」(公報1頁右下欄6行〜8行)、
「[発明が解決しようとする問題点]
上述したように、従来複数のPROMアレイを内蔵したマイクロコンピュータの場合、1つのPROMアレイにデータを格納し終るたびにPROMアレイのアドレスを設定しなおして次のPROMアレイにデータを格納する必要がある。そのため、データを格納する際、作業が複雑になり、またデータ格納に時間がかかるという欠点があった。」(公報2頁左上欄17行〜右上欄4行)

3.対比
本願発明と引用発明を対比する。

(1)引用発明の「CPU」、「アドレスバス及びデータバス」、「EPROM」、「シングルチップマイクロコンピュータ」、「アドレス」、「モード」は、それぞれ本願発明の「中央処理装置」、「バス」、「電気的に書き込み可能にされ不揮発性の記憶装置」、「1チップ型のマイクロコンピュータ」、「アドレス信号」、「状態」に対応する。

(2)引用発明の「上記EPROMを上記CPUによって書き込むモード」と本願発明の「前記記憶装置の記憶領域を前記中央処理装置のアドレス空間上では分離された複数のアドレス領域に分割して配置する第2の状態」は、上記記憶装置を上記中央処理装置によりアクセスする際の状態である点では対応する。

(3)引用発明の「書き込みモードレジスタ及び書き込みを実行する手段」と本願発明の「排他的に選択する手段」は、記憶装置の書き込み形態の上記状態を選択するという点では対応する。

したがって、本願発明と引用発明は、
中央処理装置及び電気的に書き込み可能にされ前記中央処理装置にバスを介して接続される不揮発性の記憶装置を含んだ1チップ型のマイクロコンピュータであって、
そのチップの外部から与えられるアドレス信号に基づいて前記記憶装置を書込み可能にする第1の状態と、前記記憶装置を前記中央処理装置によりアクセスする第2の状態とを、排他的に選択する手段を有するものであることを特徴とするマイクロコンピュータ。
である点で一致し、次の点で相違する。

[相違点]
本願発明では、第1の状態が当該記憶装置の記憶領域を連続したアドレスに配置するものであって、第2の状態が前記記憶装置の記憶領域を前記中央処理装置のアドレス空間上では分離された複数のアドレス領域に分割して配置するものであるのに対して、引用発明ではそのような構成を採用していない点。

4.相違点についての判断
上記相違点について検討する。

まず、上記引用例2に記載されているように、CPUの扱うアドレス空間の増大に伴いROMに対するCPUのアドレス指定の自由度を高めるために、ROMの記憶領域をCPUのアドレス空間上では分離された複数のアドレス領域に分割して配置することは、本願出願前周知の技術であると認められる。
又、上記引用例3に記載されているように、PROMのデータ格納を効率的に行うために、製造時などの書き込みの際にPROMの記憶領域を連続したアドレスに配置することも、本願出願前周知の技術であると認められる。
そして、引用例2及び引用例3の上記構成の上記の課題は、いずれも引用例1に記載されているようなCPU、及び上記CPUにアドレスバス及びデータバスを介して接続されるEPROMを含んだシングルチップマイクロコンピュータにおいて、周知の課題である。

してみれば、引用例1に記載された発明において、引用例2及び引用例3の上記周知の技術を参酌して、第1の状態が当該記憶装置の記憶領域を連続したアドレスに配置するものであって、第2の状態が前記記憶装置の記憶領域を前記中央処理装置のアドレス空間上では分離された複数のアドレス領域に分割して配置するものであるようにすることは、当業者が容易になし得るものである。

5.むすび
したがって、本願発明は、引用例に記載された発明及び周知の技術に基き、当業者が容易に発明をすることができたものであるので、特許法第29条第2項の規定により特許を受けることができない。

よって、結論のとおり審決する。
 
審理終結日 2003-10-22 
結審通知日 2003-10-28 
審決日 2003-11-11 
出願番号 特願平4-296489
審決分類 P 1 8・ 121- Z (G06F)
最終処分 不成立  
前審関与審査官 野仲 松男  
特許庁審判長 吉岡 浩
特許庁審判官 新井 則和
吉見 信明
発明の名称 マイクロコンピュータ  
代理人 玉村 静世  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ