• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 4号2号請求項の限定的減縮 特許、登録しない(前置又は当審拒絶理由) H01L
審判 査定不服 特174条1項 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1095496
審判番号 不服2000-6077  
総通号数 54 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 1999-03-30 
種別 拒絶査定不服の審決 
審判請求日 2000-04-27 
確定日 2004-04-08 
事件の表示 平成 9年特許願第248558号「フローティングゲート型半導体メモリの製造方法」拒絶査定に対する審判事件[平成11年 3月30日出願公開、特開平11- 87544]について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続の経緯
本願は、平成9年9月12日の出願であって、原審において平成11年9月14日付けで拒絶理由が通知され、平成12年3月17日付けで拒絶査定がなされ、これを不服として審判請求がなされたものである。
その後の主な手続の経緯は次のとおりである。
手続補正 :平成12年5月26日
前置報告 :平成12年11月15日
拒絶理由通知 :平成14年12月13日
意見書・手続補正 :平成15年2月17日
拒絶理由通知 :平成15年7月9日
意見書・手続補正 :平成15年9月16日
拒絶理由通知(最後):平成15年11月7日
意見書・手続補正 :平成16年1月13日

2.平成16年1月13日付けの手続補正(以下、「本件補正」という。)について
[補正却下の決定の結論]
平成16年1月13日付けの手続補正を却下する。
[理由]
本件補正は、旧請求項2及び段落0008を削除すると共に特許請求の範囲の請求項1乃至4及び段落0006を補正するものであるところ、特許請求の範囲の請求項1についての補正は、「第1導電型のシリコン基板において第2導電型のソース領域およびドレイン領域を設けると共に、前記基板上に第1絶縁膜を設け、前記第1絶縁膜上にフローティングゲート部を設け、前記フローティングゲート部上に第2絶縁膜を設け、前記第2絶縁膜上にコントロールゲート部を設けたフローティングゲート型半導体メモリの製造方法において、前記フローティングゲート部を、前記第1絶縁膜上に原料ガスとして100%シランガスを使用してLPCVD法により温度550℃から600℃までの範囲で、圧力0.2Torr、成長時間約60秒の条件で、直径を2nm以上10nm以下の多数の半球形シリコン量子構造体を二次元的配置に1011cm-2程度の密度で形成して構成し、前記第2絶縁膜を、前記フローティングゲート部上にアモルファスシリコン膜を形成し、このアモルファスシリコン膜だけを完全に酸化することによって形成することを特徴とするフローティングゲート型半導体メモリの製造方法。」とあるのを、「第1導電型のシリコン基板において第2導電型のソース領域およびドレイン領域を設けると共に、前記基板上に第1絶縁膜を設け、前記第1絶縁膜上にフローティングゲート部を設け、前記フローティングゲート部上に第2絶縁膜を設け、前記第2絶縁膜上にコントロールゲート部を設けたフローティングゲート型半導体メモリの製造方法において、前記フローティングゲート部を、前記第1絶縁膜上に原料ガスとして100%シランガスを使用してLPCVD法により温度600℃、圧力0.2Torr、成長時間約60秒の条件で、多数の半球形シリコン量子構造体を二次元的配置に1011cm-2程度の密度で形成して構成し、前記第2絶縁膜を、前記フローティングゲート部上にアモルファスシリコン膜を形成し、このアモルファスシリコン膜だけを完全に酸化することによって形成することを特徴とするフローティングゲート型半導体メモリの製造方法。」と補正するものである。
以下、上記特許請求の範囲の請求項1についての補正について検討する。
上記の補正において、「温度550℃から600℃までの範囲」を「温度600℃」とすることは特許請求の範囲の減縮に当たるが、「直径を2nm以上10nm以下の多数の半球形シリコン量子構造体を二次元的配置に1011cm-2程度の密度で形成して構成」を「多数の半球形シリコン量子構造体を二次元的配置に1011cm-2程度の密度で形成して構成」とすることは直径を2nm以上10nm以下の限定条件を削除するものであり、特許請求の範囲の拡張に当たる。
よって、上記特許請求の範囲の請求項1についての補正は、特許法第17条の2第4項第2号に規定する特許請求の範囲の減縮に該当しない。
以上のとおり、上記特許請求の範囲の請求項1についての補正を含む本件補正は、特許法第17条の2第4項第2号の規定に違反するものであり、特許法第159条第1項で準用する特許法第53条第1項の規定により却下されるべきものである。

3.本願明細書等
平成16年1月13日付けの手続補正は上記のとおり却下されたので、本願明細書及び図面は、平成12年5月26日付け及び平成15年9月16日付け手続補正書により補正された明細書及び図面である。

4.平成15年11月7日付けの拒絶理由通知(最後)
平成15年11月7日付けで通知した最後の拒絶理由の概要は、次のとおりである。

「願書に添付した明細書に関し、平成15年9月16日付けで本願請求項1、2、段落0006及び0008についてした手続補正は、下記の理由により、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではないから、本件出願は、特許法第17条の2第3項に規定する要件を満たしていない。

1.本願請求項1における、「温度550℃から600℃までの範囲で、圧力0.2Torr、成長時間約60秒」の条件で、「直径を2nm以上10nm以下」の多数の半球形シリコン量子構造体とした補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではない。
(願書に最初に添付した明細書又は図面には、100%シランガスを使用してLPCVD法による際の温度600℃、圧力0.2Torr、成長時間約60秒の条件については記載されているが、「温度550℃から600℃までの範囲で、圧力0.2Torr、成長時間約60秒」の条件で、「直径を2nm以上10nm以下」の多数の半球形シリコン量子構造体とした点については、記載されていないし、願書に最初に添付した明細書又は図面の記載から自明な事項でもない。)

2.本願請求項2における、「温度550℃から600℃までの範囲で、圧力0.2Torr、成長時間約12秒」の条件で、多数の半球形シリコン量子構造体を二次元的配置に「1010cm-2から1012cm-2程度」の密度とした補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではない。
(願書に最初に添付した図8には、温度とドット密度の関係が図示されるとともに図中に「形成時間:12秒」と記載されているが、「温度550℃から600℃までの範囲で、圧力0.2Torr、成長時間約12秒」の条件で、多数の半球形シリコン量子構造体を二次元的配置に「1010cm-2から1012cm-2程度」の密度とした点については、記載されていないし、願書に最初に添付した明細書又は図面の記載から自明な事項でもない。)

3.明細書の段落0006及び0008においてした補正事項は、上記1、2と同様の理由により、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではない。」

5.当審の判断
<第1番目の点について>
本願請求項1により特定される発明は、平成15年9月16日付け手続補正書により補正された明細書の特許請求の範囲の請求項1に記載された次のとおりのものであると認める。
「第1導電型のシリコン基板において第2導電型のソース領域およびドレイン領域を設けると共に、前記基板上に第1絶縁膜を設け、前記第1絶縁膜上にフローティングゲート部を設け、前記フローティングゲート部上に第2絶縁膜を設け、前記第2絶縁膜上にコントロールゲート部を設けたフローティングゲート型半導体メモリの製造方法において、前記フローティングゲート部を、前記第1絶縁膜上に原料ガスとして100%シランガスを使用してLPCVD法により温度550℃から600℃までの範囲で、圧力0.2Torr、成長時間約60秒の条件で、直径を2nm以上10nm以下の多数の半球形シリコン量子構造体を二次元的配置に1011cm-2程度の密度で形成して構成し、前記第2絶縁膜を、前記フローティングゲート部上にアモルファスシリコン膜を形成し、このアモルファスシリコン膜だけを完全に酸化することによって形成することを特徴とするフローティングゲート型半導体メモリの製造方法。」
そこで検討すると、願書に最初に添付した明細書又は図面には、100%シランガスを使用してLPCVD法による際の温度600℃、圧力0.2Torr、成長時間約60秒の条件については記載されているが、「温度550℃から600℃までの範囲で、圧力0.2Torr、成長時間約60秒」の条件で、「直径を2nm以上10nm以下」の多数の半球形シリコン量子構造体とした点については、記載されていないし、願書に最初に添付した明細書又は図面の記載から自明な事項でもないから、本願請求項1における、「温度550℃から600℃までの範囲で、圧力0.2Torr、成長時間約60秒」の条件で、「直径を2nm以上10nm以下」の多数の半球形シリコン量子構造体とした補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではない。
<第2番目の点について>
本願請求項2により特定される発明は、平成15年9月16日付け手続補正書により補正された明細書の特許請求の範囲の請求項2に記載された次のとおりのものであると認める。
「第1導電型のシリコン基板において第2導電型のソース領域およびドレイン領域を設けると共に、前記基板上に第1絶縁膜を設け、前記第1絶縁膜上にフローティングゲート部を設け、前記フローティングゲート部上に第2絶縁膜を設け、前記第2絶縁膜上にコントロールゲート部を設けたフローティングゲート型半導体メモリの製造方法において、前記フローティングゲート部を、前記第1絶縁膜上に原料ガスとして100%シランガスを使用してLPCVD法により温度550℃から600℃までの範囲で、圧力0.2Torr、成長時間約12秒の条件で多数の半球形シリコン量子構造体を二次元的配置に1010cm-2から1012cm-2程度の密度で形成して構成し、前記第2絶縁膜を、前記フローティングゲート部上にアモルファスシリコン膜を形成し、このアモルファスシリコン膜だけを完全に酸化することによって形成することを特徴とするフローティングゲート型半導体メモリの製造方法。」
そこで検討すると、願書に最初に添付した図8には、温度とドット密度の関係が図示されるとともに図中に「形成時間:12秒」と記載されているが、「温度550℃から600℃までの範囲で、圧力0.2Torr、成長時間約12秒」の条件で、多数の半球形シリコン量子構造体を二次元的配置に「1010cm-2から1012cm-2程度」の密度とした点については、記載されていないし、願書に最初に添付した明細書又は図面の記載から自明な事項でもないから、本願請求項2における、「温度550℃から600℃までの範囲で、圧力0.2Torr、成長時間約12秒」の条件で、多数の半球形シリコン量子構造体を二次元的配置に「1010cm-2から1012cm-2程度」の密度とした補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではない。
<第3番目の点について>
明細書の段落0006及び0008は、課題を解決するための手段に関し、それぞれ上記請求項1及び2の特定事項の主要部を単に転記したにすぎないから、明細書の段落0006及び0008においてした補正事項も、上記第1、2番目の点で検討したと同様の理由により、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではない。

6.結論
以上のとおりであるから、願書に添付した明細書に関し、平成15年9月16日付けで、本願請求項1、2、段落0006及び0008についてした補正を含む手続補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではないから、本件出願は、特許法第17条の2第3項に規定する要件を満たしていない。
よって、結論のとおり審決する。
 
審理終結日 2004-02-09 
結審通知日 2004-02-10 
審決日 2004-02-24 
出願番号 特願平9-248558
審決分類 P 1 8・ 572- WZ (H01L)
P 1 8・ 55- WZ (H01L)
最終処分 不成立  
前審関与審査官 今井 拓也正山 旭松嶋 秀忠  
特許庁審判長 内野 春喜
特許庁審判官 恩田 春香
小田 裕
発明の名称 フローティングゲート型半導体メモリの製造方法  
代理人 杉村 興作  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ