ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 全部申し立て 2項進歩性 H01L |
---|---|
管理番号 | 1097953 |
異議申立番号 | 異議2002-72972 |
総通号数 | 55 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許決定公報 |
発行日 | 1999-04-30 |
種別 | 異議の決定 |
異議申立日 | 2002-12-10 |
確定日 | 2004-04-05 |
異議申立件数 | 1 |
訂正明細書 | 有 |
事件の表示 | 特許第3291457号「半導体装置の製造方法及び液晶表示装置の製造方法」の請求項1ないし24に係る特許に対する特許異議の申立てについて、次のとおり決定する。 |
結論 | 訂正を認める。 特許第3291457号の請求項1ないし4に係る特許を維持する。 |
理由 |
1.手続の経緯 本件特許第3291457号の請求項1乃至4に係る発明についての出願は、平成9年10月13日になされ、平成14年3月22日にその特許の設定登録がなされ、その後、広瀬祥次より請求項1乃至24に係る発明について特許異議の申立てがなされ、平成15年6月20日付けで取消理由通知がなされ、その指定期間内である平成15年9月1日に訂正請求がなされ、更に、平成15年10月20日付けで訂正拒絶理由通知がなされ、その指定期間内である平成15年12月25日に手続補正書が提出されたものである。 2.訂正の適否についての判断 (1)訂正請求に対する補正の適否について 平成15年12月25日付けの訂正請求に対する手続補正の要旨は、請求項3における「ランプを用いたRTA法にて基板の液晶を駆動するスイッチング素子を形成する液晶表示装置の製造方法において、前記RTA法による前記基板の加熱処理前に、前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような異なる加熱温度に設定された複数の予備加熱手段にて順次前記基板を段階的に昇温するように加熱することを特徴とする半導体装置の製造方法。」を「ランプを用いたRTA法にて基板上の液晶を駆動するスイッチング素子を形成する液晶表示装置の製造方法において、前記RTA法による前記基板の加熱処理前に、前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような異なる加熱温度に設定された複数の予備加熱手段にて順次前記基板を段階的に昇温するように加熱することを特徴とする液晶表示装置の製造方法。」と補正するものである。 そして、「基板の液晶」を「基板上の液晶」とするとともに、「特徴とする半導体装置の製造方法」を「特徴とする液晶表示装置の製造方法」とすることは、訂正拒絶理由通知で指摘した訂正事項e及び訂正事項fの削除に相当する。 また、「【0014】請求項4に記載の液晶表示装置の製造方法は、請求項3に記載の液晶表示装置の製造方法において、更に前記RTA法による前記基板の加熱処理後に、段階的に降温するように配置した複数の冷却基板にて順次前記基板を冷却するものである。」を、「【0013】請求項4に記載の液晶表示装置の製造方法は、請求項3に記載の液晶表示装置の製造方法において、更に前記RTA法による前記基板の加熱処理後に、段階的に降温するように配置した複数の冷却基板にて順次前記基板を冷却するものである。」とする補正は、誤記の訂正である。 よって、訂正請求の補正は、訂正請求書の要旨を変更するものでなく、特許法第120条の4第3項で準用する特許法第131条第2項の規定に適合するから、以下補正された訂正請求書に基づいて検討する。 (2)訂正の内容 訂正事項a 特許請求の範囲の請求項1の「ランプを用いたRTA法にて基板上に半導体素子を形成する半導体装置の製造方法において、前記RTA法による前記基板の加熱処理前に、異なる加熱温度に設定された複数の予備加熱手段にて順次前記基板を段階的に昇温するように加熱することを特徴とする半導体装置の製造方法。」を、 「ランプを用いたRTA法にて基板上に半導体素子を形成する半導体装置の製造方法において、前記RTA法による前記基板の加熱処理前に、前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような異なる加熱温度に設定された複数の予備加熱手段にて順次前記基板を段階的に昇温するように加熱することを特徴とする半導体装置の製造方法。」と訂正する。 訂正事項b 特許請求の範囲の請求項2,請求項5,請求項7乃至24を削除する。 訂正事項c 特許請求の範囲の請求項3の「前記RTA法による前記基板の加熱処理後に、段階的に降温するように配置した冷却手段にて順次前記基板を冷却することを特徴とする請求項1又は2に記載の半導体装置の製造方法。」を、 「前記RTA法による前記基板の加熱処理後に、段階的に降温するように配置した冷却手段にて順次前記基板を冷却することを特徴とする請求項1に記載の半導体装置の製造方法。」と訂正する。 訂正事項d 特許請求の範囲の請求項4の一部の「前記RTA法による前記基板の加熱処理前に、異なる加熱温度に設定された複数の予備加熱手段にて順次前記基板を段階的に昇温するように加熱すること」を、 「前記RTA法による前記基板の加熱処理前に、前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような異なる加熱温度に設定された複数の予備加熱手段にて順次前記基板を段階的に昇温するように加熱すること」と訂正する。 訂正事項g 特許請求の範囲の請求項6の「前記RTA法による前記基板の加熱処理後に、段階的に降温するように配置した冷却手段にて順次前記基板を冷却することを特徴とする請求項4又は5に記載の液晶表示装置の製造方法。」を、 「前記RTA法による前記基板の加熱処理後に、段階的に降温するように配置した冷却手段にて順次前記基板を冷却することを特徴とする請求項3に記載の液晶表示装置の製造方法。」と訂正する。 訂正事項h 特許請求の範囲の請求項3、4、6を、それぞれ請求項2、3、4に繰り上げる。 訂正事項i 明細書の第11段落の「【課題を解決するための手段】請求項1に記載の半導体装置の製造方法は、ランプを用いたRTA法にて基板上に半導体素子を形成する半導体装置の製造方法において、前記RTA法による前記基板の加熱処理前に、段階的に昇温するように配置した複数の予備加熱基板にて順次前記基板を予備加熱するものである。」を、 「【課題を解決するための手段】請求項1に記載の半導体装置の製造方法は、ランプを用いたRTA法にて基板上に半導体素子を形成する半導体装置の製造方法において、前記RTA法による前記基板の加熱処理前に、前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような異なる加熱温度に設定された複数の予備加熱手段にて順次前記基板を段階的に昇温するように加熱するものである。」と訂正する。 訂正事項j 明細書の第12段落の「請求項2に記載の半導体装置の製造方法は、請求項1に記載の半導体装置の製造方法において、更に前記RTA法による前記基板の加熱処理後に、段階的に降温するように配置した複数の冷却基板にて順次前記基板を冷却するものである。 請求項3に記載の液晶表示装置の製造方法は、ランプを用いたRTA法にて基板上に液晶を駆動するスイッチング素子を形成する液晶表示装置の製造方法において、前記RTA法による前記基板の加熱処理前に、段階的に昇温するように配置した複数の予備加熱基板にて順次前記基板を予備加熱するものである。」を、 「請求項2に記載の半導体装置の製造方法は、請求項1に記載の半導体装置の製造方法において、更に前記RTA法による前記基板の加熱処理後に、段階的に降温するように配置した複数の冷却基板にて順次前記基板を冷却するものである。 請求項3に記載の液晶表示装置の製造方法は、ランプを用いたRTA法にて基板上に液晶を駆動するスイッチング素子を形成する液晶表示装置の製造方法において、前記RTA法による前記基板の加熱処理前に、前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような異なる加熱温度に設定された複数の予備加熱手段にて順次前記基板を段階的に昇温するように加熱するものである。」と訂正する。 (3)訂正の目的の適否、新規事項の有無及び拡張・変更の存否について 訂正事項aについて 訂正事項aは、請求項1において、「異なる温度に設定された複数の予備加熱手段」に「前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような」との技術的限定を付したものであるところ、明細書の第26段落には、「基板1は、同図右から左に向かってローラー303により、搬送速度15mm/secで搬送される。また基板1は予め基板を加熱する第1、第2及び第3のプレヒート(予備加熱)基板304、305、306によって順次加熱される。これらの各プレヒート基板304、305、306は、基板1の熱歪みによるひび割れが発生しないようにするために、順にプレヒート基板温度が高くなるように設定してある。」と記載されており、「搬送方向」なる技術用語は記載されていないものの、複数の予備加熱手段が、基板の搬送される方向に順に設けられるとともに、搬送される方向に「順にプレヒート基板温度が高くなるように設定」することが記載されているので、「前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような」異なる加熱温度に設定された複数の予備加熱手段を備えたものとすることは、発明特定事項を限定したものと認められ、特許請求の範囲の減縮を目的とするものである。 訂正事項bについて 訂正事項bは、請求項を削除する訂正であり、特許請求の範囲の減縮を目的とするものである。 訂正事項cについて 訂正事項cは、請求項2の削除に伴い、引用すべき請求項が請求項1のみとなったことによる訂正であって、明りょうでない記載の釈明を目的とするものである。 訂正事項dについて 訂正事項dは、請求項4において、「異なる加熱温度に設定された複数の予備加熱手段」を、「前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような異なる加熱温度に設定された複数の予備加熱手段」と技術的に限定するものであるところ、訂正前の明細書の第26段落には、「基板1は、同図右から左に向かってローラー303により、搬送速度15mm/secで搬送される。また基板1は予め基板を加熱する第1、第2及び第3のプレヒート(予備加熱)基板304、305、306によって順次加熱される。これらの各プレヒート基板304、305、306は、基板1の熱歪みによるひび割れが発生しないようにするために、順にプレヒート基板温度が高くなるように設定してある。」と記載されており、「搬送方向」なる技術用語は記載されていないものの、複数の予備加熱手段が、基板の搬送させる方向に順に設けられるとともに、搬送される方向に「順にプレヒート基板温度が高くなるように設定」することが記載されているので、「前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような」異なる加熱温度に設定された複数の予備加熱手段を備えたものは発明特定事項を限定したものと認められ、特許請求の範囲の減縮を目的とするものである。 訂正事項gについて 訂正事項gは、請求項4の削除に伴い、引用すべき請求項が訂正後においては、一つの請求項のみとなったことによる訂正であって、明りょうでない記載の釈明を目的とするものである。 訂正事項h 訂正事項hは、請求項2及び請求項4の削除に伴い、請求項を繰り上げるものであり、明りょうでない記載の釈明を目的とするものである。 訂正事項iについて 訂正事項iは、明細書の第11段落において、請求項1に係る発明についての訂正に対応して、「前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような」なる記載を追加するものであって、明細書の明りょうでない記載の釈明を目的とするものである。 訂正事項jについて 訂正事項jは、明細書の第12段落において、請求項4に係る発明についての訂正に対応して、「前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような」なる記載を追加するものであって、明細書の明りょうでない記載の釈明を目的とするものである。 よって、訂正事項a乃至d、及びg乃至jは、特許請求の範囲の減縮、誤記の訂正又は明りょうでない記載の釈明を目的とするものであって、特許法第120条の4第2項第1号乃至第3号のいずれかの規定に適合するものであると共に、上記各訂正事項は願書に添付した明細書又は図面に記載した事項の範囲内のものであって、かつ、実質上特許請求の範囲を拡張又は変更するものでもない。 (4)むすび 以上のとおりであるから、本件訂正請求は、特許法第120条の4第2項及び第3項で準用する特許法第126条第2項から第4項までの規定に適合するから、本件訂正請求を認める。 3.特許異議申立について (3-1)特許異議申立ての概要 特許異議申立人は、証拠として以下の甲第1号証乃至甲第3号証を提出し、訂正前の請求項1乃至24に係る発明は、甲第1号証乃至第第3号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、訂正前の請求項1乃至24に係る発明についての特許は、特許法第29条第2項の規定に違反してなされたものであるから、これらを取り消すべき旨主張する。 (1)甲第1号証:K.Hirano,et.al: ”Low Temperature Activation method of Poly-Si films using Rapid Thermal Annealing,” IS&T and SPIE, 10-11, Feb. 1997 (2)甲第2号証:Y.Morimoto, et. al:”A 2.4-in. Driver-Integrated Full-Color Quarter VGA(320×3×240) Poly-Si TFT LCD by a Novel Low Temperature Proccess Using a Combination of ELA and RTA Technology、”IEDM 95-837, pp.33.5.1-33.5.4 (3)甲第3号証:特開平9-51100号公報 (3-2)本件発明 本件特許第3291457号の請求項1乃至4に係る発明は、上記のとおり訂正が認められたから、平成15年9月1日付けの訂正明細書の特許請求の範囲の請求項1乃至4に記載された以下のとおりのもの(以下「本件発明1」乃至「本件発明4」という。)である。(2.訂正の適否についての判断、(2)訂正の内容、訂正事項a乃至訂正事項d及び、訂正事項g乃至訂正事項j参照) 【請求項1】ランプを用いたRTA法にて基板上に半導体素子を形成する半導体装置の製造方法において、前記RTA法による前記基板の加熱処理前に、前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような異なる加熱温度に設定された複数の予備加熱手段にて順次前記基板を段階的に昇温するように加熱することを特徴とする半導体装置の製造方法。 【請求項2】前記RTA法による前記基板の加熱処理後に、段階的に降温するように配置した冷却手段にて順次前記基板を冷却することを特徴とする請求項1に記載の半導体装置の製造方法。 【請求項3】ランプを用いたRTA法にて基板上の液晶を駆動するスイッチング素子を形成する液晶表示装置の製造方法において、前記RTA法による前記基板の加熱処理前に、前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような異なる加熱温度に設定された複数の予備加熱手段にて順次前記基板を段階的に昇温するように加熱することを特徴とする液晶表示装置の製造方法。 【請求項4】前記RTA法による前記基板の加熱処理後に、段階的に降温するように配置した冷却手段にて順次前記基板を冷却することを特徴とする請求項3に記載の液晶表示装置の製造方法。 (3-3)各刊行物の記載事項 (1)甲第1号証:K.Hirano,et.al: ”Low Temperature Activation method of Poly-Si films using Rapid Thermal Annealing,” IS&T and SPIE, 10-11, Feb. 1997 本願の出願日前である1997年2月に米国で頒布された甲第1号証には、以下の事項が記載されている。 ・「600℃以下の低温プロセスを利用した多結晶シリコン薄膜トランジスタ(TFT)は、集積された駆動回路を備えた低価格で高性能の液晶表示装置(LCD)を実現するために積極的に開発が進められている。」(1/8頁本文第10〜12行) (注)1/8等の頁数は異議申立人が付したものである。 ・「複数のアモルファスシリコン膜(厚さ:50nm)を、成長温度580℃で減圧化学気相成長(LPCVD)法を用いてSiO2バッファ層と共に・・・ガラス基板に形成した。アモルファスシリコン膜は・・・エキシマレーザアニール法で結晶化させた。リンイオンドーピングを・・・行った。」(1/8頁本文第23〜26行) ・「図1は、この実験で用いたRTA装置の構成を示す。この装置はリフレクタにより光を焦点に集める2つのキセノンアークランプと、複数の予備加熱プレートにより主に構成されている。リフレクタは、アニールの効果を増大させるためにガラス基板の表面に焦点を持っていた。これらの予備加熱プレートは、RTAプロセス中にガラス基板における熱的ひずみの広がりを抑制した。・・・複数のトップゲート構造のnチャネル多結晶シリコンTFTが、イオン注入とRTA法を組み合わせた新規なプロセスを用いて製造された。」(2/8頁第3〜9行) ・図1には、複数の予備加熱プレート(pre-heating plates)に相当する予備加熱手段(preheater)と、1対のアークランプ及び1対のリフレクタと、冷却手段(postcooler)と、予備加熱手段と冷却手段のそれぞれに1対のローラー(roller)を備えた、ガラス基板の熱処理のためのRTA装置の構造が記載されている。(2/8頁1図) ・「ソース及びドレイン領域のためのイオン注入をした後に、不純物をRTA法により活性化させた。」(3/8頁第1〜2行) (2)甲第2号証:Y.Morimoto, et. al:”A 2.4-in. Driver-Integrated Full-Color Quarter VGA(320×3×240) Poly-Si TFT LCD by a Novel Low Temperature Proccess Using a Combination of ELA and RTA Technology、”IEDM 95-837, pp.33.5.1-33.5.4 また、本願の出願日前である1995年に米国で頒布された甲第2号証には、以下の事項が記載されている。 ・「TFT構造は、従来のトップゲート型である。新しく開発された製造プロセスが図1に示されている。」(p33.5.1.左欄第29〜30行) ・「ソース及びドレイン領域形成のためのイオン注入の後、RTAを、ソース及びドレイン領域における不純物を活性化させ、同時に、WSi2ポリサイド膜からシリサイド膜を形成するために行った。 この処理には、・・・キセノンアークランプと・・・ランプ放射エネルギを焦点に集めるためのレフレクタ・・・を備えたRTAシステムを用いた。基板は、熱衝撃を防ぐために予備加熱ゾーンで、温度を徐々にあげられ、アークランプの下でのスキャンによってプロセス温度まで加熱される。」(p33.5.2.左欄第2行〜同欄第12行) (3)甲第3号証:特開平9-51100号公報 本願の出願日前である平成9年2月18日に国内で頒布された甲第3号証には、以下の事項が記載されている。 ・「アクティブマトリクス方式LCDの画素駆動用素子(画素駆動用トランジスタ)として、透明絶縁基板上に形成された多結晶シリコン膜を能動層に用いた薄膜トランジスタ・・・の開発が進められている。」(明細書0002) ・「工程10(図10参照):この状態で、RTA(Rapid Thermal Annealing)法による急速加熱を行う。即ち、図15において、105はシート状のアニール光を発する光源であり、キセノン(Xe)アークランプ106とそれを包む反射鏡107を1組として、これを上下に相対向させることにより構成している。108、108は基板1を搬送するためのローラー、109は予熱用のプリヒーター、110は加熱後の基板が急激に冷却されてひび割れしないようにするための補助ヒーターである。」(明細書0031) (3-4)対比判断 本件発明1について 本件発明1と甲第1号証乃至甲第3号証に記載の発明とを対比すると、甲第1号証乃至甲第3号証には、本件発明1の発明を特定するために必要と認める事項である、 ランプを用いたRTA法にて基板上に半導体素子を形成する半導体装置の製造方法において、「前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような異なる加熱温度に設定された複数の予備加熱手段にて順次前記基板を段階的に昇温するように加熱する」工程について記載も示唆もされていない。 そして、本件発明は、上記の工程を備えることにより、 「RTAを施す急激な基板温度の変化による基板の熱歪みによる割れの発生を抑制することができるとともに、スループットの向上が図れる。」という明細書記載の効果(段落0060参照)を奏するものである。 したがって、本件発明1が、甲第1号証乃至甲第3号証に記載された発明に基づいて当業者が容易に発明をすることができたものであると認めることはできない。 本件発明2について 本件発明2は、本件発明1の構成を前提とするものであるから、本件発明1の場合と同様の理由により、本件発明2が、甲第1号証乃至甲第3号証に記載された発明から当業者が容易に発明をすることができたものとすることができない。 本件発明3について 本件発明3と甲第1号証乃至甲第3号証に記載の発明とを対比すると、甲第1号証乃至甲第3号証には、本件発明3の発明を特定するために必要と認める事項である、ランプを用いたRTA法にて基板上の液晶を駆動するスイッチング素子を形成する液晶表示装置の製造方法において、「前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような異なる加熱温度に設定された複数の予備加熱手段にて順次前記基板を段階的に昇温するように加熱する」工程について記載も示唆もされていない。 そして、本件発明は、上記の工程を備えることにより、 「基板の熱歪みによる割れの発生を抑制することができるとともに、スループットの向上が図れる。」という明細書記載の効果(段落0061参照)を奏するものである。 したがって、本件発明3が、甲第1号証乃至甲第3号証に記載された発明に基づいて当業者が容易に発明をすることができたものであると認めることはできない。 本件発明4について 本件発明4は、本件発明3の構成を前提とするものであるから、本件発明1の場合と同様の理由により、本件発明2が、甲第1号証乃至甲第3号証に記載された発明から当業者が容易に発明をすることができたものとすることができない。 4.むすび 以上のとおりであるから、特許異議の申立ての理由及び証拠によっては、本件請求項1〜4に係る発明についての特許を取り消すことはできない。 また、他に本件請求項1〜4に係る発明の特許を取り消すべき理由を発見しない。 よって、結論のとおり決定する。 |
発明の名称 |
(54)【発明の名称】 半導体装置の製造方法及び液晶表示装置の製造方法 (57)【特許請求の範囲】 【請求項1】 ランプを用いたRTA法にて基板上に半導体素子を形成する半導体装置の製造方法において、前記RTA法による前記基板の加熱処理前に、前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような異なる加熱温度に設定された複数の予備加熱手段にて順次前記基板を段階的に昇温するように加熱することを特徴とする半導体装置の製造方法。 【請求項2】 前記RTA法による前記基板の加熱処理後に、段階的に降温するように配置した冷却手段にて順次前記基板を冷却することを特徴とする請求項1に記載の半導体装置の製造方法。 【請求項3】 ランプを用いたRTA法にて基板上の液晶を駆動するスイッチング素子を形成する液晶表示装置の製造方法において、前記RTA法による前記基板の加熱処理前に、前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような異なる加熱温度に設定された複数の予備加熱手段にて順次前記基板を段階的に昇温するように加熱することを特徴とする液晶表示装置の製造方法。 【請求項4】 前記RTA法による前記基板の加熱処理後に、段階的に降温するように配置した冷却手段にて順次前記基板を冷却することを特徴とする請求項3に記載の液晶表示装置の製造方法。 【発明の詳細な説明】 【0001】 【発明の属する技術分野】 本発明は、基板上に半導体素子を備えた半導体装置の製造方法、及び液晶を駆動するスイッチング素子を備えた液晶表示装置の製造方法に関する。 【0002】 【従来の技術】 近年、アクティブマトリクス方式LCD(Liquid Crystal Display:液晶表示装置)の画素駆動素子として透明絶縁基板上に形成されたp-Si膜を能動層として用いた薄膜トランジスタ(Thin Film Transistor、以下、「TFT」と称する。)の開発が進められている。 【0003】 多結晶シリコン(Poly Silicon Thin Film:以下、「p-Si」と称する。)TFTは、非晶質シリコン(Amorphous Silicon:以下、「a-Si」と称する。)膜を能動層としたa-SiTFTに比べ、電界移動度が大きく駆動能力が高いという利点を有するため、p-SiTFTを用いれば高性能のLCDを実現できる上に、画素部だけでなく周辺駆動回路までを同一基板上に一体に形成することができる。 【0004】 このようなp-SiTFTにおいて、能動層としてのp-Si膜にソース領域及びドレイン領域を形成するために、両領域にイオン注入を行った後にその活性化のために熱処理を行っている。 図13に従来のソース領域及びドレイン領域のイオン注入後の活性化工程の工程断面図を示す。 【0005】 工程A(図13(a)):絶縁基板1上に、高融点金属からなるゲート電極2を形成し、そのゲート電極2の上に、絶縁性薄膜3、4及びa-Si膜を形成する。そのa-Si膜をレーザにて溶融再結晶化することにより、p-Si膜6を形成する。次いでそのp-Si膜6の上に、SiO2膜を全面に形成し、ホトリソ技術及びドライエッチング技術によりストッパ7を形成する。そのストッパ7をマスクとして、前記p-Si膜6にイオン注入を行う。そうすることにより、p-Si膜6にソース領域6s及びドレイン領域6dを形成する。 【0006】 この後に、注入したイオンを活性化させるために加熱処理を施す。加熱処理には、RTA法や、加熱炉による加熱法等がある。RTA(Rapid Thermal Annealing:短時間アニール)法は、ランプを用いたランプRTA法と、レーザ法、例えばエキシマレーザを用いたELA(Excimer Laser Annealing:エキシマレーザアニール)法とがある。 【0007】 ELA法ではレーザ光のビームサイズが0.5mm×150mm程度と比較的小さいためスループットが小さい。また、発振波長が短いため、ゲート電極材料にも吸収されやすく、また発振パルスの時間幅が10〜30nsと比較的短いため膜の昇温されている時間が極めて短いので充分な活性化ができない。十分な活性化を行うためには、p-Si膜を昇温する必要があることから、ゲート電極の材料、サイズ及びパターン密度の影響を受けやすく、特にトップゲート型構造の場合には、ゲート電極を溶かしたりアブレーションにより飛ばしてしまう可能性がある。 【0008】 また、ランプを用いたRTA法を用いた場合には、発光波長が比較的ブロードであるキセノンアークランプのランプ光を幅10mm×長さ400mm以上の大きなビームにて用いていることから、材料による光の吸収効率の差が出にくく、また照射時間が比較的長いためELAほどp-Si膜を昇温する必要がない。このため、スループットが高く且つゲート電極構造の影響を受けにくい。 【0009】 しかしながら、RTA法を用いて半導体層の活性化を行う場合、照射ビームのサイズが大きく照射時間も長いことから、半導体層を形成したガラス基板の温度も非常に高くなるため、ランプの出力を大きくしすぎると光照射部分の基板温度が高くなり、照射部分以外との温度差が大きくなりすぎて熱歪みによる基板割れが生じるという欠点があった。 【0010】 【発明が解決しようとする課題】 そこで本発明は、上記の従来の欠点に鑑みて為されたものであり、熱歪みによる基板割れを防止するとともに、スループットが高い半導体装置の製造方法及び液晶表示装置の製造方法を提供することを課題とする。 【0011】 【課題を解決するための手段】 請求項1に記載の半導体装置の製造方法は、ランプを用いたRTA法にて基板上に半導体素子を形成する半導体装置の製造方法において、前記RTA法による前記基板の加熱処理前に、前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような異なる加熱温度に設定された数の予備加熱手段にて順次前記基板を段階的に昇温するように加熱するものである。 【0012】 請求項2に記載の半導体装置の製造方法は、請求項1に記載の半導体装置の製造方法において、更に前記RTA法による前記基板の加熱処理後に、段階的に降温するように配置した複数の冷却基板にて順次前記基板を冷却するものである。 請求項3に記載の液晶表示装置の製造方法は、ランプを用いたRTA法にて基板上に液晶を駆動するスイッチング素子を形成する液晶表示装置の製造方法において、前記RTA法による前記基板の加熱処理前に、前記基板の搬送方向に順に設けられ、且つ前記搬送方向に順に加熱温度が高くなるような異なる加熱温度に設定された複数の予備加熱手段にて順次前記基板を段階的に昇温するように加熱するものである。 【0013】 請求項4に記載の液晶表示装置の製造方法は、請求項3に記載の液晶表示装置の製造方法において、更に前記RTA法による前記基板の加熱処理後に、段階的に降温するように配置した複数の冷却基板にて順次前記基板を冷却するものである。 【0014】 【発明の実施の形態】 <第1の実施の形態> 本発明の半導体装置の製造方法及び液晶表示装置の製造方法について以下に説明する。 図1乃至図3に本発明の半導体装置の製造方法の製造工程断面図を示す。 【0015】 工程1(図1(a)):石英ガラス、無アルカリガラス等からなる絶縁基板1上に、クロム(Cr)、モリブデン(Mo)などの高融点金属からなる金属膜2をスパッタ法を用いて1500Å形成し、ホトリソグラフィ技術及びRIE(Reactive Ion Etching:活性化イオンエッチング)法によるドライエッチング技術を用いて所定形状に加工して、ゲート電極2を形成する。 【0016】 工程2(図1(b)):そのゲート電極2の上に、絶縁性薄膜としてSiO2膜3及びSiN膜4をこの順に常圧CVD法または減圧CVD法を用いて形成温度350℃で、それぞれ膜厚1300、500Å形成する。その絶縁性薄膜の上に、減圧CVD法にてモノシランガスを熱分解して550℃以下の温度でa-Si膜5を400Å形成する。 【0017】 工程3(図1(a)):前記a-Si膜5の表面にKrFエキシマレーザビームを走査しながら照射してアニール処理を行って、a-Si膜5を溶融再結晶化することにより、p-Si膜6を形成する。 このときのレーザー照射条件は、アニール雰囲気:1E(-4)Pa以下、基板温度:室温乃至600℃、照射エネルギー密度:100乃至500mJ/cm2、走査速度:1乃至10mm/sec(実際には、0.1乃至100mm/secの範囲の走査速度の設定が可能)である。 【0018】 レーザービームとしては、波長λ=308nmのXeClエキシマレーザーを使用してもよく、また、波長λ=193nmのArFエキシマレーザーを使用してもよい。このときのレーザー照射条件は、いずれもアニール雰囲気:1E(-4)Pa以下、基板温度:室温乃至600℃、照射エネルギー密度:100乃至500mJ/cm2、走査速度:1乃至10mm/sec(実際には、0.1乃至100mm/secの範囲の走査速度の設定が可能)である。 【0019】 上述のいずれのレーザービームを用いても、照射エネルギー密度及び照射回数に比例して、p-Siの粒径は大きくなるので、所望の大きさの粒径が得られるように、エネルギー密度を調整すればよい。 本実施例では、エキシマレーザアニールに、高スループットレーザ照射法を用いた。 【0020】 図5において、201はKrFエキシマレーザ、202はこのレーザ201からのレーザビームを反射する反射鏡、203は反射鏡201からのレーザビームを所定の状態に加工し、基板に照射するレーザビーム制御光学系である。 このような構成において、高スループットレーザ照射法とは、レーザビーム制御光学系203によってシート状(150mm×0.5mm)に加工されたレーザビームを、複数パルスの重ね合わせにより照射する方法で、ステージ走査とパルスレーザ照射を完全に同期させ、きわめて高精度な重複でレーザを照射することによりスループットを高めるものである。 【0021】 工程4(図1(d)):前記p-Si膜6の上に、CVD法にて、SiO2膜7を全面に形成し、その上にレジスト膜8を全面に形成した後、前記絶縁基板1側(図1(d)において、図の下方向)から露光する、いわゆるセルフアラインの背面露光によって前記ゲート電極2によって遮光される部分にのみレジスト膜8を残す。 【0022】 工程5(図2(e)):そして、RIE法によるドライエッチング技術により、レジスト膜8で覆っていない領域のSiO2膜7を除去して、SiO2によるストッパ9を形成する。このストッパ9は、後のLDD構造を形成する際のイオンドーピングによるイオンを遮蔽するためのマスクとして機能する。 そのストッパ9をマスクとして、前記p-Si膜6に対してP型またはN型のイオンを注入する。 【0023】 即ち、形成すべきTFTのタイプに応じて、ストッパ9に覆われていないp-Si膜6にP型またはN型のイオンを注入する。 Pチャネル型のTFTを形成する場合には、ボロン(B)等のP型イオンを注入し、Nチャネル型のTFTを形成する場合には、リン(P)等のN型イオンを注入する。これにより、能動層であるp-Si膜6のストッパ9で覆われた部分がチャネル領域6cとなり、その両側の部分がソース領域6s及びドレイン領域6dとなる。 【0024】 工程6(図2(f)):ソース領域6s及びドレイン領域6dが形成されたp-Si膜6にランプを用いたRTA法による急速アニールを行う。 基板のRTA法によるアニールにより、ソース領域6s及びドレイン領域6d内の不純物イオンが活性化される。そして、ストッパ9及びゲート電極2の両側に所定の幅を残してp-Si膜6を島状にパターニングし、各TFTを分離独立させる。このとき、周辺領域のp-Si膜6及びSiO2膜10も同時に除去する。 【0025】 ランプを用いたRTA法による急速あにーるについて説明する。 図6に本発明のランプを用いたRTA法による急速アニール装置を示す。 同図に示す如く、シート状の光を発する光源は、キセノン(Xe)アークランプ301とそれを覆って設けられた反射鏡302を備えたものを1組として、これを上下に相対向して設けられている。 【0026】 基板1は、同図右から左に向かってローラー303により、搬送速度15mm/secで搬送される。また基板1は予め基板を加熱する第1、第2及び第3のプレヒート(予備加熱)基板304、305、306によって順次加熱される。これらの各プレヒート基板304、305、306は、基板1の熱歪みによるひび割れが発生しないようにするために、順にプレヒート基板温度が高くなるように設定してある。これらの各プレヒート基板の温度は、基板1に歪みが入ったり割れたりしない温度に設定すればよい。具体的には、本実施例においては、第1のプレヒート基板304が400℃、第2のプレヒート基板305が480℃、第3のプレヒート基板306が580℃に設定してある。 【0027】 第3のプレヒート基板306を通過した後、前記キセノンアークランプ(幅10mm×長さ400mm)301により急速アニールが行われる。 このときのRTA法による加熱条件は、光源:Xeアークランプ、雰囲気:N2、加熱時間:0.5乃至1秒で、加熱温度は650℃である。 RTAを施した後に、図中において更に右に搬送された基板1は、急速加熱後の急激な基板の冷却によるひび割れが発生しないようにするための補助ヒート基板307で一旦580℃まで降温した後に自然冷却される。もちろん、上述の如く、RTAを施す前と同様にRTAを施した後も、段階的に温度を低くした冷却基板307、308、309を複数設けてRTAを施した基板を搬送ローラー303で順に搬送して冷却することも可能である。具体的には、RTAを施した直後の第1の冷却基板307の温度が580℃、次の第2の冷却基板308が480℃、更に次の第3の冷却基板309の温度を400℃に設定してもよい。 【0028】 工程7(図2(g)):p-Si膜6上にSiO2膜10及び窒化シリコン(SiN)膜11をCVD法を用いて積層し、SiO2膜10及びSiN膜11の2層からなる層間絶縁膜12を形成する。SiO2膜10の厚みは500Å、SiN膜11の厚みは3000Åである。SiO2膜10及びSiN膜11を形成した後、窒素雰囲気中で1時間、400℃で加熱し、SiN膜11内に含まれる水素イオンをp-Si膜6へ導入する。これにより、p-Si膜6内の結晶欠陥が水素イオンで埋められる。 【0029】 工程8(図2(h)):前記ソース領域6s及びドレイン領域6dに対応した位置に層間絶縁膜12を貫通する第1のコンタクトホール13を前記p-Si層6に到達するように形成し、この第1のコンタクトホール13部分に、アルミニウム等の金属からなるソース電極14s及びドレイン電極14dを形成する。このソース電極14s及びドレイン電極14dの形成は、例えば、第1のコンタクトホール13が形成されたSiN膜11上にスパッタリングしたアルミニウムをパターニングすることで形成される。 【0030】 こうして、半導体素子であるp-SiTFTが形成される。 以下に、このp-SiTFTを用いた液晶表示装置について説明する。 図3に、液晶表示装置の製造方法を説明する製造工程図を示す。 上述の工程8までの工程によって作製されたp-SiTFTに更に以下の工程を加えることにより液晶表示装置を作製する。 【0031】 工程9(図3(i)):ソース電極14s及びドレイン電極14dが形成された層間絶縁膜12及び各電極上に平坦化膜15を形成して表面を平坦化する。この平坦化膜15は、アクリル樹脂溶液を塗布し、焼成してアクリル樹脂層26を形成してなっており、このアクリル樹脂層は、ストッパ9やソース電極14s、ドレイン電極14dによる凹凸を埋めて表面を平坦化することができる。 【0032】 さらに、ソース電極14s上に前記平坦化膜15であるアクリル樹脂層を貫通する第2のコンタクトホール16を形成し、この第2のコンタクトホール16部分に、ソース電極14sに接続されてアクリル樹脂層上に広がる表示電極17を形成する。この表示電極17は、第2のコンタクトホール16が形成された平坦化膜15上に透明導電膜、例えばITO(Indium Thin Oxide:酸化インジウム錫)を積層し、そして、その透明導電膜上にレジスト膜を塗布した後、所定の電極パターンを形成し、エッチングガスとして、HBrガス及びCl2を用いてドライエッチング法、例えばRIE法によって露出した透明導電膜をエッチングすることにより形成される。 【0033】 工程10(図3(j)):表示電極17及び平坦化膜15上に、ポリイミド、SiO2等からなり、液晶を配向させる配向膜18を、印刷法またはスピンナー法にて形成する。 こうして、液晶を駆動させるTFTをスイッチング素子とした液晶表示装置の片側のTFT基板が完成する。 【0034】 次に、図4に液晶表示装置の一部断面図を示す。 同図に示す如く、石英ガラスまたは無アルカリガラスからなる絶縁基板である対向電極基板20上に、順にITO膜等の透明導電膜からなる対向電極21を基板全面に形成した後、その上に液晶を配向するためのポリイミド、SiO2等からなる配向膜22を形成する。 【0035】 こうして、上述のTFT基板1に対向した位置に対向電極基板20を設け、TFT基板と対向電極基板との間であってそれらの周辺に、接着性を有する樹脂からなるシール剤23を用いて両基板を接着し、両基板間に液晶24を充填して液晶表示装置が完成する。 <第2の実施の形態> 以下に、本発明の半導体装置の製造方法及び液晶表示装置の製造方法を、トップゲート型の半導体装置に用いた場合について説明する。 【0036】 図7及び図8に本発明の半導体装置の製造方法を説明する製造工程図を示す。 まず、半導体装置の製造方法について説明する。 工程1(図7(a)):石英ガラス、無アルカリガラス等からなる絶縁基板31上に、絶縁性薄膜であるSiO2膜32及びSiN膜33をこの順に常圧CVD法または減圧CVD法を用いて形成温度350℃で、それぞれ膜厚1300、500Å形成する。その絶縁性薄膜の上に、減圧CVD法にてモノシランガスを熱分解して550℃以下の温度でa-Si膜34を400Å形成する。 【0037】 そして、そのa-Si膜34の表面にKrFエキシマレーザビームを走査しながら照射してアニール処理を行って、a-Si膜34を溶融再結晶化することにより、p-Si膜を形成する。このp-Si膜35がp-SiTFTの能動層となる。 このときのレーザー照射条件は、アニール雰囲気:1E(-4)Pa以下、基板温度:室温乃至600℃、照射エネルギー密度:100乃至500mJ/cm2、走査速度:1乃至10mm/sec(実際には、0.1乃至100mm/secの範囲の走査速度の設定が可能)である。 【0038】 レーザービームとしては、波長λ=308nmのXeClエキシマレーザーを使用してもよく、また、波長λ=193nmのArFエキシマレーザーを使用してもよい。このときのレーザー照射条件は、いずれもアニール雰囲気:1E(-4)Pa以下、基板温度:室温乃至600℃、照射エネルギー密度:100乃至500mJ/cm2、走査速度:1乃至10mm/sec(実際には、0.1乃至100mm/secの範囲の走査速度の設定が可能)である。 【0039】 上述のいずれのレーザービームを用いても、照射エネルギー密度及び照射回数に比例して、p-Siの粒径は大きくなるので、所望の大きさの粒径が得られるように、エネルギー密度を調整すればよい。 工程2(図7(b)):前記p-Si膜35の上に、CVD法にて、SiO2からなるゲート絶縁膜36を全面に形成し、ホトリソ技術及びRIE法によるドライエッチング技術により、SiO2膜及び前記p-si膜を所定の形状に加工する。 【0040】 工程3(図7(c)):前記ゲート絶縁膜36上に、クロム(Cr)、モリブデン(Mo)などの高融点金属からなる金属膜37をスパッタ法を用いて1500Å形成し、ホトリソグラフィ技術及びRIE法によるドライエッチング技術を用いて所定形状に加工してゲート電極37を形成する。 なお、このゲート電極形成と同時に、このゲート電極に繋がっておりゲート信号を供給するゲート信号ラインも形成する(図示せず)。 【0041】 前記ゲート電極37をマスクとして、前記p-Si膜35に対してP型またはN型のイオンを注入する。 即ち、形成すべきTFTのタイプに応じて、ゲート電極37に覆われていないp-Si膜35にP型またはN型のイオンを注入する。 Pチャネル型のTFTを形成する場合には、ボロン(B)等のP型イオンを注入し、Nチャネル型のTFTを形成する場合には、リン(P)等のN型イオンを注入する。これにより、ゲート電極の下層のp-Si膜17のうち、ゲート電極直下はチャネル領域35cとなり、ゲート電極両側の部分がソース領域35s及びドレイン領域35dとなる。 【0042】 工程5(図8(d))そして、ソース領域35s及びドレイン領域35dが形成されたP-Si膜35にランプを用いたRTA法による急速アニールを行う。 前述の図6に示す如く、シート状の光を発する光源は、キセノン(Xe)アークランプとそれを覆って設けられた反射鏡を備えたものを1組として、これを上下に相対向して設けられている。 【0043】 基板は、同図右から左に向かってローラーにより、搬送速度15mm/secで搬送される。また基板は予め基板を加熱する第1、第2及び第3のプレヒート(予備加熱)基板によって順次加熱される。これらの各プレヒート基板は、基板の冷却によるひび割れが発生しないようにするために、順にプレヒート基板温度が高くなるように設定してある。具体的には、第1のプレヒート基板が400℃、第2のプレヒート基板が480℃、第3のプレヒート基板が580℃に設定してある。 【0044】 第3のプレヒート基板を通過した後、前記アークキセノンランプ(幅10mm×長さ400mm)により急速アニールが行われる。 このときのRTA法による加熱条件は、光源:Xeアークランプ、雰囲気:N2、加熱時間:0.5乃至1秒で、加熱温度は650℃である。 RTAを施した後に、図中において更に右に搬送された基板は、急速加熱後の急激な基板の冷却によるひび割れが発生しないようにするための補助ヒート基板で580℃に加熱された後に自然冷却される。もちろん、上述の如く、RTAを施す前と同様に段階的に温度を低くした基板を複数設けて順に冷却することも可能である。 【0045】 基板のRTA法によるアニールにより、ソース領域35s及びドレイン領域35d内の不純物イオンが活性化される。 工程6(図8(e)):その後、p-Si膜35を含む基板全面に、SiO2膜38及びSiN膜39をCVD法を用いて積層し、SiO2膜38及びSiN膜39の2層からなる層間絶縁膜を形成する。SiO2膜38の厚みは500Å、SiN膜39の厚みは3000Åである。SiO2膜38及びSiN膜39を形成した後、窒素雰囲気中で1時間、400℃で加熱し、SiN膜38内に含まれる水素イオンをp-Si膜35へ導入する。これにより、p-Si膜25内の結晶欠陥が水素イオンで埋められる。 【0046】 工程7(図8(f)):前記ソース領域35s及びドレイン領域35dに対応した位置に層間絶縁膜を貫通する第1のコンタクトホール40を前記p-Si層35に到達するよう形成し、この第1のコンタクトホール40部分に、アルミニウム等の金属からなるソース電極41s及びドレイン電極41dを形成する。このソース電極41s及びドレイン電極41dの形成は、例えば、第1のコンタクトホール40が形成されたSiN膜上にスパッタリングしたアルミニウムをパターニングすることで形成される。 【0047】 こうして、半導体素子であるp-SiTFTが形成される。 以下に、このp-SiTFTを用いた液晶表示装置について説明する。 図9に、液晶表示装置の製造方法を説明する製造工程図を示す。 上述の工程7までの工程によって作製されたp-SiTFTに更に以下の工程を加えることにより液晶表示装置を作製することができる。 【0048】 工程8(図9):ソース電極41s及びドレイン電極41dが形成された層間絶縁膜及び各電極上に平坦化膜を形成して表面を平坦化する。この平坦化膜42は、アクリル樹脂溶液を塗布し、焼成してアクリル樹脂層を形成してなっており、このアクリル樹脂層26は、ゲート電極37やソース電極41s、ドレイン電極41dによる凹凸を埋めて表面を平坦化することができる。 【0049】 さらに、ソース電極41s上に前記平坦化膜であるアクリル樹脂層を貫通する第2のコンタクトホール43を形成し、この第2のコンタクトホール43部分に、ソース電極41sに接続されてアクリル樹脂層上に広がる表示電極44を形成する。この表示電極28は、第2のコンタクトホール43が形成されたアクリル樹脂層上に透明導電膜、例えばITOを積層し、そして、その透明導電膜上にレジスト膜を塗布した後、所定の電極パターンを形成し、エッチングガスとして、HBrガス及びCl2ガスを用いてドライエッチング法、例えばRIE法によって露出した透明導電膜をエッチングすることにより形成される。 【0050】 表示電極及び平坦化膜上に、ポリイミド、SiO2等からなり、液晶を配向させる配向膜45を、印刷法またはスピンナー法にて形成する。 こうして、液晶表示装置の片側のTFT基板が完成する。 次に、図10に液晶表示装置の一部断面図を示す。 同図に示す如く、石英ガラスまたは無アルカリガラスからなる絶縁基板である対向電極基板46上に、順にITO膜等の透明導電膜からなる対向電極47を基板全面に形成した後、その上に液晶を配向するためのポリイミド、SiO2等からなる配向膜48を形成する。 【0051】 こうして、上述のTFT基板に対向した位置に対向電極基板を設け、TFT基板と対向電極基板との間であってそれらの周辺に、接着性を有する樹脂からなるシール剤を用いて両基板を接着し、両基板間に液晶50を充填して液晶表示装置が完成する。 以下に、上述の本発明の第1及び第2の実施の形態におけるアクティブマトリクス型LCDに適用した場合のブロック構成について説明する。 【0052】 図11にアクティブマトリクス型LCDに適用した場合のブロック構成図を示す。 表示画素部100には各走査線(ゲート配線)G1・・・Gn,Gn+1・・・Gmと各データ配線(ドレイン線)D1・・・Dn,Dn+1・・・Dmとが配置されている。各ゲート配線とデータ配線とはそれぞれ直交し、その直交部分に表示画素101が設けられている。そして、各ゲート配線はゲートドライバ102に接続されゲート信号(走査信号)が印加されるようになっている。また各ドレイン配線はドレインドライバ(データドライバ)103に接続され、データ信号(ビデオ信号)が印加されるようになっている。これらのドライバ102、103によって周辺駆動回路104が構成されている。 【0053】 そして、各ドライバ102、103のうち少なくともいずれか一方を表示画素部100と同一基板上に形成したLCDは一般にドライバー体型(ドライバ内蔵型)LCDと呼ばれている。なお、ゲートドライバが表示画素部100の両端に設けられている場合もある。また、ドレインドライバ103が表示画素部100の両端に設けられている場合もある。 【0054】 この周辺駆動回路104のスイッチング用素子にも前記p-SiTFTと同等の製造方法で作製したp-SiTFTを用いており、p-SiTFTの作製に並行して、同一基板上に形成される。なお、この周辺駆動回路用のp-SiTFTは、LDD構造ではなく、通常のシングルドレイン構造を採用している(もちろんLDD構造であってもよい)。 【0055】 また、この周辺駆動回路のp-SiTFTは、CMOS構造に形成することにより、各ドライバとしての寸法の縮小化を実現している。 図12にゲート配線Gnとドレイン配線Dnとの直交部分に設けられている表示画素101の等価回路を示す。 表示画素101は画素駆動素子としてのTFT、液晶セルLC、補助容量Csから構成される。ゲート配線GnにはTFTのゲートが接続され、ドレイン配線DnにはTFTのドレインが接続されている。そして、TFTのソースには、液晶セルLCの表示電極(画素電極)と補助容量(付加容量)Csとが接続されている。 【0056】 この液晶セルLCと補助容量Csとにより、信号蓄積素子が構成される。液晶セルLCの共通電極(表示電極の反対側の電極)には電圧Vcomが印加されている。一方、補助容量Csにおいて、TFTのソースと接続される側の反対側の電極には定電圧VRが印加されている。この液晶セルLCの共通電極は、文字通り全ての表示画素101に対して共通した電極となっている。なお、補助容量Csにおいて、TFTのソースと接続される側の反対側の電極は、隣のゲート配線Gn+1と接続されている場合もある。 【0057】 このように構成された表示画素101において、ゲート配線Gnを正電圧にしてTFTのゲートに正電圧を印加すると、TFTがオンとなる。すると、ドレイン配線Dnに印加されたデータ信号で、液晶セルLCの静電容量と補助容量Csとが充電される。反対に、ゲート配線Gnを負電圧にしてTFTのゲートに負電圧を印加すると、TFTがオフとなり、その時点でドレイン配線Dnに印加されていた電圧が、液晶セルLCの静電容量と補助容量Csとによって保持される。このように、画素へ書き込みたいデータ信号をドレイン配線Dnを与えてゲート配線の電圧を制御することにより、表示画素に任意のデータ信号を保持させておくことができる。その表示画素の保持しているデータ信号に応じて液晶セルLCの透過率が変化し、表示画素が表示される。 【0058】 ここで、表示画素の特性として重要なものに、書き込み特性と保持特性とがある。書き込み特性に対して要求されるのは、表示画素部の仕様から定められた単位時間内に、信号蓄積素子(液晶セルLCおよび補助容量Cs)に対して所望のビデオ信号電圧を充分に書き込むことができるかどうかという点である。また、保持特性に対して要求されるのは、信号蓄積素子に一旦書き込んだビデオ信号電圧を必要な時間だけ保持することができるかという点である。 【0059】 補助容量Csが設けられているのは、信号蓄積素子の静電容量を増大させて書き込み特性及び保持特性を向上させるためである。即ち、液晶セルLCは、その構造上、静電容量の増大には限界がある。そこで、補助容量Csによって液晶セルLCの静電容量の不足分を補うわけである。 【0060】 【発明の効果】 請求項1に記載の半導体装置の製造方法によれば、ランプを用いたRTA法にて基板上に半導体素子を形成する半導体装置の製造方法において、前記RTA法による前記基板の加熱処理前に、段階的に昇温するように配置した複数の予備加熱基板にて順次前記基板を予備加熱するものであるので、RTAを施す急激な基板温度の変化による基板の熱歪みによる割れの発生を抑制することができるとともに、スループットの向上が図れる。 【0061】 請求項2に記載の半導体装置の製造方法は、請求項1に記載の半導体装置の製造方法において、更に前記RTA法による前記基板の加熱処理後に、段階的に降温するように配置した複数の冷却基板にて順次前記基板を冷却するものであるので、基板の熱歪みによる割れの発生を抑制することができる。 請求項3に記載の液晶表示装置の製造方法は、ランプを用いたRTA法にて基板上に液晶を駆動するスイッチング素子を形成する液晶表示装置の製造方法において、前記RTA法による前記基板の加熱処理前に、段階的に昇温するように配置した複数の予備加熱基板にて順次前記基板を予備加熱するものであるので、基板の熱歪みによる割れの発生を抑制することができるとともに、スループットの向上が図れる。 【0062】 請求項4に記載の液晶表示装置の製造方法は、更に前記RTA法による前記基板の加熱処理後に、段階的に降温するように配置した複数の冷却基板にて順次前記基板を冷却するものであるので、基板の熱歪みによる割れの発生を抑制することができる。 【図面の簡単な説明】 【図1】 本発明の第1の実施の形態を示す製造工程断面図である。 【図2】 本発明の第1の実施の形態を示す製造工程断面図である。 【図3】 本発明の第1の実施の形態を示す製造工程断面図である。 【図4】 本発明の第1の実施の形態を示す製造工程断面図である。 【図5】 本発明の半導体装置の製造方法に用いるレーザ照射装置の斜視図である。 【図6】 本発明のRTAを施すRTA装置の断面である。 【図7】 本発明の第2の実施の形態を示す製造工程断面図である。 【図8】 本発明の第2の実施の形態を示す製造工程断面図である。 【図9】 本発明の第2の実施の形態を示す製造工程断面図である。 【図10】 本発明の第2の実施の形態を示す製造工程断面図である。 【図11】 本発明の液晶表示装置の製造方法によって製造した液晶表示装置のブロック構成図である。 【図12】 本発明の液晶表示装置の製造方法によって製造した液晶表示装置の等価回路図である。 【図13】 従来の半導体装置の製造工程を示す製造工程断面図である。 【符号の説明】 1 絶縁基板 301 キセノンアークランプ 302 搬送ローラー 304 プレヒート基板 305 プレヒート基板 306 プレヒート基板 307 冷却基板 308 冷却基板 309 冷却基板 |
訂正の要旨 |
審決(決定)の【理由】欄参照。 |
異議決定日 | 2004-03-15 |
出願番号 | 特願平9-279025 |
審決分類 |
P
1
651・
121-
YA
(H01L)
|
最終処分 | 維持 |
前審関与審査官 | 國島 明弘、國島 明弘 |
特許庁審判長 |
内野 春喜 |
特許庁審判官 |
恩田 春香 河合 章 |
登録日 | 2002-03-22 |
登録番号 | 特許第3291457号(P3291457) |
権利者 | 三洋電機株式会社 |
発明の名称 | 半導体装置の製造方法及び液晶表示装置の製造方法 |
代理人 | 芝野 正雅 |
代理人 | 芝野 正雅 |