• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 一部申し立て 2項進歩性  H03H
管理番号 1107835
異議申立番号 異議2003-72127  
総通号数 61 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 1996-08-09 
種別 異議の決定 
異議申立日 2003-08-22 
確定日 2004-09-29 
異議申立件数
訂正明細書 有 
事件の表示 特許第3380347号「Gm-Cフィルタ」の請求項1ないし3に係る特許に対する特許異議の申立てについて、次のとおり決定する。 
結論 訂正を認める。 特許第3380347号の請求項1ないし3に係る特許を維持する。 
理由 【1】 手続きの経緯
特許第3380347号の発明に係る出願は、平成7年1月27日に特許出願されたものであって、その発明の特許(請求項の数6)は平成14年12月13日に設定登録がなされ、平成15年2月24日に特許公報が発行され、平成15年8月22日に板垣久恵からその特許(請求項1乃至3)について特許異議の申立てがなされ、その後、その特許(請求項1乃至3)について期間を指定して平成16年5月14日付で取消しの理由が通知され、その指定期間内である平成16年7月14日に訂正請求がなされたものである。

【2】 訂正の適否についての判断
(1)訂正の内容
a.特許請求の範囲の請求項1
「容量と調整信号に応じて相互コンダクタンスを制御可能に形成されたGmアンプとで構成され、所定のフィルタ特性を有するGm-Cフィルタ回路と、
該Gm-Cフィルタ回路のフィルタ特性を調整するための調整信号を形成する調整信号形成手段と、
前記調整信号を形成するための設定信号を出力する調整信号設定手段と、
前記Gmアンプの出力特性を設定するためのバイアス信号を発生する自己調整用バイアス信号発生回路と、を備え、
前記調整信号形成手段は、前記調整信号設定手段で設定される設定信号に基づき、前記自己調整用バイアス信号発生回路から出力されるバイアス信号に比例した調整信号を形成することを特徴とするGm-Cフィルタ。」を、
「容量と調整信号に応じて相互コンダクタンスを制御可能に形成されたGmアンプとで構成され、所定のフィルタ特性を有するGm-Cフィルタ回路と、
該Gm-Cフィルタ回路のフィルタ特性を調整するための調整信号を形成する調整信号形成手段と、
前記調整信号を形成するための設定信号を出力する調整信号設定手段と、
前記Gmアンプの出力特性を設定するためのバイアス信号を、前記Gm-Cフィルタ回路の動作中に入力される基準クロック信号に基づいて発生する自己調整用バイアス信号発生回路と、を備え、
前記調整信号形成手段は、前記調整信号設定手段で設定される設定信号に基づき、前記自己調整用バイアス信号発生回路から出力されるバイアス信号に比例した調整信号を形成することを特徴とするGm-Cフィルタ。」と訂正する。
b.明細書【0013】欄の
「【課題を解決するための手段】
上記目的を達成するため、請求項1に係るGm-Cフィルタは、容量と調整信号に応じて相互コンダクタンスを制御可能に形成されたGmアンプとで構成され、所定のフィルタ特性を有するGm-Cフィルタ回路と、該Gm-Cフィルタ回路のフィルタ特性を調整するための調整信号を形成する調整信号形成手段と、前記調整信号を形成するための設定信号を出力する調整信号設定手段と、前記Gmアンプの出力特性を設定するためのバイアス信号を発生する自己調整用バイアス信号発生回路と、を備え、前記調整信号形成手段は、前記調整信号設定手段で設定される設定信号に基づき、前記自己調整用バイアス信号発生回路から出力されるバイアス信号に比例した調整信号を形成することを特徴としている。」を、
「【課題を解決するための手段】上記目的を達成するために、請求項1に係るGm-Cフィルタは、容量と調整信号に応じて相互コンダクタンスを制御可能に形成されたGmアンプとで構成され、所定のフィルタ特性を有するGm-Cフィルタ回路と、該Gm-Cフィルタ回路のフィルタ特性を調整するための調整信号を形成する調整信号形成手段と、前記調整信号を形成するための設定信号を出力する調整信号設定手段と、前記Gmアンプの出力特性を設定するため のバイアス信号を、前記Gm-Cフィルタ回路の動作中に人力される基準クロ ック信号に基づいて発生する自己調整用バイアス信号発生回路と、を備え、別 記調整信号形成手段は、前記調整信号設定手段で設定される設定信号に基づき 、前記自己調整用バイアス信号発生回路から出力されるバイアス信号に比例し た調整信号を形成することを特徴としている。」と訂正する。

(2)訂正の目的の適否、新規事項の有無及び拡張・変更の存否
A.訂正事項a
訂正事項aは、請求項1に記載された自己調整用バイアス信号発生回路について、Gm-Cフィルタ回路の動作中入力される基準クロック信号に基づいてバイアス信号を発生する点を限定したものであり、特許請求の範囲の減縮を目的とする訂正に該当する。
この訂正は、特許明細書段落0024及び段落0024において引用されている段落0004に記載されていたものであり、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、かつ、実質上特許請求の範囲を拡張し又は変更するものでもない。

B.訂正事項b
訂正事項bは、訂正後の請求項1の記載と発明の詳細な説明との整合をとるための訂正であり、明りょうでない記載の釈明を目的とする訂正に該当する。
この訂正は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、実質上特許請求の範囲を拡張し又は変更するものでもない。

(3)以上のとおり、上記訂正は特許法第120条の4第2項及び同条第3項において準用する特許法第126条第2項及び第3項の規定に適合するので、当該訂正を認める。


【3】 特許異議の申立てについての判断
(1)本件発明
上記【2】のとおり訂正が認められるから、本件の請求項1乃至3に係る発明(以下、「本件発明1」、「本件発明2」、「本件発明3」という。)は上記訂正に係る訂正明細書の特許請求の範囲の請求項1乃至3に記載された以下のとおりのものである。
「【請求項1】容量と調整信号に応じて相互コンダクタンスを制御可能に形成されたGmアンプとで構成され、所定のフィルタ特性を有するGm-Cフィルタ回路と、
該Gm-Cフィルタ回路のフィルタ特性を調整するための調整信号を形成する調整信号形成手段と、
前記調整信号を形成するための設定信号を出力する調整信号設定手段と、
前記Gmアンプの出力特性を設定するためのバイアス信号を、前記Gm-Cフィルタ回路の動作中に入力される基準クロック信号に基づいて発生する自己調整用バイアス信号発生回路と、を備え、
前記調整信号形成手段は、前記調整信号設定手段で設定される設定信号に基づき、前記自己調整用バイアス信号発生回路から出力されるバイアス信号に比例した調整信号を形成することを特徴とするGm-Cフィルタ。
【請求項2】前記調整信号設定手段が出力する設定信号は、少なくとも1ビット以上のデジタル設定信号であることを特徴とする請求項1記載のGm-Cフィルタ。
【請求項3】前記自己調整用バイアス信号発生回路は、前記Gm-Cフィルタ回路に用いられているGmアンプと同じ構成のGmアンプと容量からなり且つ基準クロック信号が入力されるフィルタ回路と、該フィルタ回路の出力信号と前基準クロック信号との位相差を求める位相比較器と、積分器とから構成されるPLL回路で形成されることを特徴とする請求項1又は2記載のGm-Cフィルタ。」

(2)引用刊行物に記載された発明
(2-1)当審が平成16年5月14日付で通知した取消しの理由で引用した刊行物1(特開平6-77817号公報、異議申立人の提出した甲第1号証)には、以下のことが記載されている。
(イ)この発明の周波数特性自動調整回路では、時分割で調整とフィルタリングを行い、調整期間では基準信号を入力信号同様フィルタ回路に通し、このフィルタ回路内から出力可能な移相信号を取り出し、基準信号と移相信号を位相比較して、まず基準信号でフィルタを調整し、フィルタ処理する期間では所望の周波数に、ある所定の比で調整値をシフトすることにした。(段落0009)
(ロ)上記した手段により、基準信号をフィルタに通すことから入力信号に対する動作と全く同じになり、動作状態の違いによる誤差が発生しない。また、基準信号に対して調整した後にフィルタ回路の周波数特性をシフトするので、所定の比にドリフトがなければ、ドリフトも発生しない。(段落0010)
(ハ) 以下、この発明の実施例につき、図面を参照して詳細に説明する。図1はこの発明の一実施例を示す、システム図である。図1において、入力信号をスイッチSWの一方の固定端子Saを入力端子INに接続し、他方の固定端子Sbを基準信号発生回路10の基準信号出力に接続する。スイッチSWの出力端子Scを、外部から周波数特性の制御が可能なフィルタ回路11に入力する。フィルタ回路11は内部信号により、入力された信号に対して、位相が0度の信号と90度の信号をそれぞれ出力する。各位相信号を位相比較回路12に入力し、比較結果を外付けのコンデンサCoにより平滑する。平滑電圧に基づいて直流電流源IBの電流を制御する。直流電流源IBの電流は、DAコンバーター(DAC)回路13の基準電流としてここに流す。
DAC回路13の出力電流Ioは、フィルタ回路11の周波数特性を制御する制御端子に接続する。DAC回路13はデコード値制御回路14からの信号を入力する。デコード値制御回路14,スイッチSWおよび位相比較回路12は外部からの制御端子Ctに供給された調整タイミングパルスPaにより動作状態を制御する。
図1に構成されたシステムを、SECAM方式テレビジョン受像機に用いられるベルフィルタに適応した場合を例にとり、その動作を説明する。基準信号発生回路10は、PAL方式色副搬送波発振回路の発振信号fscを用いるものとする。また、調整タイミングパルスPaは垂直帰線期間のブランキング信号であると想定し、フィルタ回路11は電流制御可能なベルフィルタとする。調整タイミングパルスPaにより垂直帰線期間にフィルタ回路11の自動調整を行い、それ以外の期間では所望の周波数特性で動作する状態について説明する。
垂直帰線期間ではスイッチSWは固定端子Sb側に倒れ基準信号を出力しており、位相比較回路13は動作状態、デコード値制御回路12ではDAC回路13に対し基準信号に対応するデータを出力している。基準信号発生回路10から出力された基準信号は、スイッチSWを通りフィルタ回路11に供給する。このとき、フィルタ回路11の内部に、基準信号に対し0度の位相を持つ信号と90度の位相を持つ信号が存在する。これら信号を取り出し、位相比較回路12に入力する。フィルタの特性が設定した周波数特性通りになっていれば、0度と90度の位相差を持つが、設定からずれている場合には、90度位相の信号が現実には90度からずれる。位相比較回路12ではこのずれを検出し、コンデンサCoにより平滑し、直流電圧を発生する。
この直流電圧によりDAC回路13の基準電流である直流電流源IBの電流を制御する。DAC回路13のデコード値が10進数で「30」という値であるとすると、出力電流Ioは「30」という正規化された値をもつことになる。直流電流源IBの電流変化により「30」という値は変化しないが、出力電流Ioの絶対値は変化する。従って、周波数特性が設計した値からずれている場合には、位相誤差により、IBすなわちIoが増減し、フィルタ周波数特性を制御する。最終的にこのシステムが収束する点は0度と90度信号の位相差が正確に90度になる点であり、この点は正確に基準信号の周波数と一致する。(段落0011、0012,0013,0014,0015,図1)
(ニ) 調整期間外でスイッチSWは入力信号側に倒れ、位相比較回路12はカットオフし、デコード値制御回路14は調整データとある比にある数になるようデータを出力する。位相比較回路12はカットオフであり、コンデンサCoの容量に対し充放電を行わない。従って、コンデンサCoの電位は保持され、直流電流源IBへの制御状態を保持し、その電流値も保持する。この期間でDAC回路13のデコード値は10進数で「29」であるとすると、調整期間の値から「29/30」に電流が減少することになる。従って、フィルタの制御電流Ioが変化することから、フィルタの周波数特性も「29/30」だけシフトする。シフトした後は入力信号に対して所望の特性が得られるようにデコードしてあるので、ベルフィルタとして良好に動作する。(段落0016)
(2-2)同じく、当審が平成16年5月14日付で通知した取消しの理由で引用した刊行物2(特開平6-61791号公報、異議申立人の提出した甲第2号証)には、以下のことが記載されている。
(ホ)Gmアンプを用いた1次ローパスフィルタを図13に示す。差動電圧入力、片側電流出力のGmアンプ80、及び、容量(以下、該容量の大きさを単に”C”と示す場合がある。)81からなる。該フィルタの、入力信号Vin82に対する出力電圧Vout83の伝達特性T4(s)は、下記数4に示すとおりであり、遮断周波数fcはGm/(C・2π)となる。(段落0006、図13)
(ヘ)同じく、Gmアンプを用いた、2次のバイカットローパスフィルタを図14に示す。該フィルタは、差動電圧入力かつ片側電流出力のGmアンプ84,85と、容量86,87とからなる。該フィルタにおける、入力信号Vin88に対するVout89の伝達特性T5(s)は、下記数5に示すとおりである。(段落0008、図14)
(2-3)さらに、同じく、当審が平成16年5月14日付で通知した取消しの理由で引用した刊行物3(特開平7-7374号公報、異議申立人の提出した甲第3号証)には、以下のことが記載されている。
(ト)自動調整回路に入力された基準信号は低域通過フィルタ(LPF)もしくは、帯域通過フィルタ(BPF)を通過することで含まれている高調波成分もしくはクロストーク成分が抑圧される。高調波成分もしくはクロストーク成分が抑圧された基準信号は位相比較器と調整用フィルタにそれぞれ入力される。調整用フィルタに入力された信号は約90度位相が回り位相比較器に入力される。両信号の位相差である位相比較器の出力信号は信号変換手段によりフィルタの制御信号に変換されて調整用フィルタにフィードバックされる。前記フィルタの制御信号により位相比較器での両入力信号の位相差が正確に90度となるように調整用フィルタの遮断周波数が調整される。この結果フィルタの制御信号はIC内の素子バラ付きを補償した信号となる。この制御信号を被調整フィルタに印加することでフィルタの自動調整が行われる。(段落0005)
(チ)以下、本発明の一実施例を図1及び図2を用いて説明する。基準信号源1の信号が基準信号の高調波成分もしくはクロストーク成分を抑圧する手段であるフィルタ2を介して2分割され一方は調整用フィルタ3を通って位相検波器4へ入力され(図2の2)、他方は直接、位相比較器4へ入力され(図2の1)、両信号の位相差が検出される(図2の3)。位相比較器4の出力は平滑されて信号変換回路5によってフィルタの遮断周波数制御信号に変換され、調整フィルタ3と被調整フィルタ6に負帰還される。この結果、図2の3のごとく基準信号の2倍の周波数でデューディが50%となるように帰還がかかる。つまり基準信号周波数において調整用フィルタ3は90度位相が回るように遮断周波数が調整される。前記遮断周波数制御信号を用いて調整フィルタ3と等しいか、相関する被調整フィルタ6を制御することで、IC内の素子バラつきを補償する自動調整が実現できる。しかし、このとき基準信号に高調波成分もしくはクロストーク成分が含まれていると、信号のデューティがズレてしまう(図2の4)。しかしこの信号も調整用フィルタ3を通ると調整用フィルタ3自身の周波数特性にしたがって高調波成分は抑圧され、デューティのズレは少なくなる(図2の5)。この結果位相比較器4へ入力される二つの信号はデューティの異なった信号となり位相の検波結果に誤差が生じる(図2の6)。検波誤差の原因である高調波歪を除去するために前記高調波成分もしくはクロストーク成分を抑圧するフィルタ2を挿入する。このフィルタは低域通過フィルタ(以下、LPFと略す。)でも帯域通過フィルタ(以下、BPFと略す。)でもよく、基準信号1の基本波成分は通過させ、高調波成分は抑圧するような周波数特性を有するものであれば良い。以上本実施例によればクリスタル等の高調波成分を含む基準信号源を用いても精度の良いフィルタの自動調整回路を実現できる。(段落0006、図1、2)

(3)対比・判断
(3-1)本件発明1について
本件発明1と刊行物1に記載された発明とを比較すると、両者は、少なくとも次の点で相違する。
(a)本件発明1が、「入力信号が入力される被調整フィルタであるGm-Cフィルタ回路と、Gm-Cフィルタを構成するGmアンプの出力特性を設定するためのバイアス信号を、Gm-Cフィルタ回路が動作中に逐次入力される基準クロック信号に基づいて発生する自己調整用バイアス信号発生回路を有している」のに対して、刊行物1に記載された発明は、基準信号と入力信号とを同じ被調整フィルタ回路に通し、これらを所定のタイミングで切り換えることにより、自らのフィルタの周波数特性そのものをチェックして調整する点で相違する。
次に、この相違点(a)について検討する。
「入力信号が入力される被調整フィルタであるGm-Cフィルタ回路と、Gm-Cフィルタを構成するGmアンプの出力特性を設定するためのバイアス信号を、Gm-Cフィルタ回路が動作中に逐次入力される基準クロック信号に基づいて発生する自己調整用バイアス信号発生回路を有している」ことは刊行物1乃至3のいずれにも記載ないし示唆もされていなく、また、当業者に自明又は周知の事項でもない。
したがって、本件発明1は少なくとも上記相違点(a)に係る構成において当業者が容易に発明することができたものとは認められない。
(3-2)本件発明2について
本件発明2と刊行物1に記載された発明とを比較すると、本件発明2は本件発明1を引用しているから、少なくとも(3-1)と同じ相違点(a)で相違し、これについての検討内容も(3-1)と同じである。
したがって、本件発明2は少なくとも上記相違点(a)に係る構成において当業者が容易に発明することができたものとは認められない。
(3-3)本件発明3について
本件発明3と刊行物1に記載された発明とを比較すると、本件発明3は本件発明1を引用しているから、少なくとも(3-1)と同じ相違点(a)で相違し、これについての検討内容も(3-1)と同じである。
したがって、本件発明3は少なくとも上記相違点(a)に係る構成において当業者が容易に発明することができたものとは認められない。

(4)むすび
以上のとおりであるから、特許異議申立の理由及び証拠によっては、請求項1乃至3に係る発明についての特許を取消すことができない。
また、他に請求項1乃至3にかかる発明についての特許を取消すべき理由を発見しない。
よって、結論のとおり決定する。
 
発明の名称 (54)【発明の名称】
Gm-Cフィルタ
(57)【特許請求の範囲】
【請求項1】 容量と調整信号に応じて相互コンダクタンスを制御可能に形成されたGmアンプとで構成され、所定のフィルタ特性を有するGm-Cフィルタ回路と、
該Gm-Cフィルタ回路のフィルタ特性を調整するための調整信号を形成する調整信号形成手段と、
前記調整信号を形成するための設定信号を出力する調整信号設定手段と、
前記Gmアンプの出力特性を設定するためのバイアス信号を、前記Gm-Cフィルタ回路の動作中に入力される基準クロック信号に基づいて発生する自己調整用バイアス信号発生回路と、を備え、
前記調整信号形成手段は、前記調整信号設定手段で設定される設定信号に基づき、前記自己調整用バイアス信号発生回路から出力されるバイアス信号に比例した調整信号を形成することを特徴とするGm-Cフィルタ。
【請求項2】 前記調整信号設定手段が出力する設定信号は、少なくとも1ビット以上のデジタル設定信号であることを特徴とする請求項1記載のGm-Cフィルタ。
【請求項3】前記自己調整用バイアス信号発生回路は、前記Gm-Cフィルタ回路に用いられているGmアンプと同じ構成のGmアンプと容量とからなり且つ基準クロック信号が入力されるフィルタ回路と、該フィルタ回路の出力信号と前記基準クロック信号との位相差を求める位相比較器と、積分器とから構成されるPLL回路で形成されることを特徴とする請求項1又は2記載のGm-Cフィルタ。
【請求項4】前記調整信号設定手段は、前記Gm-Cフィルタ回路の実際の出力特性に応じて前記設定信号を設定することを特徴とする請求項1乃至3の何れかに記載のGm-Cフィルタ。
【請求項5】前記Gm-Cフィルタ回路は、複数のGmアンプ又は複数の容量のうちの何れかを選択することにより前記フィルタ特性を変更可能な回路であって、前記Gmアンプ又は前記容量を、これらが接続されている回路から物理的に切断する切断手段を備えることを特徴とする請求項1乃至4の何れかに記載のGm-Cフィルタ。
【請求項6】前記調整信号形成手段は、複数の電流源のうちの何れかを選択して前記調整信号を形成するようにした手段であって、前記電流源を、これらが接続されている回路から物理的に切断する切断手段を備えることを特徴とする請求項1乃至5の何れかに記載のGm-Cフィルタ。
【発明の詳細な説明】
【0001】
【産業上の利用分野】
本発明は、Gm-Cフィルタの改良に関し、特に、周波数特性精度の高いGm-Cフィルタに関する。
【0002】
【従来の技術】
従来、Gm-Cフィルタは、スイッチキャパシタフィルタ等のサンプリング系フィルタと異なり時間連続系フィルタであるために高速化が容易であるという特徴がある。しかし、スイッチキャパシタフィルタに比較して周波数特性精度が低いために、広く実用化されてはいない。
【0003】
図13は、従来のGm-C型低域通過フィルタを使用したGm-Cフィルタ回路Fの一例を示したものであり、例えば、自己調整用バイアス発生回路としてのPLL回路10と、例えば、Gmアンプ及び容量から構成されるGm-Cフィルタ型低域通過フィルタで構成される調整対象のフィルタである調整フィルタ13′とから構成され、PLL回路10において基準クロック信号CKをもとに所定のバイアス電流iPLLを形成して調整フィルタ13′に供給し、調整フィルタ13′がこのバイアス電流iPLLに応じた出力特性をもって作動するようになされている。
【0004】
このPLL回路10は、例えば、Gmアンプ、容量から構成されるGm-C型低域通過フィルタで形成される基準フィルタ51と、排他的論理和回路からなる位相比較器52と、例えば低域通過フィルタで構成される積分器53と、コンパレータ54及び55とから構成され、基準フィルタ51とコンパレータ54とを介して入力した、例えば、水晶発振器等からの基準クロック信号CKと、コンパレータ55を介して入力した基準クロック信号CKとの排他的論理和を位相比較器52において求め、これを出力信号fhとして積分器53に出力し、積分器53で出力信号fhを積分処理した値を基準フィルタ51にバイアス電流iPLLとして供給すると共に、調整フィルタ13′にもバイアス信号電流iPLLとして供給するようになされている。ここで、積分器53はいわゆる完全積分器でもよく、また、低域通過フィルタと等価である不完全積分器でもよく、PLL回路10の回路構成に適した積分器が適用される。
【0005】
図14は、基準フィルタ51の出力特性を表したものである。この基準フィルタ51は、低域通過フィルタ特性を有すると同時に、位相遅れが低域では位相シフト0度、高域では位相シフト180度、カットオフ周波数のところで位相シフト90度となる位相特性を有するように形成されている。すなわち、図13において、基準フィルタ51への入力信号、すなわち、基準クロック信号CKの周波数がカットオフ周波数fcに一致している場合には、基準フィルタ51及びコンパレータ54を通過して入力される基準クロック信号CKと、コンパレータ55を通過して入力される基準クロック信号CKとの排他的論理和を位相比較器52で求めたとき、位相比較器52からの出力信号fhは、周波数が基準クロック信号CKの2倍で、且つ、高レベル論理と低レベル論理のそれぞれの期間が等しいデューティ比50%の信号となる。このとき、位相比較器52からの出力信号fhを積分器53で積分処理した直流出力レベルは、デューティ比50%であるので変動せず、位相ロック状態が実現できるようになっている。
【0006】
このとき、仮に、基準フィルタ51のカットオフ周波数fcがカットオフ周波数の設計値fc*よりも小さいときには、図15に示すように、その位相遅れは設計値よりも大きくなる。この結果、位相比較器52の出力信号fhは高レベル論理の期間が低レベル論理の期間よりも短くなり、積分器53の出力レベルを低下させる方向に動作する。そして、この出力レベルが下がったときにバイアス電圧を発生させる回路では、全てのGmアンプのGm値が上がるように形成されおり、このGmアンプのGm値を増加させることに伴い基準フィルタ51のカットオフ周波数が設計値fc*に等しくなる方向にシフトし、設計値fc*に等しくなったときに積分器53の出力信号レベルが一定レベルとなり、逆に、積分器53の出力レベルが増加する方向に動作したとき、GmアンプのGm値が下がるように形成され、これに伴い基準フィルタ51のカットオフ周波数が設計値fc*に等しくなる方向にシフトし、設計値fc*に等しくなったときに積分器53の出力信号レベルが一定レベルとなり、位相ロック状態となるようになされている。
【0007】
【発明が解決しようとする課題】
しかしながら、例えば、図13に示す上記従来のGm-Cフィルタにおいて、PLL回路10を構成するGm-C型低域通過フィルタで構成される基準フィルタ51とバイアス電流調整対象である調整フィルタ13′とが同一に構成され、そのGmアンプの入力電圧に対する出力電流の比である相互コンダクタンスを表すGm値及び容量値も共に同一に形成されていることを前提とする。そして、PLL回路10において、基準フィルタ51の出力信号と、基準クロック信号CKとをもとにバイアス電流iPLLを形成してこれを調整フィルタ13′にも供給するようにし、このとき、PLL回路10において基準フィルタ51の出力信号が所定の出力特性となるようにバイアス電流iPLLを調整することによって、調整フィルタ13′の出力特性を基準フィルタ51の出力特性と同一となるようにし、このようにして調整フィルタ13′の出力特性を所定の出力特性に設定するようにした場合等には、例えば、調整フィルタ13′及び基準フィルタ51が同一の出力特性となるように予め設計されているものとすると、調整フィルタ13′及び基準フィルタ51には同一のバイアス電流iPLLが供給されるようになされているので、その出力特性も同一となるはずである。しかしながら、調整フィルタ13′及び基準フィルタ51を構成する各Gmアンプは、MOSFETの素子間のばらつき等の影響により設計値通りに実現することができないために、調整フィルタ13′及び基準フィルタ51の出力特性に誤差が生じてしまうという問題がある。
【0008】
例えば、今、基準フィルタ51を図16に示すように、GmアンプAMP1〜AMP4及び容量C1,C2で構成し、GmアンプAMP1〜AMP3を直列に接続し、基準クロック信号CKがGmアンプAMP1に入力されるようになされ、GmアンプAMP1の出力がGmアンプAMP2及びAMP4に入力され、GmアンプAMP2の出力がGmアンプAMP3に入力され、GmアンプAMP3及びGmアンプAMP4の出力がGmアンプAMP2及びAMP4に入力され、さらに、GmアンプAMP1とAMP2との間に容量C1が、また、GmアンプAMP2とAMP3との間に容量C2が接続され、GmアンプAMP2の出力を基準フィルタ51の出力信号として出力するように構成したものとする。
【0009】
このとき、この基準フィルタ51のカットオフ周波数fcは、その伝達関数からGmアンプAMP2及びAMP3のGm値の相乗平均に比例して決定されることがわかる。このとき、調整フィルタ13′をGmアンプAMP1′〜AMP4′及び容量C1′及びC2′によって、図16に示す基準フィルタ51と同一構成に形成し、これらGmアンプの各Gm値及び容量値も、基準フィルタ51の対応するGm値及び容量値とそれぞれ同一設計値となるように設定したものとする。
【0010】
このとき、基準フィルタ51のカットオフ周波数fcはGmアンプAMP2及びAMP3のGm値の相乗平均に比例することから、仮に、基準フィルタ51のGmアンプAMP2及びAMP3のGm値の相乗平均が調整フィルタ13′のGmアンプAMP2′及びAMP3′のGm値の相乗平均に比べて1%大きいならば、基準フィルタ51のカットオフ周波数fc51は調整フィルタ13′のカットオフ周波数fc13に比べて1%大きくなることになる。
【0011】
このように、調整フィルタ13′及び基準フィルタ51をそれぞれ対応する各GmアンプのGm値を全く同一に設計した場合でも、プロセスの問題等によって誤差が発生するために、調整フィルタ13′及び基準フィルタ51の性能を完全に一致させることができず、調整フィルタ13′を所望とする性能に設定することができないという問題があり、しかも、この誤差はLSIにおいて頻繁に用いられているスイッチキャパシタフィルタ等に比べて大きいために、高速化が容易であるという利点があるにも関わらず、実用に供することができない状態であった。
【0012】
そこで、この発明は、上記従来の未解決の課題に着目してなされたものであり、高精度に周波数特性を設定可能なGm-Cフィルタを提供することを目的としている。
【0013】
【課題を解決するための手段】
上記目的を達成するために、請求項1に係るGm-Cフィルタは、容量と調整信号に応じて相互コンダクタンスを制御可能に形成されたGmアンプとで構成され、所定のフィルタ特性を有するGm-Cフィルタ回路と、該Gm-Cフィルタ回路のフィルタ特性を調整するための調整信号を形成する調整信号形成手段と、前記調整信号を形成するための設定信号を出力する調整信号設定手段と、前記Gmアンプの出力特性を設定するためのバイアス信号を、前記Gm-Cフィルタ回路の動作中に入力される基準クロック信号に基づいて発生する自己調整用バイアス信号発生回路と、を備え、前記調整信号形成手段は、前記調整信号設定手段で設定される設定信号に基づき、前記自己調整用バイアス信号発生回路から出力されるバイアス信号に比例した調整信号を形成することを特徴としている。
【0014】
また、請求項2に係るGm-Cフィルタは、請求項1に記載の調整信号設定手段が出力する設定信号は、少なくとも1ビット以上のデジタル設定信号であることを特徴としている。
【0015】
また、請求項3に係るGm-Cフィルタは、請求項1又は2に記載の自己調整用バイアス信号発生回路は、前記Gm-Cフィルタ回路に用いられているGmアンプと同じ構成のGmアンプと容量とからなり且つ基準クロック信号が入力されるフィルタ回路と、該フィルタ回路の出力信号と前記基準クロック信号との位相差を求める位相比較器と、積分器とから構成されるPLL回路で形成されることを特徴としている。
【0016】
また、請求項4に係るGm-Cフィルタは、請求項1乃至3の何れかに記載の調整信号設定手段は、前記Gm-Cフィルタ回路の実際の出力特性に応じて前記設定信号を設定することを特徴としている。
【0017】
また、請求項5に係るGm-Cフィルタは、請求項1乃至4の何れかに記載のGm-Cフィルタ回路は、複数のGmアンプ又は複数の容量のうちの何れかを選択することにより前記フィルタ特性を変更可能な回路であって、前記Gmアンプ又は前記容量を、これらが接続されている回路から物理的に切断する切断手段を備えることを特徴としている。さらに、請求項6に係るGm-Cフィルタは、請求項1乃至5の何れかに記載の調整信号形成手段は、複数の電流源のうちの何れかを選択して前記調整信号を形成するようにした手段であって、前記電流源を、これらが接続されている回路から物理的に切断する切断手段を備えることを特徴としている。
【0018】
【0019】
【0020】
【0021】
【0022】
【0023】
【0024】
以下に、本発明の実施例を説明する。図1は、本発明の第1実施例におけるGm-CフィルタFの概略構成を示す構成図である。この第1実施例におけるGm-CフィルタFは、基準クロック信号CKに基づきバイアス電流iPLLを形成して出力する自己調整用バイアス信号発生回路としてのPLL回路10と、オペレータの設定信号に基づき所定のデジタル設定信号Fsを出力する調整信号設定手段としてのデジタル制御回路11と、デジタル制御回路11からのデジタル設定信号FsとPLL回路10からのバイアス電流iPLLとをもとに所定のバイアス電流iBIASを形成して調整フィルタ13に出力する、Gm-C型低域通過フィルタで構成される調整信号形成手段としてのバイアス電流制御回路12と、Gm-Cフィルタ回路としての調整フィルタ13とから構成されている。
【0025】
ここで、PLL回路10は、図13に示す従来のPLL回路10と同様であり、積分器53の出力信号はバイアス電流iPLLとしてバイアス電流制御回路12に供給されると共に、基準フィルタ51にも供給されている。そして、フィルタ回路としての基準フィルタ51は、図16に示す従来の基準フィルタ51と同一であり、GmアンプAMP1〜AMP4と、容量C1及びC2とから構成されると共に、積分器53からのバイアス電流iPLLの出力ラインVPLLと接地ラインVSSとの間に、後述のFET12と共に電流-電圧変換回路としてのカレントミラー回路を構成するFET11が接続されて形成されている。そして、このフィルタ特性は、図14に示すように、低域では位相遅れは0度、高域では位相遅れは180度、入力信号の周波数がカットオフ周波数と等しいとき位相遅れは90度となるように構成されている。
【0026】
そして、GmアンプAMP1〜AMP4は、例えば、図2に示すように、これらは同一に形成され、正負信号をゲート端子に入力する入力MOSFETであるFET3及びFET4と、同相信号調整用の信号をゲート端子に入力するロード用MOSFETであるFET1及びFET2とから構成され、FET1及びFET2のソース側が電源ラインVDDに接続され、FET1及びFET3のドレイン側が接続され、同様に、FET2及びFET4のドレイン側が接続され、FET3及びFET4のソース側が、カレントミラー回路を構成するFET12のドレイン側に接続され、FET12のソース側は接地ラインVSSに接続され、FET1〜FET4のドレイン側で出力信号を取り出すようになされている。
【0027】
一方、デジタル制御回路11は、例えばマイクロコンピュータ等で構成され、例えば、オペレータが調整フィルタ13の出力特性に応じて所定の電流指令値をキー入力することにより、8ビットのデジタル設定信号Fsを出力する。このとき、このデジタル設定信号Fsの各ビットはデコーダ回路を介して後述の図3に示す各スイッチ29〜36にそれぞれ対応し、デジタル設定信号Fsに応じて各スイッチ29〜36が作動するようになされている。
【0028】
バイアス電流制御回路12は、例えば、図3に示すように、カレントミラー回路を構成する、それぞれ発生電流の異なる電流を発生する定電流源である調整信号発生源としてのバイアス電流源20〜28と、バイアス電流源21〜28を選択するためのスイッチ29〜36とから構成され、バイアス電流源20はPLL回路10からのバイアス電流iPLLに応じた所定のバイアス基準電流irefを発生する。そして、電源ラインVDDとバイアス電圧ラインV0との間に、バイアス電流源21〜24と各バイアス電流源に対応するスイッチ29〜32とが直列に接続された各直列回路が並列に接続されている。また、バイアス電圧ラインV0と接地ラインVSSとの間には、スイッチ33〜36と各スイッチに対応するバイアス電流源25〜28とが直列に接続された各直列回路が並列に接続され、バイアス電流源21〜24の発生電流がバイアス基準電流irefに加算され、バイアス電流源25〜28の発生電流がバイアス基準電流irefから減算されるようになされ、バイアス電流源20〜28の発生電流をもとにバイアス電流iBIASが形成されて調整フィルタ13に供給されるようになされている。
【0029】
このとき、バイアス電流源21はバイアス基準電流irefに比例する8irの微小電流を発生し、同様に、バイアス電流源22はバイアス基準電流irefに比例する4irの微小電流、バイアス電流源23はバイアス基準電流irefに比例する2irの微小電流、バイアス電流源24はバイアス基準電流irefに比例する1irの微小電流を発生するように形成されている。また、バイアス電流源25はバイアス基準電流irefに比例する8irの微小電流を発生し、バイアス電流源26はバイアス基準電流irefに比例する4irの微小電流を発生し、バイアス電流源27はバイアス基準電流irefに比例する2irの微小電流を発生し、バイアス電流源28はバイアス基準電流irefに比例する1irの微小電流を発生するように形成されている。
【0030】
そして、これら各バイアス電流源21〜28に対応する各スイッチ29〜36は、デジタル制御回路11からのデジタル設定信号Fsに基づきオンオフ制御され、8ビットのデジタル信号で構成されるデジタル設定信号Fsの、例えば、最小ビットがスイッチ36、第2ビット目がスイッチ35、……、最大ビットがスイッチ29に対応し、というように各ビットが各スイッチにそれぞれ対応している。そして、デジタル設定信号Fsのビット信号が“1”であるとき、対応するスイッチがオン状態となり所定の対応するバイアス電流源から所定の微小電流が発生される。また、ビット信号が“0”であるとき、対応するスイッチがオフ状態となり所定の対応するバイアス電流源からの電流出力が停止されるようになされている。
【0031】
したがって、各バイアス電流源21〜24の発生電流はそれぞれ、8ir,4ir,2ir,1irに設定されてバイアス基準電流irefに加算されるようになされ、各バイアス電流源25〜28の発生電流はそれぞれ、8ir,4ir,2ir,1irに設定されてバイアス基準電流irefから減算されるようになされていることから、オン状態とするスイッチの組み合わせにより、-15ir〜+15irの範囲でバイアス基準電流irefを調整することができるようになされている。
【0032】
そして、これら各バイアス電流源21〜28のそれぞれには、図4に示すように、各スイッチ29〜36のオンオフ状態を固定するための切断手段としての設定回路101が形成されている。各スイッチに対する設定回路101は同一構成であるので、ここでは、スイッチ29にこの設定回路101を適用した場合の図4に基づき説明する。この設定回路101は、デジタル制御回路11からのデジタル設定信号Fsを入力しスイッチ29を制御するためのバッファとしてのインバータ回路90と、電流を流して焼き切ることのできるメタル層93及び94と、メタル層93及び94を焼き切るためのプロービング用のパッド95〜97と、過電流防止用の抵抗91及び92とから構成され、抵抗91の一端は例えば接地ラインVSSに接続され、他端はメタル層93を介してデジタル制御回路11の出力ラインに接続され、メタル層93の両端にはプロービング用のパッド95及び96が接続されている。また、抵抗92の一端は接地ラインVSSに接続され、その他端はメタル層94を介してデジタル制御回路11の出力ラインに接続され、メタル層94の一端にはプロービング用のパッド97が接続されている。
【0033】
そして、デジタル設定信号Fsが入力されて、その結果、調整フィルタ13の最適特性を得ることのできるスイッチ29の状態が決まるので、この最適状態になるように、プロービング用のパッド95〜97に電流を流してメタル層93及び94を焼き切ることにより、スイッチ29がオン又はオフ状態に固定されるようになされている。
【0034】
そして、調整フィルタ13は、PLL回路10の構成品である図16に示す基準フィルタ51に用いられているGmアンプと同一機能構成のGmアンプで構成され、図5に、調整フィルタ13の一例を示す。この調整フィルタ13は、例えば、Gm-C構成のリープフロッグ型帯域通過フィルタで形成されている。図中、201〜213は、図2に示す基準フィルタ51のGmアンプと同じ回路構成のGmアンプであり、214〜219は容量である。これらGmアンプAMP201〜213の入力電圧に対する出力電流の比である相互コンダクタンスを表すGm値はバイアス電流制御回路12からのバイアス電流iBIASにより調整できるようになっている。このとき、調整フィルタ13に使用するGmアンプのGm値は任意のフィルタ特性を実施するために任意のGm値となっている。そして、これら各GmアンプAMP201〜AMP213とFET11′のドレイン側とが接続され、FET11′のソース側は接地ラインVSSに接続され、図2に示す各Gmアンプの構成品であるFET12とFET11′とで電流-電圧変換回路としてのカレントミラー回路を構成している。そして、FET11′のゲート端子にバイアス電流制御回路12からのバイアス電流iBIASが入力され、所定の電圧に変換されて、各GmアンプのGm値を制御するようになされている。
【0035】
このように形成されたGm-CフィルタFにおいて、調整フィルタ13の出力特性の調整を行う場合には、まず、PLL回路10が作動して、基準クロック信号CKを基準フィルタ51においてフィルタ処理した信号と基準クロック信号CKとをもとにその位相比較器52の出力信号fhが基準クロック信号CKの2倍の周波数をもつデューティ比50%の信号となるように、積分器53からのバイアス電流iPLLによって基準フィルタ51の出力特性を調整する。そして、基準フィルタ51の出力特性が所定の出力特性に調整され、バイアス電流iPLLが一定値となったものとする。
【0036】
このとき、積分器53の出力であるバイアス電流iPLLはバイアス電流制御回路12にも供給されており、バイアス電流制御回路12の各スイッチ29〜36がオフ状態であるものとすると、バイアス電流源20のみからバイアス電流iPLLに応じた基準電流irefが発生され、これがバイアス電流iBIASとして、調整フィルタ13に供給される。これによって、調整フィルタ13はこのバイアス電流iBIASに応じてそのGm値が制御され、所定の出力特性を得ることが可能に設定されることになる。
【0037】
そして、オペレータは例えば、試験用の入力信号を調整フィルタ13に入力してその出力信号を検出し、このとき、調整フィルタ13と基準フィルタ51とのカットオフ周波数が同一に設計されている場合でも各Gmアンプを構成するMOSFETの素子のばらつき等のために、調整フィルタ13の出力特性が基準フィルタ51の出力特性と異なっている場合には、オペレータは、デジタル制御回路11からその出力特性誤差に応じた電流指令値をキー入力する。
【0038】
これによって、デジタル制御回路11からは電流指令値で指定された電流を発生させるための8ビットのデジタル設定信号Fsが出力され、例えば、バイアス電流iBIASを増加させる場合には、スイッチ29〜32の何れか又は全部をオン状態とすることによりバイアス電流iBIASを1ir〜15irの間で増加させることが可能となり、バイアス電流iBIASを減少させる場合には、スイッチ33〜36の何れか又は全部をオン状態とすることによりバイアス電流iBIASを増減することができる。そして、例えば、スイッチ32だけオン状態とすることにより、バイアス電流iBIASを1irだけ増加させることができ、また、スイッチ29と31だけオン状態とすることによりバイアス電流iBIASを8ir+2ir=10irだけ増加させる、というように、オン状態とするスイッチの組み合わせにより1ir〜15irの間でバイアス電流iBIASを増加させることができ、同様に、スイッチ33〜36をオン状態とするスイッチの組み合わせにより1ir〜15irの間でバイアス電流iBIASを減少させることができる。
【0039】
したがって、バイアス電流iBIASが増減することによりそれに応じて調整フィルタ13の各GmアンプAMP201〜AMP213のGm値が増減し、これによりカットオフ周波数fcを設計値fc*に設定することができ、所定の出力特性を得ることができる。そして、調整フィルタ13の出力信号が所定の出力特性となったとき、その状態で、各バイアス電流源21〜28の各設定回路101のプロービング用パッド95〜97に電流を流してメタル層93及び94を焼き切ることにより、各スイッチ29〜36のオンオフ状態が固定され、これによって、調整フィルタ13の出力特性が所定のフィルタ特性に固定される。
【0040】
したがって、例えば、Gm-C型低域通過フィルタを組み込んだLSIを用いた装置等を製品化した場合等には、このLSIを装置に組み込む前、或いは、装置を出荷する前又は後に調整を行う必要があり、装置によってはこのような調整はコスト上昇を招くなどの好ましくないことがあるので、LSI出荷前の検査等に、上述のGm-CフィルタFにおいて、デジタル制御回路11により所定の出力特性となるようなデジタル設定信号Fsを選定し、所定の出力特性となったときに設定回路101によって各スイッチをデジタル設定信号Fsに応じてオン又はオフ状態に固定することにより、高精度なフィルタ特性を有するGm-C型低域通過フィルタを供給することができる。或いは、このGm-CフィルタFの調整をユーザ側で行うようにすることも可能である。また、実際のLSIの出荷検査においては、デジタル制御回路11がLSI検査のためのテスター装置に含まれており、テスター装置からプローブ用針をプロービング用パッド96に当てることで設定信号を与えることが好ましい。
【0041】
また、バイアス電流をデジタルで増減することが可能であるので、各バイアス電流源21〜28で発生する微小電流の単位irを極微小に設定することにより、ほとんど連続的にバイアス電流を可変とすることが可能となって的確な微調整を容易に行うことができ、調整フィルタ部13の出力特性を、容易確実に所定のフィルタ特性に設定することができる。
【0042】
また、バイアス電流源20〜28はカレントミラー回路に構成されているので、温度変化等の環境変化が生じた場合には、PLL回路10からのバイアス電流iPLLが変化するが、このとき、バイアス電流源21〜28で発生する微小電流はバイアス電流源20で発生する基準電流irefに比例するので、この微小電流も環境変化に追従した電流値となり、より高精度にバイアス電流iBIASの調整を行うことができ、より高精度な出力特性調整を行うことができる。
【0043】
なお、上記第1実施例においては、バイアス電流iBIASを調整することによりGm値を調整する場合について説明したが、バイアス電流iBIASに応じた電圧値に対して調整を行うようにすることも可能である。また、上記第1実施例においては、デジタル設定信号Fsを8ビットの信号として形成した場合について説明したが、実際にデジタル制御回路11をLSIに設ける場合には、符号用に1ビットと、設定値用に4ビットとからなる合計5ビットのデジタル設定信号Fsとすることも可能である。
【0044】
また、上記第1実施例においては、各バイアス電流源21〜28で発生させる電流値を二進数の各ビット対応に設定した場合について説明したが、これに限らず任意に設定することができる。また、上記第1実施例においては、電流値の異なる複数の定電流源を設け、これら定電流源を選択するスイッチを設け、デジタル指令信号に応じてスイッチが作動するようにした場合について説明したが、例えば、図6に示すように、PLL回路10からのバイアス電流iPLLを微調整するための微調整用バイアス電流を発生する微調整用電流発生回路14と、上述のPLL回路10と、前記微調整用電流発生回路14からの微調整用バイアス電流とPLL回路10からのバイアス電流iPLLに応じた基準電流irefとをもとにバイアス電流iBIASを形成するバイアス電流制御回路12aと調整フィルタ13とからGm-Cフィルタ回路Fを構成することも可能である。
【0045】
具体的には、例えば、図7に示すように、カレントミラー回路を構成するMOSFETからなるFET151及び152と、電流生成用のFET150とからバイアス電流制御回路12aを構成する。これらFET151及び152のソース側は電源ラインVDDに接続され、FET151と接地ラインVSSとの間に電流加算用の電流値を任意に設定可能な定電流源153が接続され、FET152と接地ラインVSSとの間に電流減算用の電流値を任意に設定可能な定電流源154が接続され、これら定電流源153と154とで微調整用電流発生回路14を構成している。
【0046】
そして、これらFET151及び152と並列に電流生成用のFET150が接続され、このFET150のゲート端子にはPLL回路10からのバイアス電流iPLLが入力されてこのバイアス電流iPLLに応じた基準電流irefに変換され、この基準電流irefと定電流源153及び154で発生する電流値とからバイアス電流iBIASが形成されて調整フィルタ13に供給されるようになされている。調整フィルタ13では、上記と同様に、このバイアス電流iBIASに応じた出力特性を有して作動するようになされている。
【0047】
したがって、例えば、図7のように形成したGm-CフィルタFにおいて調整フィルタ13の調整を行う場合には、調整フィルタ13に例えば試験用の信号を入力してその出力特性を検出し、所定の出力特性とならない場合には、定電流源153又は154の電流値を、例えばその抵抗値をデジタル指令信号に基づいて変更すること等により調整し、所望の出力特性となったとき電流値を固定する。これにより、調整フィルタ13へのバイアス電流iBIASを調整し、調整フィルタ13のフィルタ特性を調整することも可能である。
【0048】
次に、本発明の第2実施例について説明する。図8は、第2実施例におけるGm-CフィルタFの概略構成を表したものであり、基準クロック信号CKに基づき所定のバイアス電流iPLLを形成して出力する上記第1実施例と同一構成のPLL回路10と、オペレータの設定信号に基づき所定の選択信号Fcを出力する調整手段及び選択手段としてのデジタル制御回路11aと、デジタル制御回路11aからの選択信号Fcに基づきその出力特性が設定され、PLL回路10からのバイアス電流iPLLに応じて作動するGm-C型低域通過フィルタで構成される調整フィルタ13aとから構成されている。
【0049】
そして、調整フィルタ13aは、図9に示すように、図16に示す基準フィルタ51と同様の構成であるが、各GmアンプA100〜A400、容量C100及びC200はそれぞれ複数のGmアンプ及び複数の容量からそれぞれ選択可能に形成されている。すなわち、GmアンプA100は、例えば、図10に示すようにGm値の異なるGmアンプA101〜A104と、この各GmアンプA101〜A104のそれぞれに対応するこれらGmアンプを選択するスイッチSa101〜Sa104とから構成され、それぞれ対応するGmアンプとスイッチとが直列に接続され、これら直列回路が並列に接続されている。そして、GmアンプA200〜A400も同様に形成されている。
【0050】
また、容量C100は例えば図11に示すように、容量値の異なる容量C101〜C104と、この容量C101〜C104のそれぞれに対応するこれら容量を選択するスイッチSc101〜Sc104とから構成され、それぞれ対応する容量とスイッチとが直列に接続され、この直列回路が並列に接続されている。そして、容量C200も同様に形成されている。
【0051】
そして、これら各スイッチSa及びScのそれぞれには、上記第1実施例と同様の図4に示す設定回路101が接続されている。デジタル制御回路11aは、上記第1実施例のデジタル制御回路11と同様に、例えば、マイクロコンピュータ等で構成され、前記各スイッチSa及びScを選択する選択信号Fcを出力し、例えば、選択信号Fcが“1”であるとき対応するスイッチがオン状態となり、選択信号Fcが“0”であるとき対応するスイッチがオフ状態となるように形成されている。
【0052】
そして、このように形成されたGm-CフィルタFにおいて調整フィルタ13aの出力特性の調整を行う場合には、上記第1実施例と同様に、まずPLL回路10が作動して、基準クロック信号CKを基準フィルタ51においてフィルタ処理した信号と基準クロック信号CKとをもとにその位相比較器52の出力信号fhが基準クロック信号CKの2倍の周波数をもつデューティ比50%の信号となるように、積分器53からのバイアス電流iPLLにより基準フィルタ51の出力特性が調整される。そして、基準フィルタ51の出力特性が所定の出力特性に調整され、バイアス電流iPLLが一定値となったものとする。
【0053】
オペレータはこの状態から、調整フィルタ13aの出力特性の調整を開始する。このとき、積分器53の出力であるバイアス電流iPLLは各GmアンプA100〜A400に供給されている。そして、オペレータは、デジタル制御回路11aからキー入力することにより、調整フィルタ13aの各GmアンプA100〜A400及び容量C100,C200の各スイッチSa及びScに対し、所望のGm値及び容量値であるGmアンプ及び容量を選択する選択信号Fcを出力させると共に、例えば試験用の入力信号を調整フィルタ13aに入力し、その出力信号を検出する。これによって、選択信号Fcが出力されることにより所定のスイッチがオン状態となり、所望のGm値及び容量値からなるGm-Cフィルタが形成される。
【0054】
ここで、GmアンプA100〜A400のGm値をそれぞれgm1〜gm4、容量C100及びC200の容量値とc1及びc2とすると、このフィルタ部14の伝達関数は次式(1)によって表すことができる。

また、調整フィルタ13aのカットオフ周波数fcは次式(2)として表すことができる。
【0055】
fc=(gm2・gm3/c1・c2)0.5/2π ……(2)
したがって、gm1〜gm4,c1及びc2を任意に設定することにより、伝達関数及びカットオフ周波数を可変にすることができる。そして、式(2)からわかるように、gm1〜gm4を一律にa倍すると、そのカットオフ周波数fcもa倍となるのは明らかである。
【0056】
よって、デジタル制御回路11aにより調整フィルタ13aの各GmアンプのGm値及び容量値を任意に設定した調整フィルタ13aの出力信号が、例えば、各FETの素子のばらつき等によって、所定の出力特性が得られなかったものとすると、例えば、調整フィルタ13aのカットオフ周波数fcを決定するGmアンプA200及びA300,容量C100及びC200を他の値に変更する。すなわち、デジタル制御回路11aからキー入力することにより各スイッチSa及びScを操作して他のGm値、容量値を有するGmアンプ、容量を作動することにより、調整フィルタ13aの出力信号が所望の出力特性となるように調整を行い、所望の出力特性を有する調整フィルタ13aを形成する。
【0057】
そして、このようにして所望の出力特性を有する調整フィルタ13aが形成されると、上記第1実施例と同様にしてその各スイッチSa及びScに形成された設定回路101のプロービング用パッド95〜97に電流を流すことによって、各スイッチSa及びScをオン又はオフ状態に固定することにより、調整フィルタ13aから、確実に所望の出力特性を有する出力信号を得ることができる。
【0058】
したがって、例えば、デジタル制御回路11aによって上述のように調整を行い、調整フィルタ13aのみをGm-Cフィルタとして出荷することも可能であり、また、例えば、デジタル制御回路11a,PLL回路10及び調整フィルタ13aをGm-Cフィルタとして出荷し、ユーザ側で任意に調整することも可能である。
【0059】
また、例えば、選択可能に形成された各Gmアンプ及び容量の値を、それらの組み合わせによって複数の所定の出力特性となるように設定しておき、ユーザ側でその所望の出力特性となるような組み合わせで各Gmアンプ及び容量の値をデジタル制御回路11aによって設定することにより、任意に出力特性を設定することも可能である。
【0060】
なお、上記第2実施例においては、GmアンプA100〜A400、及び容量C100、C200は、それぞれ特性の異なる4つのGmアンプ又は容量から形成される場合について説明したが、特性の異なる任意の複数のGmアンプ又は容量から形成することができる。また、上記第1及び第2実施例においては、周波数特性精度の優れた性能を有したGm-Cフィルタを実現することができるので、従来のGm-Cフィルタ回路のように、相対精度を向上させるためにMOSFETのチャネル長及びチャネル幅の大きいものを使用することによって、チップサイズが大きくなることはない。
【0061】
なお、上記第1及び第2実施例においては、図2に示すようなMOSFETで形成されるGmアンプにより調整フィルタ13を構成した場合について説明したが、例えば、図12に示すようにコモンフィードバック型に構成することも可能である。また、上記第1及び第2実施例においては、自己調整用バイアス信号発生回路としてPLL回路を用いた場合について説明したが、これに限らず、他のバイアス源を適用することも可能であり、例えば、外部から固定バイアス信号を供給するようにすることも可能である。
【0062】
また、上記第1及び第2実施例においては、調整対象である調整フィルタの出力特性を、調整フィルタへのバイアス電流iBIASにより調整する場合、或いは、調整フィルタを形成するGmアンプ又は容量を選択することによって調整する場合の何れか一方により調整する場合について説明したが、例えば、調整フィルタを図10及び図11に示すように複数のGmアンプ及び容量で形成し、これらGmアンプ及び容量から所望の出力特性を得ることのできるGmアンプ及び容量を選択すると共に、各Gmアンプへ供給するバイアス電流iBIASを調整し、所定の出力特性となるように調整することも可能である。
【0063】
また、上記第1及び第2実施例においては、設定回路101ではメタル層93及び94に電流を流して焼き切る場合について説明したが、これに限らず例えば、ポリシリコンの層を適用することも可能であり、また、例えば、レーザ光の照射等により切断するようにすることも可能である。さらに、上記第1及び第2実施例においては、図13に示すように、基準フィルタ51を利用したPLL回路を適用した場合について説明したが、例えば、図17に示すように、基準フィルタ51に替えて、通常PLL回路に頻繁に用いられるような電流/電圧制御型発振器(VCO)61を適用することも可能である。このVCO61は、外部からの制御電流又は制御電圧によって発振周波数を変更可能に形成されている。そして、図17に示すようなPLL回路によれば、VCO61の発振周波数が基準クロック信号周波数に一致した場合、位相比較器52の出力信号のデューティ比が50%となり、積分器53の出力レベルが一定になって位相ロック状態となる。そして、VCO61の発振周波数が基準クロック周波数より大きい時には位相比較器52の出力信号のデューティ比が50%でなくなり、結果として積分器53の出力レベルが変化して最終的に周波数が一致するように動作して位相ロック状態が実現できる。
【0064】
ここで、VCO61は、例えば図18に示すように、GmアンプAMP11〜AMP13と容量C11及びC12とから構成され、GmアンプのGm値は積分器53の出力信号であるバイアス電流iPLLに応じて決定され、Gm値が大きい場合には発振周波数が大きくなり、逆に、Gm値が小さい場合には発振周波数が小さくなる。なお、GmアンプAMP11及びAMP12は発振周波数を司るアンプであって、GmアンプAMP13は回路を発振させるための負性抵抗として働いている。
【0065】
【発明の効果】
以上説明したように、本発明に係るGm-Cフィルタによれば、設定信号に基づいて、自己調整用バイアス信号発生回路から出力されるバイアス信号に比例した調整信号を形成するようにしたから、例えば、Gmアンプを形成するMOSFETの素子のばらつき等によってGm-Cフィルタ回路から設計値どおりのフィルタ特性を得ることができない場合でも、Gm-Cフィルタ回路の出力特性が所定のフィルタ特性となるように調整信号を発生させGmアンプの出力特性を調整することにより、Gm-Cフィルタ回路のフィルタ特性を所定のフィルタ特性に設定することができる。特に、Gm-Cフィルタ回路の実際の出力特性に応じて設定信号を設定することによって、実際の出力特性に応じたフィルタ特性を得ることができる。
【0066】
【0067】
【0068】
【0069】
【0070】
【図面の簡単な説明】
【図1】
本発明の第1実施例におけるGm-Cフィルタの概略構成図である。
【図2】
GmアンプAMPの一例を示す回路図である。
【図3】
バイアス電流制御回路の一例を示す回路図である。
【図4】
設定回路の一例を示す回路図である。
【図5】
調整フィルタの一例を示す回路図である。
【図6】
Gm-Cフィルタのその他の例を示す構成図である。
【図7】
図6の詳細回路図である。
【図8】
本発明の第2実施例におけるGm-Cフィルタの概略構成図である。
【図9】
調整フィルタ13aの説明図である。
【図10】
GmアンプA101の一例を示す説明図である。
【図11】
容量C101の一例を示す説明図である。
【図12】
GmアンプAMPのその他の例を示す回路図である。
【図13】
従来のGm-Cフィルタの概略構成図である。
【図14】
基準フィルタ51の出力特性を表す説明図である。
【図15】
基準フィルタ51の動作説明に供する説明図である。
【図16】
基準フィルタ51の一例を示す説明図である。
【図17】
PLL回路のその他の例を示す回路図である。
【図18】
電流/電圧制御型発振器61の一例を示す回路図である。
【符号の説明】
10 PLL回路
11,11a デジタル制御回路
12 バイアス電流制御回路
13,13a 調整フィルタ
20〜28 バイアス電流源
29〜36 スイッチ
51 基準フィルタ
52 位相比較器
53 積分器
54,55 コンパレータ
101 設定回路
AMP1〜4 Gmアンプ
C1,C2 容量
 
訂正の要旨 審決(決定)の【理由】欄参照。
異議決定日 2004-09-08 
出願番号 特願平7-11291
審決分類 P 1 652・ 121- YA (H03H)
最終処分 維持  
特許庁審判長 下野 和行
特許庁審判官 植松 伸二
内田 正和
登録日 2002-12-13 
登録番号 特許第3380347号(P3380347)
権利者 旭化成マイクロシステム株式会社
発明の名称 Gm-Cフィルタ  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ