ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) G06F |
|---|---|
| 管理番号 | 1114516 |
| 審判番号 | 不服2003-11593 |
| 総通号数 | 65 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 1993-04-23 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2003-06-23 |
| 確定日 | 2005-03-31 |
| 事件の表示 | 平成 3年特許願第285484号「外部記憶装置及びシステム」拒絶査定不服審判事件〔平成 5年 4月23日出願公開、特開平 5-100928〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯及び本願発明 本願は、平成3年10月7日の出願であって、その請求項1に係る発明(以下、「本願発明」という。)は、平成17年1月17日付けの手続補正により補正された明細書及び図面の記載からみて、特許請求の範囲の請求項1に記載されたとおりの次のものと認める。 「 上位装置から下位外部記憶装置に対して実行される出力命令を受信し、データ転送処理を前記下位外部記憶装置よりも高速で行う外部記憶装置であって、前記出力命令に伴うデータを受信するI/Fコントローラと、受信データを記憶する手段と、を備え、 前記I/Fコントローラは、前記記憶動作と独立且つ並行して前記下位外部記憶装置に前記データを出力することを特徴とする外部記憶装置。」 2. 刊行物 これに対して、当審における平成16年11月26日付けの拒絶理由で引用した特開平2-81223号公報(以下、「引用刊行物」という。)には、図面とともに次の事項が記載されている。 (A)「 本発明の目的は、ディスク制御装置のディスク装置間データ転送とホストコンピュータ間データ転送を並行して行うことにより、ホストコンピュータのアクセス時間を短縮し、又、ディスク制御装置のディスク装置へのデータを書き込む場合に、書き込み可能なデータから書き込み、ディスク装置からのデータを読み取る場合に、読み取り可能なデータから読み取ることにより、ホストコンピュータのアクセス時間からディスク装置の回転待ち時間を削除することにある。 ・・・(中略)・・・ ホストコンピュータからディスク制御装置にライト命令が発行された場合、アドレス生成回路により生成されるデュアルポートバッファのホスト側アドレスの指す位置にホストコンピュータから転送されるライトデータを格納し、セクタ管理回路によりディスク装置のヘッドの現在のセクタ位置を検知しアクセス中のセクタに書き込むべきデータをデュアルポートバッファに格納ずみを認識すれば、アクセス中のセクタにアドレス生成回路により生成されるドライブ側アドレスの指すデュアルポートバッファに格納されているデータを書き込む。このとき、デュアルポートバッファとアドレス生成回路により、ディスク制御装置のホストコンピュータ間データ転送とディスク装置間データ転送は、並行して実行できる。」 (第2頁左上欄第8行〜左下欄第4行) (B)「〔実施例〕 以下、本発明の一実施例を説明する。 第1図は、ディスク制御装置の要部の構成である。第2図は、第1図の各ブロツクを詳細に表わしたディスク制御装置の要部の構成である。 バス制御回路11は、ホストコンピュータとデュアルポートバッファ15間のデータ転送等のホストインタフエースを制御する回路、磁気ディスク制御回路12は磁気ディスクとデュアルポートバッファ15間のデータ転送等のドライブインタフエースを制御する回路、MPU10は、ディスク制御装置2内の回路を制御するマイコンである。デュアルポートバッファ15は、磁気ディスク装置の1トラック分のデータ容量を持つ、アドレス生成回路14は、MPU10により初期設定され、バス制御回路11からの信号によりホストコンピュータとの転送データアドレスと、リード/ライトセクタ管理回路13と磁気ディスク制御回路12からの信号により動作する磁気ディスクとの転送データアドレスをデュアルポートバッファ15に出力しホストコンピュータとのデータ転送と磁気ディスクのデータ転送を並行してデュアルポートバッファ15に実行させる。リード/ライトセクタ管理回路13は、磁気ディスクのセクタとデュアルポートバッファ15に蓄積されたデータを対応させ、ホストコンピュータとデュアルポートバッファ15間のデータ転送可能不可能、磁気ディスクとデュアルポートバッファ15間のデータ転送可能不可能を管理する回路である。 第2図に第1図のリード/ライトセクタ管理回路13とアドレス生成回路14を詳細化した図を示す。 アドレス生成回路14は、第2図に示すセクタレジスタ26、Bｙｔeｓ/Secｔｏｒ27、乗算回路28、ドライブポインタ29、ホストポインタ201から構成される。リード/ライトセクタ管理回路15は、第2図に示すAND回路21、AND回路22、ドライブフラグ23、ホストフラグ24、デコーダ25から構成される。セクタレジスタ26は磁気ディスクのヘッドが最後に通過したセクタのID部のセクタアドレスを格納するレジスタである。 Bｙｔeｓ/Secｔｏｒ27は、磁気ディスクの1セクタあたりのデータバイト数を格納するレジスタであり、乗算回路28は、セクタレジスタ26とBｙｔeｓ/Secｔｏｒ27の値の積を取る回路、ドライブポインタ29は、磁気ディスク制御回路に制御され、デュアルポートバッファ15の磁気ディスクとの転送データ格納位置を指すポインタ、ホストポインタ201は、バス制御回路11に制御され、デュアルポートバッファ15のホストコンピュータとの転送データ格納位置を指すポインタ、デコーダ25はセクタレジスタ26の値をビットに変換するデコーダである。ドライブフラグ23は、磁気ディスクの1トラック上の各セクタに対応したビットを持ち磁気ディスク制御回路12により制御される。ホストフラグ24は、磁気ディスクの1トラック上の各セクタに対応したビットを持ちバス制御回路11により制御される。AND21は、ドライブフラグ23、ホストフラグ24、デコーダ25の値の論理積を取り結果を磁気ディスク制御回路12へ出力する。AND回路22は、ドライブフラグ23、ホストフラグ24の値の論理積を取り結果をバス制御回路11に出力する。 第3図、第4図は、第1図、第2図の実施例のライト処理フロ-である。処理30で、MPU10は、磁気ディスクの1セクタ当りのデータバイト数をBｙｔeｓ/Secｔｏｒ27に設定し、ホストコンピュータから転送される最初のライトデータを磁気ディスクのSセクタに書き込むと仮定すると、1セクタ当りのデータバイト数をlとすると、デュアルポートバッファ15のS×lの位置にホストポインタ201を設定し、ホストフラグ24の全ビットをクリアし、最初に選択する磁気ディスクの書き込みヘッドでデータを書き込むセクタに対応するドライブフラグのビットをセットし、その他のビットをクリアする。処理31で、MPU10は、バス制御回路11ヘホストコンピュータからのライトデータ受信命令と受信バイト数を設定し、磁気ディスク制御回路12ヘライトデータバイト数とライト命令を設定する。処理32で、パス制御回路11は、ホストコンピュータからライトデータ受信を開始する。以下、第3図の処理33以下の処理と第4図の処理を並行して実行する。 処理33では、バス制御回路11によりホストコンピュータから転送される書き込みデータは、1バイトデュアルポートバッファ15のホストポインタ201が指す位置に格納され、バス制御回路11はホストポインタ201の指す位置を1つ更新する。もしホストポインタ201がデュアルポートバッファ15の終端をすぎればパス制御回路11は、ホストポインタ201を始端に設定する。処理34では、1セクタ分のライトデータを受信したかをの判定をパス制御回路11が判定し、1セクタ分のデータを15のバッファに格納するまで、バス制御回路は、再び処理33を実行し、もし、1セクタ分のデータを15のバッファに格納したら処理35に移る。 処理35では、バス制御回路11は、デュアルポートバッファ15に格納したデータを書き込む磁気ディスクのセクタに対応するホストフラグ24のビットをセットする。これにより、ホストフラグのセットされた各ビットは、デュアルポートバッファ15にデータが蓄積されたセクタを示す。次に処理36に移る。処理36では、バス制御回路11が今回の書き込みデータをホストコンピュータからライトデータ受信命令で指定されたバイト数全てが転送されたことを検知すれば、データ転送を終了し、そうでなければ、処理33に移る。 第4図に示す処理41で、磁気ディスク制御回路12は磁気ディスクのヘッドが最後に通過したID部のセクタアドレスの値をセクタレジスタ23に格納し、その値をデコーダ25がビット対応に変換し、AND回路21でドライブフラグ23、ホストフラグ24、デコーダ25の内容の論理積を取り、その結果が真であれば現在アクセス中のセクタへ書き込むデータがデュアルポートバッファ15に格納ずみで、かつ、アクセス中のセクタに書き込み許可を示す。その真の結果を磁気ディスク制御回路12が得れば、処理42へ移り、偽なら磁気ディスク制御回路12は処理41のポーリングを続ける。 処理42では、セクタレジスタ26の値とBｙｔeｓ/Secｔｏｒ27の値の積を乗算回路28で取りその値を磁気ディスク制御回路はドライブポインタ29に設定する。磁気ディスク制御回路12は、ドライブポインタ29の指すデュアルポートバッファ15に格納した1バイトデータを磁気ディスクに書き込む毎にドライブポインタ29を1つずつ更新して1セクタ分のデータを書き込み処理43に移る。 処理43で、磁気ディスク制御回路12は処理42で書き込んだセクタに対応するドライブフラグのビットをクリアにして書き込みずみを示し処理44に移る。処理44では、磁気ディスク制御回路が書き込み終了をライトコマンドで指定したバイト数書き込み終了したかで判定し、もし終了していれば、MPU10へ知らせ、もし終了していなければ、処理45へ移る。処理45では、磁気ディスク制御回路12はドライブフラグ23のビットを判定し、現在アクセス中の磁気ディスクのトラックで、まだデータを書き込みずみでないセクタの存在を示すドライブフラグ23のビットがセットされていれば処理41へ移り、アクセス中のトラックで書き込み終了を示すドライブフラグ23の全ビットがクリアされていれば、磁気ディスク制御回路12は、MPU10に知らせ処理46へ移る。処理46において、MPU10は、磁気ディスクのヘッドを次に書き込むトラックへ移動させる、処理47において、MPU10は、新たにアクセスしたトラックでデータを書き込むセクタに対応するドライブフラグ23のビットをセットし、処理41へ移る。」 (第2頁左下欄第20行〜第4頁左下欄第11行) (C)第7図からは、ホストコンピュータからデュアルポートバッファへのデータ転送は、磁気ディスクへの書き込みよりも高速で行われることが読み取れる。 したがって、上記(A)から(C)及び図面の記載を勘案すると、引用刊行物には、 デュアルポートバッファと、MPUと、前記MPUによってホストコンピュータからのライトデータ受信命令と受信バイト数が設定され前記ホストコンピュータと前記デュアルポートバッファとの間のデータ転送を行うバス制御回路と、前記MPUによってライトデータバイト数とライト命令が設定され前記デュアルポートバッファと磁気ディスクとの間のデータ転送を行う磁気ディスク制御回路とを備え、前記ホストコンピュータから前記デュアルポートバッファへのデータ転送は前記磁気ディスクよりも高速で行うディスク制御装置であって、 前記バス制御回路は前記デュアルポートバッファにホストコンピュータから転送されるライトデータを格納し、 前記磁気ディスク制御回路は、前記バス制御回路による前記ホストコンピュータと前記デュアルポートバッファとの間のデータ転送と独立して並行に、前記デュアルポートバッファに格納されているデータを前記磁気ディスクに格納するものであるディスク制御装置 (以下、「刊行物発明」という。)が記載されている。 3.対比 本願発明と刊行物発明とを対比する。 刊行物発明における、「ホストコンピュータ」、「磁気ディスク」、「ライトデータ受信命令」、「ライトデータ」、「デュアルポートバッファ」、「ディスク制御装置」は、それぞれ、本願発明における、「上位装置」、「下位外部記憶装置」、「出力命令」、「出力命令に伴うデータ」、「受信データを記憶する手段」、「外部記憶装置」に相当する。 刊行物発明における「MPU」及び「バス制御回路」の、ホストコンピュータからのライトデータ受信命令及びライトデータを受信する機能は、本願発明における「I/Fコントローラ」の、上位装置からの出力命令及び該出力命令に伴うデータを受信する機能に対応する。 刊行物発明における「MPU」及び「磁気ディスク制御回路」の、バス制御回路によるホストコンピュータとデュアルポートバッファとの間のデータ転送と独立して並行に前記デュアルポートバッファに格納されているデータを磁気ディスクに格納する機能は、本願発明における「I/Fコントローラ」の、記憶動作と独立且つ並行して下位外部記憶装置にデータを出力する機能に対応する。 したがって、本願発明と刊行物発明とは、 上位装置から下位外部記憶装置に対して実行される出力命令を受信し、データ転送処理を前記下位外部記憶装置よりも高速で行う外部記憶装置であって、 前記出力命令に伴うデータを受信する手段と、 受信データを記憶する手段と、 前記記憶動作と独立且つ並行して前記下位外部記憶装置に前記データを出力する手段と を備える外部記憶装置 である点で一致し、次の点で相違する。 (相違点) 本願発明においては、出力命令に伴うデータを受信する機能と、記憶動作と独立且つ並行して下位外部記憶装置に前記データを出力する機能は、見かけ上一つの「I/Fコントローラ」に割り当てられているのに対し、刊行物発明においては、前記各機能はそれぞれ「バス制御回路」、「磁気ディスク制御回路」に割り当てられている点。 4.当審の判断 上記相違点について検討するに、複数のデータ入出力部を有する情報処理装置において、前記各データ入出力部を見かけ上一つの回路にまとめることは周知技術であり、該周知技術をコンピュータと記憶装置の中間に設けられるバッファ装置のデータ入出力部に適用することも、特開平2-224043号公報(第1図及び第2図における「I/O回路」参照。)に例示されるように本願出願前に周知であったことから見て、刊行物発明における「バス制御回路」及び「磁気ディスク制御回路」を見かけ上一つの回路とすることは、当業者が適宜なし得た程度の設計変更に過ぎない。 5.むすび したがって、本願発明は、引用刊行物に記載された発明及び周知技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 よって、結論の通り審決する。 |
| 審理終結日 | 2005-01-31 |
| 結審通知日 | 2005-02-01 |
| 審決日 | 2005-02-15 |
| 出願番号 | 特願平3-285484 |
| 審決分類 |
P
1
8・
121-
WZ
(G06F)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 原 秀人 |
| 特許庁審判長 |
西川 正俊 |
| 特許庁審判官 |
松浦 功 堀江 義隆 |
| 発明の名称 | 外部記憶装置及びシステム |
| 代理人 | 柏木 慎史 |