• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 G05F
審判 査定不服 5項独立特許用件 特許、登録しない。 G05F
管理番号 1115600
審判番号 不服2002-20710  
総通号数 66 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 1999-10-08 
種別 拒絶査定不服の審決 
審判請求日 2002-10-24 
確定日 2005-04-21 
事件の表示 平成10年特許願第 72723号「電源装置および電源回路の制御方法」拒絶査定不服審判事件〔平成11年10月 8日出願公開、特開平11-272344〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1.手続の経緯
本願は、平成10年3月20日の出願であって、平成14年5月31日付けで拒絶理由が通知され、指定期間内の同年8月5日に意見書とともに手続補正がなされ、同年14年9月13日付けで拒絶査定がなされ、同年10月24日に前記拒絶査定に対する審判の請求がなされるとともに、同年11月8日付けで手続補正がなされたものである。

第2.平成14年11月8日付けの手続補正についての補正却下の決定
[補正却下の決定の結論]
平成14年11月8日付けの手続補正を却下する。
[理由]
1.平成14年11月8日付けの手続補正(以下「本件補正」という。)により、本願の明細書における特許請求の範囲の請求項1は、

「与えられるパルス信号に基づいてDC出力を生成する電源回路と、
上記電源回路の出力に係わる出力パラメータをデジタルデータに変換する変換手段と、
上記変換手段により得られるデジタルデータと基準値との差を増幅する演算手段と、
上記演算手段の出力に基づいて上記電源回路に与えるパルス信号を生成する生成手段と、を有し、
上記演算手段は、プロセッサを用いて予め記述されたソフトウェアプログラムを実行することにより実現されるデジタルフィルタであることを特徴とする電源装置。」
と補正された。
これは、補正前の請求項3における「上記演算手段がデジタルフィルタである」との事項を「上記演算手段は、プロセッサを用いて予め記述されたソフトウェアプログラムを実行することにより実現されるデジタルフィルタである」とし、デジタルフィルタの構成を限定するものであり、特許法第17条の2第4項第2号の特許請求の範囲の減縮を目的とするものに該当する。
そこで、本件補正後の前記請求項1に記載された発明(以下「本願補正発明」という。)が、特許出願の際に独立して特許を受けることができるものであるか(平成15年改正前の特許法第17条の2第5項において準用する同法第126条第4項の規定に適合するか)について以下に検討する。

2.引用文献
(1)原査定の拒絶の理由に引用された 本願の出願前に頒布された刊行物である特開昭63-3651号公報(以下「引用文献」という。)には、以下の記載がある。
a.「発明の分野]
本発明は、予め定められたタイミングでオン/オフ制御される負荷とスイッチング電源とを制御するスイッチング電源制御装置に関し、例えば複写機の電源として用いられる。
」(第1頁右欄第13-17行)
b.「次に第3c図を参照する。この回路には、商用電源からAC100Vの電力が供給される。ユニット110は、トランス,全波整流器,3端子レギュレータ等々を備えており、1つの独立した電源回路を構成している。この回路は、5V(Vcc)の安定した電圧を出力する。ユニット120は、全波整流器を備えており、交流を直流に変換する。ユニット130は、ドライバ回路であり、出力ユニット140に備わったトランスの一次側に印加される電力をスイッチングする。ユニット130の制御端子DPは、第3a図のゲートG0の出力端子と接続されている。出力ユニット140は、トランス,全波整流器,平滑回路及び可変抵抗器VR0を備えており、出力端子VPPには通常、安定化された直流電圧(+24V)が現われる。可変抵抗器VR0の出力端子の信号PVは、マイクロコンピュータIC1のアナログ入力ポートAN0に印加される。
第3a図を参照すると、3つの出力ユニット251,252及び253が備わっている。出力ユニット251,252及び253の各出力端子M,T及びBは、それぞれ第2a図のメインチャージャ1,転写チャージャ5及び現像バイアス電極(現像器4に含まれる)に接続されている。各出力ユニット251,252及び253には、トランス,整流器(ダイオード)及び平滑回路が含まれており、各々、所定のタイミングで予め定められた直流電流(又は電圧)を出力する。
出力ユニット251,252及び253の各トランスの一次側に、それぞれ、ドライバ241,242及び243が接続されている。これらのドライバ241,242及び243には、出力ユニット140から、安定化された直流電力(24V)が供給される。ドライバ241,242及び243は、この直流電力をスイッチングし、出力ユニットのトランスの一次側に印加される電気エネルギーを周期的に変化させる。
この例では、ドライバ243を制御する信号は、周期が一定でデューティが50%のパルス信号である。このパルス信号は、マイクロコンピュータIC1がポートPC6に出力するパルスCO0をフリップフロップFFに通して生成している。ドライバ130,241及び242を制御する信号は、周期が一定のパルス信号であるが、そのデューティは変化する。」(第3頁右下欄第20行-第4頁左下欄第4行)
c.「これらのパルス信号を生成するのが集積回路IC2である。IC2は、日本電気(株)製のμPD8253であり、内部には、3つの独立したプログラマブルタイマが備わっている。集積回路IC2のモードセット,計数値セット等の制御は、マイクロコンピュータIC1によって行なわれる。IC2内部の各タイマは、クロック端子CLK,ゲート端子GATE及び出力端子OUTを有しており、クロック端子CLKに印加されるクロックパルス(CO0)を計数する。計数は、ゲート端子GATE(T0)に印加されるトリガパルスに同期して行なわれる。
タイマに印加されるクロックパルスCO0及びトリガパルスT0は、それぞれ、マイクロコンピュータIC1のポートPC6及びPC4から出力される。具体的には、第5a図に示すように、クロックパルスCO0は周期が0.6μsecでデューティが50%の信号であり、トリガパルスT0は周期が48μsecの信号である。
DRVPV,DRVMC及びDRVTCは、それぞれ集積回路IC2のタイマ0,1及び2の端子OUTから出力される信号である。従って、各信号DRVPV,DRVMC及びDRVTCがオン(低レベルL)になる時間、即ち各信号DRVPV,DRVMC及びDRVTCのデューティが、各々のタイマ0,1及び2にセットする値に応じて変化する。
出力ユニット251及び252には、それぞれ、出力電流を検出するための可変抵抗器VR1及びVR2が備わっている。VR1及びVR2の出力端子の信号MC及びTCは、それぞれ、マイクロコンピュータIC1のアナログ入力ポートAN1及びAN2に印加される。
マイクロコンピュータIC1は、各出力ユニット140,251及び252から出力すべき電圧又は電流の目標値と、各々の出力ユニットで検出された信号PV,MC及びTCとに応じて、IC2のタイマ0の設定値PVTIM,タイマ1の設定値MCTIM及びタイマ2の設定値TCTIMの値を調整し、各ユニットの検出値が各目標値に近づくように制御する。」(第4頁左下欄第5行-第5頁左上欄第5行)
d.「第4d図,第4e図,第4f図及び第4g図に、それぞれ各サブルーチンCONTP,CONTM,CONTT及びCONTHの内容を示す。
まず第4d図を参照して説明する。サブルーチンCONTPでは、まずA/D変換器の信号入力端子としてポートAN0を選択する。なお、A/D変換器B5は、入力端子の選択処理を行なうと、自動的に変換動作を開始する。次に、その変換によってサンプリングされたデータ(PVD)をアキュームレータ(A)にロードする。この時のサンプリングデータは、アナログ入力ポートAN0に印加される信号PVのレベル、即ち出力ユニット140の出力電圧に対応する。
なお、A/D変換処理には約230μsecの時間を要する。第5b図に示すように、変換が終了すると、A/D変換割込み要求が発生する。この割込みが発生すると、図示しないA/D割込みルーチンを実行し、サンプリング結果、即ち、変換されたデジタルデータを所定のレジスタにストアする。
次に、アキュームレータ(A)の内容が予め定めた正常な値の範囲にあるかどうかを判定する。もし異常なら、異常フラグEMGPFを“1"にセットする。正常の場合、アキュームレータ(A)の内容から目標値SPVを減算し、その結果をアキュームレータ(A)にストアする。次に、アキュームレータ(A)の内容と比例ゲインKPとを乗算し、その結果をタイマレジスタ(PVTIM)に加算して(PVTIM)を更新する。つまり、目標値とフィードバックされた検出値との差に応じて、スイッチングのデューティを補正する。・・・次に、アキュームレータ(A)の内容と比例ゲインKTとを乗算し、その結果をタイマレジスタ(TCTIM)に加算して(TCTIM)を更新する。」(第6頁右下欄第19行-第7頁右下欄第5行)

(2)また引用文献において、上記記載及び図面、並びに技術常識を考慮すると以下のことがいえる。
a.上記(1)b,cの記載によれば、図3aにおけるドライバ241及び出力ユニット251、ドライバ242及び出力ユニット252、並びに図3c記載の回路は、パルス信号に基づいて直流電流、直流電圧又は直流電力を出力する回路であるから、パルス信号に基づいて直流出力を生成する電源回路である。
b.上記(1)dの記載によれば、A/D変換後のサンプリングデータ(PVD、MCD、TCD)は、デジタルデータであるとともに出力ユニットの出力電圧又は出力電圧に対応するものであり、またサンプリングデータと目標値(SPV、SMC、STC)との差は、比例ゲイン(KP、KM、KT)により乗算されていることから、引用文献の装置は、差を増幅することのできる演算手段を備えているといえる。

(3)以上から、引用文献には、次のとおりの発明が記載されていると認められる。
「与えられるパルス信号に基づいて直流出力を生成する電源回路と、
上記電源回路の出力に係わる出力電圧又は出力電流をデジタルデータに変換する変換手段と、
上記変換手段により得られるデジタルデータと目標値との差を増幅する演算手段と、
上記演算手段の出力に基づいて上記電源回路に与えるパルス信号を生成する生成回路と、を有するスイッチング電源制御装置。」(以下「引用発明」という)

3.対比
本願補正発明と引用発明とを対比すると、後者の「直流出力」「出力電圧又は出力電流」「目標値」「生成回路」「スイッチング電源制御装置」は、それぞれ前者の「DC出力」「出力パラメータ」「基準値」「生成手段」「電源装置」に相当する。

したがって、両者は、
[一致点]
「与えられるパルス信号に基づいてDC出力を生成する電源回路と、
上記電源回路の出力に係わる出力パラメータをデジタルデータに変換する変換手段と、
上記変換手段により得られるデジタルデータと基準値との差を増幅する演算手段と、
上記演算手段の出力に基づいて上記電源回路に与えるパルス信号を生成する生成手段と、を有する電源装置。」である点で一致し、以下の点で相違する。

[相違点]
演算手段が、本願補正発明では「プロセッサを用いて予め記述されたソフトウェアプログラムを実行することにより実現されるデジタルフィルタ」であるのに対し、引用発明では、その様な特定がされていない点。

4.判断
(1)相違点について
電源装置の技術分野に限らず広く一般の制御装置の分野において、デジタルデータを、プログラムされたプロセッサにより実現されるデジタルフィルタにより処理することは、以下に示すとおり従来周知の技術に過ぎない(以下「周知技術」という)。
a.特開平4-269630号公報には、「デイジタルフィルタ10は、デイジタルシグナルプロセッサでもって構成され、FIR型のローパスフィルタとして機能するようにプログラムされているとともに、後述する制御装置20によりそのフィルタ特性を任意に設定できるようになっている。」(段落【0014】)との記載がある。
b.特開平8-315507号公報には、「これにより、磁気ヘッドから出力された信号を、増幅アンプ15で増幅し、A/Dコンバ-タ16でデジタル化したデ-タをメモリ17に格納する。そのデ-タをプロセッサ11がプログラムでデジタルフィルタ処理、ビット長計測、復調、解析することにより、磁気ストライプの読み取りが行われる。」(段落【0014】)との記載がある。
c.特開平5-301408号公報には、「本発明は可変係数のデジタルフィルタを使用することにより、従来のアナログフィルタで係数を変える際に用いていた可変抵抗器やアナログスイッチを不要とするとともに、当該デジタルフィルタをマイクロプログラムで実現したりASICで実現することにより、極めて低コストで特性の良い印字ヘッドキャリアの移動制御装置を実現することが出来る。」(段落【0023】)との記載がある。

そして引用発明の演算手段は、A/D変換後のデジタルデータと基準値との差を増幅でき、またデジタルデータが正常な範囲にあるかどうかの判定も行え(上記2.(1)d)、デジタルデータをソフト的に処理するものであるから、該演算手段を前記周知技術のデジタルフィルタとすることに格別の困難性ない。

(2)また、本願補正発明を全体として検討しても、引用発明及び周知技術から予測される以上の格別の効果を奏するものでもない。
したがって、本願補正発明は、引用文献記載の発明及び周知の技術から、当業者が容易に発明をすることができたものであり、特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものである。

(3)むすび
以上のとおり、本件補正は、平成15年改正前の特許法第17条の2第5項で準用する同法第126条第4項の規定に違反するものであり、同法第159条第1項で準用する同法第53条第1項の規定により却下されるべきものである。

第3.本願発明について
1.以上のとおり、平成14年11月8日付けの手続補正は却下されたため、本願の請求項1ないし17に係る発明は、平成14年8月5日付け手続補正書により補正された明細書及び出願当初の図面の記載からみて、その明細書の特許請求の範囲の請求項1ないし17に記載されたとおりのものと認められるところ、その請求項3に係る発明(以下「本願発明」という)は、次のとおりである。

「与えられるパルス信号に基づいてDC出力を生成する電源回路と、
上記電源回路の出力に係わる出力パラメータをデジタルデータに変換する変換手段と、
上記変換手段により得られるデジタルデータと基準値との差を増幅する演算手段と、
上記演算手段の出力に基づいて上記電源回路に与えるパルス信号を生成する生成手段と、を有し、
上記演算手段がデジタルフィルタであることを特徴とする電源装置。」

2.引用文献
原査定の拒絶の理由に引用された引用文献には、上記第2.2.のとおりのものが記載されている。

3.対比、判断
本願補正発明は、上記第2.1.のとおり、本願発明をさらに限定したものであり、本願補正発明が、上記のとおり、引用文献に記載の発明、及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、当業者が容易に発明をすることができたものである。

4.むすび
以上のとおり、本願発明は、特許法第29条第2項の規定により特許を受けることができない。
よって、結論のとおり審決する。
 
審理終結日 2005-02-16 
結審通知日 2005-02-22 
審決日 2005-03-07 
出願番号 特願平10-72723
審決分類 P 1 8・ 121- Z (G05F)
P 1 8・ 575- Z (G05F)
最終処分 不成立  
前審関与審査官 栗林 敏彦  
特許庁審判長 三友 英二
特許庁審判官 岩本 正義
安池 一貴
発明の名称 電源装置および電源回路の制御方法  
代理人 久木元 彰  
代理人 大菅 義之  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ