異議の決定｜異議2003-71442 - 特許審決データベース

会員機能

ランキング

請求人別審判件数

判例データベース

審決データベース

ポートフォリオ機能

ポートフォリオを新規に作成して保存		追加
既存のポートフォリオに追加保存		追加

この審決の個人情報、企業機密に関する修正依頼をする

PDF	PDFをダウンロード

審決分類	審判一部申し立て 2項進歩性 H01L 審判一部申し立て 1項3号刊行物記載 H01L
管理番号	1125758
異議申立番号	異議2003-71442
総通号数	72
発行国	日本国特許庁(JP)
公報種別	特許決定公報
発行日	1995-11-21
種別	異議の決定
異議申立日	2003-06-03
確定日	2005-08-01
異議申立件数	1
訂正明細書	有
事件の表示	特許第3352840号「逆並列接続型双方向性半導体スイッチ」の請求項1ないし3、5ないし17、20ないし27に係る特許に対する特許異議の申立てについて、次のとおり決定する。
結論	訂正を認める。特許第3352840号の請求項1、2、4ないし12、15ないし19に係る特許を維持する。
理由	1.手続の経緯特許第3352840号の請求項1ないし27に係る発明の手続きの経緯は、以下のとおりである。出願(特願平7-42960号) 平成7年3月2日 (優先権主張平成6年3月14日) 設定登録平成14年9月20日特許異議の申立て(請求項1～3、5～17、20～27に対して) (吉田春男) 平成15年6月3日取消理由通知(第1回) 平成16年6月4日(起案日) 意見書、訂正請求書(後日、取り下げ) 平成16年8月16日取消理由通知(第2回) 平成17年6月13日(起案日) 意見書、訂正請求書平成17年6月16日 2.訂正の適否についての判断 (1)訂正の内容訂正事項a.特許明細書の請求項1を次のとおり訂正する。「【請求項1】第1,第2の主電極、およびゲート電極を有する第1のIGBTと、該第1のIGBTの第2の主電極と接続された第1の主電極,前記第1のIGBTの第1の主電極と接続された第2の主電極、およびゲート電極を有する第2のIGBTと、前記第1のIGBTのゲート電極に直接接続された第1のゲート制御回路と、前記第2のIGBTのゲート電極に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路とを備え、前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のIGBTのゲート電極の電位を制御し、前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、前記発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のIGBTのゲート電極の電位を制御することを特徴とする逆並列接続型双方向性半導体スイッチ。」訂正事項b.特許明細書の請求項2を削除する。訂正事項c.特許明細書の請求項2に従属していた請求項3を、訂正後の特許明細書の請求項(以下において「訂正後の請求項」と言う。)1に従属する請求項2とし、「【請求項2】前記第1および第2のIGBTを構成するそれぞれのエミッタ層,それぞれのベース層,それぞれのアノード層はそれぞれ互いに同一導電型であり、前記第1および第2のIGBTの第1の主電極はエミッタ電極であり、前記第1および第2のIGBTの第2の主電極はコレクタ電極であり、前記第1および第2のゲート制御回路はそれぞれ、前記第1および第2のIGBTのエミッタ電極とゲート電極の間に接続されていることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。」と訂正する。訂正事項d.特許明細書の請求項2を削除したことに伴い、同請求項2に従属していた請求項4を、独立請求項である訂正後の請求項3とし、「【請求項3】第1,第2の主電極、およびゲート電極を有する第1のIGBTと、該第1のIGBTの第2の主電極と接続された第1の主電極,前記第1のIGBTの第1の主電極と接続された第2の主電極、およびゲート電極を有する第2のIGBTと、前記第1のIGBTのゲート電極に接続された第1のゲート制御回路と、前記第2のIGBTのゲート電極に接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路とを備え、前記第1のIGBTはnチャンネルIGBTであり、前記第2のIGBTはｐチャンネルIGBTであり、前記第1のIGBTの第1および第2の主電極はそれぞれエミッタ電極およびコレクタ電極であり、前記第2のIGBTの第1および第2の主電極は、それぞれ、コレクタ電極およびエミッタ電極であり、前記第1および第2のゲート制御回路はそれぞれ、前記第1および第2のIGBTのエミッタ電極とゲート電極の間に接続されていることを特徴とする逆並列接続型双方向性半導体スイッチ。」と訂正する。訂正事項e.特許明細書の請求項5及び6を削除する。訂正事項f.特許明細書の請求項2に従属していた請求項7及び8を、訂正後の請求項1に従属する請求項4及び5に番号を繰り上げ、「【請求項4】前記第1および第2のIGBTは同一半導体基板上に集積化されていることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項5】前記第1,第2のIGBT,前記第1および第2のゲート制御回路は同一セラミック基板もしくは同一半絶縁性金属基板に実装されていることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。」と訂正する。訂正事項g.特許明細書の請求項9を削除する。訂正事項h.特許明細書の請求項6に従属していた請求項10を、訂正後の請求項1に従属する請求項6に、特許明細書の請求項10に従属していた請求項11を、訂正後の請求項6に従属する請求項7に、特許明細書の請求項11に従属していた請求項12を、訂正後の請求項7に従属する請求項8に、順に番号を繰り上げ、「【請求項6】前記第1のIGBTは第1のリードフレーム上に、前記第2のIGBTは第2のリードフレーム上に、前記第1および第2のゲート制御回路は第3のリードフレーム上に、前記発光素子は第4のリードフレーム上にマウントされ、前記第1および第2のゲート制御回路は前記フォトダイオードアレイを含み、前記発光素子の光が前記フォトダイオードアレイに照射されるべく配置され、前記第1,第2,第3および第4のリードフレームは樹脂モールドされ、同一パッケージを構成していることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項7】前記発光素子と前記フォトダイオードアレイは透明ゴム又はゲル状のシリコーン樹脂でモールドされていることを特徴とする請求項6記載の逆並列接続型双方向性半導体スイッチ。【請求項8】前記発光素子と前記フォトダイオードアレイは対向して配置され、前記発光素子の出力光が直接前記フォトダイオードアレイに照射されることを特徴とする請求項7記載の逆並列接続型双方向性半導体スイッチ。」と訂正する。訂正事項i.特許明細書の請求項13を削除する。訂正事項j.特許明細書の請求項6に従属していた請求項14を、訂正後の請求項1に従属する請求項9に、特許明細書の請求項14に従属していた請求項15を、訂正後の請求項9に従属する請求項10に、番号を繰り上げ、「【請求項9】前記第1のIGBTは第1のリードフレーム上に、前記第2のIGBTは第2のリードフレーム上に、前記第1のゲート制御回路は第3のリードフレーム上に、前記第2のゲート制御回路は第4のリードフレーム上に、前記発光素子は第5のリードフレーム上にマウントされ、前記第1～第5のリードフレームは樹脂モールドされ、同一パッケージを構成していることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項10】前記発光素子と前記フォトダイオードアレイは透明ゴム又はゲル状のシリコーン樹脂でモールドされていることを特徴とする請求項9記載の逆並列接続型双方向性半導体スイッチ。」と訂正する。訂正事項k.特許明細書の請求項13を削除したことに伴い、同請求項6に従属していた請求項16を、独立請求項である訂正後の請求項11とし、「【請求項11】第1,第2の主電極、およびゲート電極を有する第1のIGBTと、該第1のIGBTの第2の主電極と接続された第1の主電極,前記第1のIGBTの第1の主電極と接続された第2の主電極、およびゲート電極を有する第2のIGBTと、前記第1のIGBTのゲート電極に直接接続された第1のゲート制御回路と、前記第2のIGBTのゲート電極に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路とを備え、前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、第1の発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のIGBTのゲート電極の電位を制御し、前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、第2の発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のIGBTのゲート電極の電位を制御し、前記第1のIGBTは第1のリードフレーム上に、前記第2のIGBTは第2のリードフレーム上に、前記第1のゲート制御回路は第3のリードフレーム上に、前記第2のゲート制御回路は第4のリードフレーム上に、前記第1の発光素子は第5のリードフレーム上にマウントされ、前記第2の発光素子は第6のリードフレーム上にマウントされ、前記第1の発光素子と前記第1のゲート制御回路は第1の透明ゴム又は第1のゲル状のシリコーン樹脂でモールドされ、前記第2の発光素子と前記第2のゲート制御回路は第2の透明ゴム又は第2のゲル状のシリコーン樹脂でモールドされ、前記第1および第2の透明ゴム又は前記第1および第2のゲル状のシリコーン樹脂がさらに他の樹脂によりモールドされ、前記第1～第6のリードフレームが同一パッケージを構成していることを特徴とする逆並列接続型双方向性半導体スイッチ。」と訂正する。訂正事項l.特許明細書の請求項13を削除したことに伴い、同請求項2に従属していた請求項17を、訂正後の請求項1に従属する請求項12に、特許明細書の請求項4に従属していた請求項18を、訂正後の請求項3に従属する請求項13に、特許明細書の請求項18に従属していた請求項19を、訂正後の請求項13に従属する請求項14に、特許明細書の請求項2に従属していた請求項20を、訂正後の請求項1に従属する請求項15に、特許明細書の請求項2に従属していた請求項21を、訂正後の請求項1に従属する請求項16に、順に番号を繰り上げ、「【請求項12】前記第1および第2のIGBTはラテラルIGBT(LIGBT)であり、両者は同一半導体基板上に集積化されていることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項13】前記nチャンネルIGBTは高比抵抗半導体基板の表面に形成されたｐ型ベース層と、該ｐ型ベース層の内部に形成されたn+ エミッタ層と、前記ｐ型ベース層の表面の一部にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の裏面に形成されたｐ+ アノード層とから少なくとも構成され、前記ｐチャンネルIGBTは前記半導体基板の表面に形成されたn型ベース層と、該n型ベース層の内部に形成されたｐ+ エミッタ層と、前記n型ベース層の表面の一部にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の裏面に形成されたn+ アノード層とから少なくとも構成されていることを特徴とする請求項3記載の逆並列接続型双方向性半導体スイッチ。【請求項14】前記ｐ+ アノード層は電子の拡散長をLn としたときにL＜2Ln の関係を満足するピッチLを有して、前記半導体基板の裏面に周期的に複数個配列されていることを特徴とする請求項13記載の逆並列接続型双方向性半導体スイッチ。【請求項15】前記第1および第2のIGBTの形成されている半導体チップの側面は高不純物密度拡散層で覆われていることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項16】前記第1および第2のIGBTの表面および裏面の周辺部はベベルエッチされ、そのベベルエッチされた表面にガラス層が形成されていることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。」と訂正する。訂正事項m.特許明細書の請求項13を削除したことに伴い、同請求項22を、訂正後の請求項17に番号を繰り上げ、「【請求項17】第1導電型の半導体基体と、該半導体基体の第1の主表面上に形成された第2導電型の第1の半導体領域および、該第1の半導体領域の内部に形成された前記第1導電型の第1のエミッタ領域と、前記半導体基体の第1の主表面とは反対側の第2の主表面上に形成された前記第2導電型の第2の半導体領域および該第2の半導体領域の内部に形成された前記第1導電型の第2のエミッタ領域と、前記第1の半導体領域の表面にゲート酸化膜を介して形成された第1のゲート電極と、前記第2の半導体領域の表面にゲート酸化膜を介して形成された第2のゲート電極と、前記第1の半導体領域および前記第1のエミッタ領域と電気的に接続する第1の共通の金属電極と、前記第2の半導体領域および前記第2のエミッタ領域と電気的に接続する第2の共通の金属電極と、前記第1の共通の金属電極と前記第1のゲート電極との間に電気的に直接接続された第1のゲート制御回路と、前記第2の共通の金属電極と前記第2のゲート電極との間に電気的に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路とを備え、前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のゲート電極の電位を制御し、前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、前記発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のゲート電極の電位を制御することを特徴とする逆並列接続型双方向性半導体スイッチ。」と訂正する。訂正事項n.特許明細書の請求項13を削除したことに伴い、同請求項22に従属する請求項23を、訂正後の請求項17に従属する請求項18に番号を繰り上げ、「【請求項18】前記請求項17記載の半導体装置において、さらに前記第2の半導体領域に接して形成された前記第2導電型で前記第2の半導体領域よりも高不純物密度の第1のアノード領域と、前記第1の半導体領域に接して形成された前記第2導電型で前記第1の半導体領域よりも高不純物密度の第2のアノード領域とを具備することを特徴とする逆並列接続型双方向性半導体スイッチ。」と訂正する。訂正事項ｏ.特許明細書の請求項13を削除したことに伴い、同請求項24を、訂正後の請求項19に番号を繰り上げ、「【請求項19】第1導電型半導体基体の上部に形成された第2導電型の第1の半導体領域と、該第1の半導体領域の表面に形成された前記第1導電型の第2、および第3の半導体領域と、該第2および第3の半導体領域のそれぞれの内部に形成された前記第2導電型の第1および第2のエミッタ領域と、前記第2および第3の半導体領域の表面にそれぞれゲート酸化膜を介して形成された第1および第2のゲート電極と、前記第2の半導体領域および前記第1のエミッタ領域と電気的に接続する第1の共通の金属電極と、前記第3の半導体領域および前記第2のエミッタ領域と電気的に接続する第2の共通の金属電極と、前記第1の共通の金属電極と前記第1のゲート電極の間に電気的に直接接続された第1のゲート制御回路と、前記第2の共通の金属電極と前記第2のゲート電極の間に電気的に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路とを備え、前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のゲート電極の電位を制御し、前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、前記発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のゲート電極の電位を制御することを特徴とする逆並列接続型双方向性半導体スイッチ。」と訂正する。訂正事項ｐ.特許明細書の請求項25～27を削除する。訂正事項ｑ.特許明細書の「発明の詳細な説明」の段落【0012】の記載を、「【0012】【課題を解決するための手段】上記目的を達成するために、本発明の第1の特徴は、図1に示すように、第1,および第2の主電極、およびゲート電極を有する第1のIGBT1と、該第1のIGBTの第2の主電極と接続された第1の主電極,該第1のIGBTの第1の主電極と接続された第2の主電極、およびゲート電極を有する第2のIGBT2と、該第1のIGBT1のゲート電極に直接接続された第1のゲート制御回路5と、該第2のIGBT2のゲート電極に直接接続され、第1のゲート制御回路5とは電位的に独立した第2のゲート制御回路6とを備え、第1のゲート制御回路5は第1のフォトダイオードアレイ5aを備え、発光素子が発光した光により該第1のフォトダイオードアレイ5aに光起電力を発生させ、該光起電力により直接、第1のIGBT1のゲート電極の電位を制御し、第2のゲート制御回路6は第2のフォトダイオードアレイ6aを備え、発光素子が発光した光により該第2のフォトダイオードアレイ6aに光起電力を発生させ、該光起電力により直接、第2のIGBT2のゲート電極の電位を制御する逆並列接続型双方向性半導体スイッチであることである。」と訂正する。訂正事項ｒ.特許明細書の「発明の詳細な説明」の段落【0015】の記載内容を削除し、これにより、特許明細書の「発明の詳細な説明」の段落【0016】～【0051】を、それぞれ、訂正明細書の段落【0015】～【0050】に、段落番号を順に繰り上げる。さらに、特許明細書の「発明の詳細な説明」の段落【0016】の「第4の特徴」を、訂正明細書の「発明の詳細な説明」の段落【0015】において「第3の特徴」と、特許明細書の「発明の詳細な説明」の段落【0017】、【0019】及び【0020】の「第5の特徴」を、それぞれ、訂正明細書の「発明の詳細な説明」の段落【0016】、【0018】及び【0019】において「第4の特徴」と、特許明細書の「発明の詳細な説明」の段落【0021】の「第6の特徴」を、訂正明細書の「発明の詳細な説明」の段落【0020】において「第5の特徴」と訂正する。 (2)訂正の目的の適否、新規事項の有無及び拡張・変更の存否ア.訂正事項aについては、特許明細書の請求項1に記載された「第1の絶縁ゲート型半導体装置」及び「第2の絶縁ゲート型半導体装置」に対し、同請求項2に記載された限定を付加するとともに、第1のゲート制御回路と第2のゲート制御回路を、「前記第1のIGBTのゲート電極に直接接続された第1のゲート制御回路」、「前記第2のIGBTのゲート電極に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路」とし、「第1のIGBT」及び「第2のIGBT」とし、さらに、同請求項5に記載された「前記第1および第2のゲート制御回路は、発光素子が発光した光により駆動される」の限定、同請求項6に記載された「前記第1および第2のゲート制御回路はそれぞれフォトダイオードアレイを含む」を、第1および第2のゲート制御回路にそれぞれ加え、これにより、第1のゲート制御回路を、より技術的範囲の狭い、「前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のIGBTのゲート電極の電位を制御し」に、第2のゲート制御回路を、より技術的範囲の狭い、「前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、前記発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のIGBTのゲート電極の電位を制御する」に限定しようとするものである。当該「前記第1のIGBTのゲート電極に直接接続された第1のゲート制御回路」、「前記第2のIGBTのゲート電極に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路」、「前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のIGBTのゲート電極の電位を制御し」及び「前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、前記発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のIGBTのゲート電極の電位を制御する」という構成要件は、願書に最初に添付した明細書(以下において「当初明細書」という。)の段落【0027】及び【0040】の欄の記載、さらには、願書に最初に添付した図面(以下において「当初図面」という。)の図2及び図14の記載から自明な事項である。したがって、この訂正は、特許請求の範囲の減縮を目的とするものである。また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。イ.訂正事項b、e、g、i、ｐは、請求項を削除する訂正であり、特許請求の範囲の減縮を目的とするものである。ウ.訂正事項cについては、特許明細書の請求項2を削除したことに伴い、同請求項2に従属していた請求項3を、訂正後の請求項1に従属する請求項2とするものであり、形式的な表現上の訂正であり、何ら技術的な変更を意味するものではない。したがって、この訂正は、明りょうでない記載の釈明を目的とするものである。また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。エ.訂正事項dについては、特許明細書の請求項2を削除したことに伴い、同請求項2に従属していた請求項4を、独立請求項である訂正後の請求項3とするものであり、形式的な表現上の訂正であり、何ら技術的な変更を意味するものではない。したがって、この訂正は、明りょうでない記載の釈明を目的とするものである。また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。オ.訂正事項fについては、特許明細書の請求項2を削除したことに伴い、同請求項2に従属していた請求項7、8を、訂正後の請求項1に従属する請求項4及び5に番号を繰り上げるものであり、形式的な表現上の訂正であり、何ら技術的な変更を意味するものではない。したがって、この訂正は、明りょうでない記載の釈明を目的とするものである。また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。カ.訂正事項hについては、特許明細書の請求項6を削除したことに伴い、特許明細書の請求項6に従属していた請求項10を、訂正後の請求項1に従属する請求項6に、特許明細書の請求項10に従属していた請求項11を、訂正後の請求項6に従属する請求項7に、特許明細書の請求項11に従属していた請求項12を、訂正後の請求項7に従属する請求項8に、順に番号を繰り上げるものであり、形式的な表現上の訂正であり、何ら技術的な変更を意味するものではない。したがって、この訂正は、明りょうでない記載の釈明を目的とするものである。また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。キ.訂正事項jについては、特許明細書の請求項6を削除したことに伴い、特許明細書の請求項6に従属していた請求項14を、訂正後の請求項1に従属する請求項9に、特許明細書の請求項14に従属していた請求項15を、訂正後の請求項9に従属する請求項10に、番号を繰り上げるものであり、形式的な表現上の訂正であり、何ら技術的な変更を意味するものではない。したがって、この訂正は、明りょうでない記載の釈明を目的とするものである。また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。ク.訂正事項kについては、特許明細書の請求項13を削除したことに伴い、同請求項6に従属していた請求項16を、独立請求項である訂正後の請求項11とするものである。具体的には、訂正後の請求項1に記載された「第1,第2の主電極、およびゲート電極を有する第1のIGBTと、該第1のIGBTの第2の主電極と接続された第1の主電極,前記第1のIGBTの第1の主電極と接続された第2の主電極、およびゲート電極を有する第2のIGBTと、前記第1のIGBTのゲート電極に直接接続された第1のゲート制御回路と、前記第2のIGBTのゲート電極に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路とを備え、前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のIGBTのゲート電極の電位を制御し、前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、前記発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のIGBTのゲート電極の電位を制御する」との限定事項において、「発光素子」を「第1及び第2の発光素子」とした新たな限定事項を、特許明細書の請求項16に記載された限定事項に付加して、独立請求項としたものである。当該「前記第1のIGBTのゲート電極に直接接続された第1のゲート制御回路と、前記第2のIGBTのゲート電極に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路と、前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、第1の発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のIGBTのゲート電極の電位を制御し」及び「前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、第2の発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のIGBTのゲート電極の電位を制御する」という構成要件は、当初明細書の段落【0036】の記載、さらには、当初図面の図10の記載から自明な事項である。したがって、この訂正は、特許請求の範囲の減縮を目的とするものである。また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。ケ.訂正事項lについては、特許明細書の請求項13を削除したことに伴い、同請求項2に従属していた請求項17を、訂正後の請求項1に従属する請求項12に、特許明細書の請求項4に従属していた請求項18を、訂正後の請求項3に従属する請求項13に、特許明細書の請求項18に従属していた請求項19を、訂正後の請求項13に従属する請求項14に、特許明細書の請求項2に従属していた請求項20を、訂正後の請求項1に従属する請求項15に、特許明細書の請求項2に従属していた請求項21を、訂正後の請求項1に従属する請求項16に、順に番号を繰り上げるものであり、形式的な表現上の訂正であり、何ら技術的な変更を意味するものではない。したがって、この訂正は、明りょうでない記載の釈明を目的とするものである。また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。コ.訂正事項mについては、特許明細書の請求項13を削除したことに伴い、同請求項22を、訂正後の請求項17に番号を繰り上げ、第1のゲート制御回路と第2のゲート制御回路を、「前記第1の共通の金属電極と前記第1のゲート電極との間に電気的に直接接続された第1のゲート制御回路と、前記第2の共通の金属電極と前記第2のゲート電極との間に電気的に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路」とし、さらに、特許明細書の請求項25及び27に記載された限定事項「前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のゲート電極の電位を制御し、前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、前記発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のゲート電極の電位を制御する」を、同請求項22に記載された限定事項に付加し、より技術的範囲の狭い訂正後の請求項17とするものである。当該「前記第1の共通の金属電極と前記第1のゲート電極との間に電気的に直接接続された第1のゲート制御回路と、前記第2の共通の金属電極と前記第2のゲート電極との間に電気的に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路」、「前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のゲート電極の電位を制御し、前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、前記発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のゲート電極の電位を制御する」という構成要件は、当初明細書の段落【0027】及び【0040】の記載、さらには、当初図面の図2及び図14の記載から自明な事項である。したがって、この訂正は、特許請求の範囲の減縮を目的とするものである。また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。サ.訂正事項nについては、特許明細書の請求項13を削除したことに伴い、同請求項22に従属する請求項23を、訂正後の請求項17に従属する請求項18に番号を繰り上げるという形式的な表現上の訂正であり、何ら技術的な変更を意味するものではない。したがって、この訂正は、明りょうでない記載の釈明を目的とするものである。また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。シ. 訂正事項ｏについては、特許明細書の請求項13を削除したことに伴い、同請求項24を、訂正後の請求項19に番号を繰り上げ、第1のゲート制御回路と第2のゲート制御回路を、「前記第1の共通の金属電極と前記第1のゲート電極の間に電気的に直接接続された第1のゲート制御回路と、前記第2の共通の金属電極と前記第2のゲート電極の間に電気的に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路」とし、特許明細書の請求項26及び27に記載された限定事項「前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のゲート電極の電位を制御し、前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、前記発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のゲート電極の電位を制御する」を付加し、より技術的範囲を狭い訂正後の請求項19とするものである。当該「前記第1の共通の金属電極と前記第1のゲート電極の間に電気的に直接接続された第1のゲート制御回路と、前記第2の共通の金属電極と前記第2のゲート電極の間に電気的に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路」、「前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のゲート電極の電位を制御し、前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、前記発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のゲート電極の電位を制御することを特徴とする逆並列接続型双方向性半導体スイッチ」という構成要件は、当初明細書の段落【0027】及び【0040】の記載、さらには、当初図面の図2及び図14の記載から自明な事項である。したがって、この訂正は、特許請求の範囲の減縮を目的とするものである。また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。ス. 訂正事項ｑ及びｒについては、特許請求の範囲の訂正に伴い、明細書の記載内容を訂正後の特許請求の範囲と対応させるものである。したがって、この訂正は、明りょうでない記載の釈明を目的とするものである。また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。 (4)むすび以上のとおりであるから、上記訂正は、特許法等の一部を改正する法律(平成6年法律第116号)附則第6条第1項の規定によりなお従前の例によるとされる、平成11年改正前の特許法第120条の4第3項において準用する平成6年法律第116号による改正前の特許法第126条第1項ただし書、第2項及び第3項の規定に適合するので、当該訂正を認める。 3.特許異議の申立てについて (1)申立の理由及び取消理由通知ア.申立の理由の概要について特許異議申立人は、証拠として本件優先権主張日前国内において頒布された甲第1号証(特公平4-57110号公報)、甲第2号証(特開平5-122035号公報)、甲第3号証(欧州特許出願公開第0578991号明細書)、甲第4号証(特開平5-299576号公報)、甲第5号証(特開昭61-150355号公報)、甲第6号証(特開昭63-232378号公報)、甲第7号証(特開平5-90281号公報)、甲第8号証(特開平2-22869号公報)、甲第9号証(Ikuo Yamato, Norikazu Tokunaga, 「Power Loss Reduction Techniques for Three Phase High Frequency Link DC-AC Converter」PESC '93, 24th Annual IEEE Power Electronics Specialists Conference, 米国、IEEE、1993年、ｐ.663～668)を提出し、本件の請求項1～3、5～17、20～27に係る各特許発明は、甲第1号証～甲第9号証に記載された発明に基づいて、当業者が容易になし得たものであるから、特許法第第29条第2項の規定により、特許を受けることができないものであり、したがって、上記発明に係る特許は同法第113条第1項第2号により取り消すべきものであると主張している。イ.取消理由通知について当審で平成17年6月13日(起案日)に通知した取消理由の概要は、以下の通りである。「1.本件の下記の請求項に係る発明は、その出願前日本国内または外国において頒布された下記の刊行物に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができないので、取り消されるべきである。 2.本件の下記の請求項に係る発明は、その出願前日本国内または外国において頒布された下記の刊行物に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができないので、取り消されるべきである。記刊行物1.特公平4-57110号公報(申立人の提出した甲第1号証) 刊行物2.特開平5-122035号公報(申立人の提出した甲第2号証) 刊行物3.欧州特許出願公開第0578991号明細書(1994年1月)(申立人の提出した甲第3号証) 刊行物4.特開平5-299576号公報(申立人の提出した甲第4号証) 刊行物5.特開昭61-150355号公報(申立人の提出した甲第5号証) 刊行物6.特開昭63-232378号公報(申立人の提出した甲第6号証) 刊行物7.特開平5-90281号公報(申立人の提出した甲第7号証) 刊行物8.特開平2-22869号公報(申立人の提出した甲第8号証) 刊行物9.Ikuo Yamato, Norikazu Tokunaga, 「Power Loss Reduction Techniques for Three Phase High Frequency Link DC-AC Converter」PESC '93, 24th Annual IEEE Power Electronics Specialists Conference, 米国、IEEE、1993年、ｐ.663～668(申立人の提出した甲第9号証) 本件の請求項1ないし3、5ないし17、20ないし27に係る発明は、その特許請求の範囲に記載されたとおりのものと認める。また、上記刊行物1～9には、特許異議申立書第9頁第33行～第12頁第17行記載の発明が記載されている(ただし、「甲第1号証」～「甲第9号証」は、それぞれ「刊行物1」～「刊行物9」と読み替える。)。・理由1 ・請求項1～3、7、22、23 ・刊行物1 ・備考刊行物1に記載のIGRは、本件のIGBTに相当すると認められる。・理由2 ・請求項1～3、5～17、20～27 ・刊行物1～9 ・備考 . 異議申立書の第12頁第18行～第15頁第22行に記載の理由を参照のこと(ただし、「甲第1号証」～「甲第9号証」は、それぞれ「刊行物1」～「刊行物9」と読み替える。)。」 (2)本件請求項1ないし19に係る発明上記「2.訂正の適否についての判断」で示したように上記訂正が認められるから、本件請求項1ないし19係る発明は、上記訂正請求に係る訂正明細書の特許請求の範囲の請求項1ないし19に記載された次のとおりのものである。なお、本件請求項1ないし19係る発明の内、特許異議の申立てに係る発明は、本件請求項1、2、4ないし12、15ないし19に係る発明である。「【請求項1】第1,第2の主電極、およびゲート電極を有する第1のIGBTと、該第1のIGBTの第2の主電極と接続された第1の主電極,前記第1のIGBTの第1の主電極と接続された第2の主電極、およびゲート電極を有する第2のIGBTと、前記第1のIGBTのゲート電極に直接接続された第1のゲート制御回路と、前記第2のIGBTのゲート電極に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路とを備え、前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のIGBTのゲート電極の電位を制御し、前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、前記発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のIGBTのゲート電極の電位を制御することを特徴とする逆並列接続型双方向性半導体スイッチ。【請求項2】前記第1および第2のIGBTを構成するそれぞれのエミッタ層,それぞれのベース層,それぞれのアノード層はそれぞれ互いに同一導電型であり、前記第1および第2のIGBTの第1の主電極はエミッタ電極であり、前記第1および第2のIGBTの第2の主電極はコレクタ電極であり、前記第1および第2のゲート制御回路はそれぞれ、前記第1および第2のIGBTのエミッタ電極とゲート電極の間に接続されていることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項3】第1,第2の主電極、およびゲート電極を有する第1のIGBTと、該第1のIGBTの第2の主電極と接続された第1の主電極,前記第1のIGBTの第1の主電極と接続された第2の主電極、およびゲート電極を有する第2のIGBTと、前記第1のIGBTのゲート電極に接続された第1のゲート制御回路と、前記第2のIGBTのゲート電極に接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路とを備え、前記第1のIGBTはnチャンネルIGBTであり、前記第2のIGBTはｐチャンネルIGBTであり、前記第1のIGBTの第1および第2の主電極はそれぞれエミッタ電極およびコレクタ電極であり、前記第2のIGBTの第1および第2の主電極は、それぞれ、コレクタ電極およびエミッタ電極であり、前記第1および第2のゲート制御回路はそれぞれ、前記第1および第2のIGBTのエミッタ電極とゲート電極の間に接続されていることを特徴とする逆並列接続型双方向性半導体スイッチ。【請求項4】前記第1および第2のIGBTは同一半導体基板上に集積化されていることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項5】前記第1,第2のIGBT,前記第1および第2のゲート制御回路は同一セラミック基板もしくは同一半絶縁性金属基板に実装されていることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項6】前記第1のIGBTは第1のリードフレーム上に、前記第2のIGBTは第2のリードフレーム上に、前記第1および第2のゲート制御回路は第3のリードフレーム上に、前記発光素子は第4のリードフレーム上にマウントされ、前記第1および第2のゲート制御回路は前記フォトダイオードアレイを含み、前記発光素子の光が前記フォトダイオードアレイに照射されるべく配置され、前記第1,第2,第3および第4のリードフレームは樹脂モールドされ、同一パッケージを構成していることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項7】前記発光素子と前記フォトダイオードアレイは透明ゴム又はゲル状のシリコーン樹脂でモールドされていることを特徴とする請求項6記載の逆並列接続型双方向性半導体スイッチ。【請求項8】前記発光素子と前記フォトダイオードアレイは対向して配置され、前記発光素子の出力光が直接前記フォトダイオードアレイに照射されることを特徴とする請求項7記載の逆並列接続型双方向性半導体スイッチ。【請求項9】前記第1のIGBTは第1のリードフレーム上に、前記第2のIGBTは第2のリードフレーム上に、前記第1のゲート制御回路は第3のリードフレーム上に、前記第2のゲート制御回路は第4のリードフレーム上に、前記発光素子は第5のリードフレーム上にマウントされ、前記第1～第5のリードフレームは樹脂モールドされ、同一パッケージを構成していることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項10】前記発光素子と前記フォトダイオードアレイは透明ゴム又はゲル状のシリコーン樹脂でモールドされていることを特徴とする請求項9記載の逆並列接続型双方向性半導体スイッチ。【請求項11】第1,第2の主電極、およびゲート電極を有する第1のIGBTと、該第1のIGBTの第2の主電極と接続された第1の主電極,前記第1のIGBTの第1の主電極と接続された第2の主電極、およびゲート電極を有する第2のIGBTと、前記第1のIGBTのゲート電極に直接接続された第1のゲート制御回路と、前記第2のIGBTのゲート電極に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路とを備え、前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、第1の発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のIGBTのゲート電極の電位を制御し、前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、第2の発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のIGBTのゲート電極の電位を制御し、前記第1のIGBTは第1のリードフレーム上に、前記第2のIGBTは第2のリードフレーム上に、前記第1のゲート制御回路は第3のリードフレーム上に、前記第2のゲート制御回路は第4のリードフレーム上に、前記第1の発光素子は第5のリードフレーム上にマウントされ、前記第2の発光素子は第6のリードフレーム上にマウントされ、前記第1の発光素子と前記第1のゲート制御回路は第1の透明ゴム又は第1のゲル状のシリコーン樹脂でモールドされ、前記第2の発光素子と前記第2のゲート制御回路は第2の透明ゴム又は第2のゲル状のシリコーン樹脂でモールドされ、前記第1および第2の透明ゴム又は前記第1および第2のゲル状のシリコーン樹脂がさらに他の樹脂によりモールドされ、前記第1～第6のリードフレームが同一パッケージを構成していることを特徴とする逆並列接続型双方向性半導体スイッチ。【請求項12】前記第1および第2のIGBTはラテラルIGBT(LIGBT)であり、両者は同一半導体基板上に集積化されていることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項13】前記nチャンネルIGBTは高比抵抗半導体基板の表面に形成されたｐ型ベース層と、該ｐ型ベース層の内部に形成されたn+ エミッタ層と、前記ｐ型ベース層の表面の一部にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の裏面に形成されたｐ+ アノード層とから少なくとも構成され、前記ｐチャンネルIGBTは前記半導体基板の表面に形成されたn型ベース層と、該n型ベース層の内部に形成されたｐ+ エミッタ層と、前記n型ベース層の表面の一部にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の裏面に形成されたn+ アノード層とから少なくとも構成されていることを特徴とする請求項3記載の逆並列接続型双方向性半導体スイッチ。【請求項14】前記ｐ+ アノード層は電子の拡散長をLn としたときにL＜2Ln の関係を満足するピッチLを有して、前記半導体基板の裏面に周期的に複数個配列されていることを特徴とする請求項13記載の逆並列接続型双方向性半導体スイッチ。【請求項15】前記第1および第2のIGBTの形成されている半導体チップの側面は高不純物密度拡散層で覆われていることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項16】前記第1および第2のIGBTの表面および裏面の周辺部はベベルエッチされ、そのベベルエッチされた表面にガラス層が形成されていることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項17】第1導電型の半導体基体と、該半導体基体の第1の主表面上に形成された第2導電型の第1の半導体領域および、該第1の半導体領域の内部に形成された前記第1導電型の第1のエミッタ領域と、前記半導体基体の第1の主表面とは反対側の第2の主表面上に形成された前記第2導電型の第2の半導体領域および該第2の半導体領域の内部に形成された前記第1導電型の第2のエミッタ領域と、前記第1の半導体領域の表面にゲート酸化膜を介して形成された第1のゲート電極と、前記第2の半導体領域の表面にゲート酸化膜を介して形成された第2のゲート電極と、前記第1の半導体領域および前記第1のエミッタ領域と電気的に接続する第1の共通の金属電極と、前記第2の半導体領域および前記第2のエミッタ領域と電気的に接続する第2の共通の金属電極と、前記第1の共通の金属電極と前記第1のゲート電極との間に電気的に直接接続された第1のゲート制御回路と、前記第2の共通の金属電極と前記第2のゲート電極との間に電気的に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路とを備え、前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のゲート電極の電位を制御し、前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、前記発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のゲート電極の電位を制御することを特徴とする逆並列接続型双方向性半導体スイッチ。【請求項18】前記請求項17記載の半導体装置において、さらに前記第2の半導体領域に接して形成された前記第2導電型で前記第2の半導体領域よりも高不純物密度の第1のアノード領域と、前記第1の半導体領域に接して形成された前記第2導電型で前記第1の半導体領域よりも高不純物密度の第2のアノード領域とを具備することを特徴とする逆並列接続型双方向性半導体スイッチ。【請求項19】第1導電型半導体基体の上部に形成された第2導電型の第1の半導体領域と、該第1の半導体領域の表面に形成された前記第1導電型の第2、および第3の半導体領域と、該第2および第3の半導体領域のそれぞれの内部に形成された前記第2導電型の第1および第2のエミッタ領域と、前記第2および第3の半導体領域の表面にそれぞれゲート酸化膜を介して形成された第1および第2のゲート電極と、前記第2の半導体領域および前記第1のエミッタ領域と電気的に接続する第1の共通の金属電極と、前記第3の半導体領域および前記第2のエミッタ領域と電気的に接続する第2の共通の金属電極と、前記第1の共通の金属電極と前記第1のゲート電極の間に電気的に直接接続された第1のゲート制御回路と、前記第2の共通の金属電極と前記第2のゲート電極の間に電気的に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路とを備え、前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のゲート電極の電位を制御し、前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、前記発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のゲート電極の電位を制御することを特徴とする逆並列接続型双方向性半導体スイッチ。」 (3)引用刊行物に記載された発明当審で通知した取消理由で引用した、本件優先権主張日前に日本国内で頒布された刊行物1(特公平4-57110号公報(申立人の提出した甲第1号証))には、「二方向性絶縁ゲート整流器の構造と作動方法」(発明の名称)に関して、「本発明は一般的に絶縁ゲート整流器に関するものであり、特に絶縁ゲートを介して印加電圧の両方の極性に対して電流導通を制御することができると云う理由で二方向性である絶縁ゲート整流器に関するものである。」(第3頁第5欄第35～39行)こと、「本明細書では「絶縁ゲート整流器」または「IGR」と呼んでいる。」(第3頁第6欄第6～8行)こと、「以前に開示されたIGRは構造的に二重拡散MOS(DMOS)またはV字形溝付きMOS(VMOS)の垂直チヤンネルMOSFETに似ているように見えるが、重要な違いがある。具体的にNチヤンネル・デバイスの場合を考えると、MOSFETにはないP+型(すなわちドーピング濃度の高いP導電型)陽極領域が含まれている。その結果、4層すなわちPNPNデバイスとなる。動作もMOSFETの動作とは異なつており、最も重要な相違点はIGRの順方向導電度がより高いということである。」(第3頁第6欄第32～42行)こと、「このため導通モードは部分的に双極性(bipolar)になる。 IGRは4層PNPNサイリスタとは異なつている。但しIGRには見かけ上、その構造が若干MOSゲート付きSCRまたはサイリスタの構造に類似するものがあり、またIGRは寄生SCRを含んでいると考えることができる。IGRの通常の動作で重要なことは、ゲート電極がデバイスを流れる電流のターンオンとターンオフの両方の制御を行うこと、ならびに寄生SORが導通状態にラツチされることは許されないということである。」(第4頁第7欄第19～29行)こと、「したがつて本発明の1つの目的は両方の極性の印加電圧に対して電流の流れを制御することのできる二方向性IGR構造を提供することである。」(第5頁第9欄第13～15行)こと、「この例では、誘起される反転チヤンネルはN導電型であり、正のゲート電圧が印加されたときに誘起される。このように設けられた構造は一方の反転チヤンネルが誘起されたとき一方向の導通を維持し、該一方の反転チヤンネルがもはや誘起されなくなつたときには該一方向の導通を停止する。また、この二方向性整流器は他方の反転チヤンネルが誘起されたとき他方の方向の導通を維持し、該他方の反転チヤンネルがもはや誘起されなくなつたときには該他方の方向の導通を停止する。」(第5頁第10欄第4～14行)こと、「デバイス構造は対称であることが好ましい」(第5頁第10欄第25～26行)こと、「その対称的な構成から明らかなようにデバイス10は二方向性の動作を行なう。一般に、いずれか一方の主端子(MT1またはMT2)を反対側の主端子(MT2またはMT1)に対して正にバイアスし、反対側のゲート端子(G2またはG1)に反対側の主端子(MT2またはMT1)に対して正の電圧を印加するとデバイス10がターンオンし、すなわち順方向導通状態にされる。更に詳しく云うと、主端子MT1が主端子MT2に対して正にバイアスされている場合、(主端子MT2に対して)」(第7頁第14欄第39行～第8頁第15欄第5行)、「逆の場合、即ち主端子MT2と第2の主端子電極46が第1の主端子MT1と第1の主端子電極44に対して正にバイアスされた場合、対応する導通モードが発生するが方向は逆である。この場合、代表的な電子流経路が68で表わされ、代表的な正孔流径路が70で表わされる。」(第8頁第15欄第25～30行)こと、「デバイス90は対称であるので、接続と端子と名称はすべて逆にすることができる。」(第9頁第17欄第19～20行)こと、「更にこのIGR構造は両方の印加極性に対して電流の流れを制御できるという意味で二方向構造になつている。」(第9頁第18欄第23～25行)こと、「本発明を相補的なデバイスに適用でき、この場合本明細書で例示したN型領域とP型領域を逆にする。」(第9頁第18欄第28～30行)ことが、図1～図4と共に記載されている。同刊行物2(特開平5-122035号公報(申立人の提出した甲第2号証))には、「駆動電源内蔵型半導体装置」(発明の名称)に関して、「【0007】【発明が解決しようとする課題】・・・半導体内部に用意された出力用MOSFETを制御するための電源であるコンデンサを必要に応じて充電できる。このため、この半導体装置に制御用電源を特別に供給する必要はなく、駆動電源が内蔵された半導体装置として取り扱うことができる。・・・」こと、「【0013】・・・特にブリッジ回路などの上下アームに本装置が使用される場合においては、この電位変動によるオン現象により、上下アームが同時にオンとなるいわゆるアーム短絡が発生する可能性がある。・・・」こと、「【0029】本装置1の出力制御部20は、LEDを用いて本装置1を制御する制御装置の制御回路と本装置とを電気的に遮断し、制御装置側へのノイズ等の伝達を防止できるようになっている。そのため、本例の出力制御部20は、LED13による発光回路55、この発光回路55からの光により光起電力を発生する光起電力発生回路56、この光起電力を増幅してIGBT22に印加される出力制御信号とするインバータ57および58、さらに、出力制御部20を駆動する電圧が規定電位Vｔh以下の場合に出力制御信号を固定する不動回路59から構成されている。【0030】・・・本例の装置においては、LED13が発光して、フォトダイオードアレイ51から起電力が発生すると、インバータ57、58によりIGBT22が駆動される。・・・【0031】一方、LED13が消灯となると、光ダイオードアレイ51から光起電力は発生せず、抵抗27を介してインバータ57の入力が低電位となる。このため、インバータ58の出力は低電位となり、IGBT22はオープン状態となる。」ことが、図1と共に記載されている。同刊行物3(欧州特許出願公開第0578991号明細書(1994年1月)(申立人の提出した甲第3号証)には、双方向半導体素子として、IGBT5a～5hとDCBセラミック基板が記載されている。FIG.1において、IGBT5a～5dが搭載されたパターンはワイヤを介してIGBT5e～5hの一端に接続されており、IGBT5e～5hが搭載されたパターンはワイヤを介してIGBT5a～5dの一端に接続されており、IGBT5a～5dとIGBT5e～5hが並列にセラミック基板上で接続されていることが記載されている。同刊行物4(特開平5-299576号公報(申立人の提出した甲第4号証))には、「【0001】【産業上の利用分野】この発明は、パワートランジスタやパワーMOSFETなどの半導体パワーチップと、その半導体パワーチップを制御するための制御用半導体チップとを同一パッケージ内に内蔵するマルチチップ型半導体装置及びその製造方法に関するものである。」ことが、図5と共に記載されている。同刊行物5(特開昭61-150355号公報(申立人の提出した甲第5号証))の第1図～第4図には、複数の半導体チップをリードフレームに搭載して樹脂で封止することが記載されている。そして、第1図では同じ電位の半導体チップを同じリードフレームに搭載し、第3図では各半導体チップの電位が異なるので、異なるリードフレームに搭載することが記載されている。同刊行物6(特開昭63-232378号公報(申立人の提出した甲第6号証))の第3図には、リードフレーム2に受光素子1と発光素子4をそれぞれ搭載し、光透過性シリコーン樹脂6でその対向する発光素子4と受光素子1の間を覆い、更に光透過性エポキシ樹脂7で封止することが記載されている。同刊行物7(特開平5-90281号公報(申立人の提出した甲第7号証))の段落【0008】には、IGBT-Q1、Q2が双方向スイッチとして働くことが記載されている。図12にはIGBT-Q1、Q2が同一の半導体基板の一表面側に形成されることが記載されている。同刊行物8(特開平2-22869号公報(申立人の提出した甲第8号証))の第4頁左下欄第17、18行には、対称阻止及び高電圧降伏特性を有することが記載されており、同頁右下欄第3、4行には、IGTのデバイスであることが記載されており、第5頁の右下欄第14～17行には、溝60は垂直線に対して傾斜した側壁62を有していることが望ましいことが記載されており、第6頁左下欄第7～9行には、注入層64は、不導態化層66を堆積することによって保護することができることが記載されており、第8頁右上欄第19行～同頁左下欄第1行にかけて、第2D図に示すように、高濃度のP型不純物を側壁に注入して、P型の薄い層140を形成することが記載されており、第8頁左下欄第14～16行には、側壁のP型の層140に別の不動態化層を被着させて、これを保護することができることが記載されている。同刊行物9(Ikuo Yamato, Norikazu Tokunaga, 「Power Loss Reduction Techniques for Three Phase High Frequency Link DC-AC Converter」PESC '93, 24th Annual IEEE Power Electronics Specialists Conference, 米国、IEEE、1993年、ｐ.663～668)(申立人の提出した甲第9号証))には、「図2は、IGBTを用いた3相高周波リンクのDC-ACコンバータである。インバータは、4つのIGBTS1-S4と4つの逆並列接続したダイオードで構成される単相ブリッジである。サイクロコンバータは、6つの双方向スイッチ SUP,SUN,SVP,SVN,SWP,SWNで構成される三相ブリッジである。」(第663頁右欄2.1の最後の6行)こと、「サイクロコンバータは、入力電圧を除けば、3相のインバータと同様である。インバータは直流電圧が入力となるが、サイクロコンバータは、交流矩形電圧が入力となる。よって、PWMアルゴリズムは、通常の3相インバータを元にしている、すなわち、サイクロコンバータのPWM信号は、入力電圧の極性により、3相インバータのPWM信号のレベルを変換することにより得られる。入力電圧の極性が正のときは、3相インバータのPWM信号がサイクロコンバータのPWM信号として使われる。一方、入力電圧が負の時は、サイクロコンバータのPWM信号は、3相インバータのPWM信号のレベルを逆にすることにより得られる。」(第664頁左欄第1行～同頁右欄第2行)こと、「図5(a)は、ソース転流時のサイクロコンバータの等価回路で、図5(b)は、そのスイッチングシーケンスである。この例では、負荷に流れる電流の極性は正で、導通しているスイッチはSUPPからSUNPへ変わる。 SUPPのターンオフ信号を遅らせることで、短絡電流がインバータ出力電圧により生じる。この電流がSUPPの電流を減少させる。その結果、短絡電流は、負荷の電流値に達し、転流は終わる。スイッチング損失は発生しない、それはこれらのスイッチが電流を遮断する必要がないからである。」(第665頁右欄B.第3～13行)ことが記載されており、ブリッジのアームに逆方向のIGBTを接続(例えば、SUPのSUPPとSUNP)し、この2つのIGBTのオンオフにより双方向への電流制御を行うことが記載されている。 (4)対比・判断ア.本件請求項1に係る発明について本件請求項1に係る発明は、「該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のIGBTのゲート電極の電位を制御」する点、及び「該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のIGBTのゲート電極の電位を制御する」点を有するものである。本件請求項1に係る発明によれば、この点により、ゲート制御回路における電力損失はほとんどなく極めて変換効率の高い交流・直流兼用の半導体スイッチが実現され、且つ構造が簡略化できるという顕著な効果を奏するものである。これに対して、上記刊行物2には、上記「該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のIGBTのゲート電極の電位を制御」する点、及び「該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のIGBTのゲート電極の電位を制御する」点について、記載も示唆もない。すなわち、上記刊行物2の図1及び図3には、フォトダイオードアレイ51の出力が、インバータ57、58及びMOSFET54に入力され、フォトダイオードアレイ51の出力が増幅されてIGBT22のゲートに入力される構成が開示されている(段落【0029】～【0031】等参照。)。このインバータ57及び58には、駆動電源を供給する蓄電部30、さらにこの蓄電部30に充電を行う充電部40が必要である。このような複雑なゲート制御回路の構成では、ゲート制御回路自身における電力消費(電力損失)が大きいものである。したがって、刊行物2は、本件請求項1に係る発明とは、異なった技術を開示しているものである。また、上記刊行物1、3～9にも、本件請求項1に係る発明の上記の点についての記載がない。よって、本件請求項1に係る発明は、上記刊行物1に記載された発明ではなく、また、上記刊行物1～9に記載された発明に基づいて、当業者が容易に発明をすることができたものでもない。イ.本件請求項2、4ないし10、12、15、16に係る発明について本件請求項2、4ないし10、12、15、16に係る発明は、本件請求項1に係る発明を直接的又は間接的に引用した発明であるので、本件請求項1に係る発明と同様な理由により、上記刊行物1に記載された発明ではなく、また、上記刊行物1～9に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。ウ.本件請求項11に係る発明について訂正後の請求項11に係る発明は、前記本件請求項1に係る発明と同様な、「該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のIGBTのゲート電極の電位を制御」する点、及び「該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のIGBTのゲート電極の電位を制御」する点を有するものである。したがって、前記「(4)対比・判断ア.」と同様な理由により、本件請求項11に係る発明は、上記刊行物1に記載された発明ではなく、また、上記刊行物1～9に記載された発明に基づいて、当業者が容易に発明をすることができたものでもない。エ.本件請求項17に係る発明について訂正後の請求項17に係る発明は、前記本件請求項1に係る発明とほぼ同様な、「該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のゲート電極の電位を制御」する点、及び「該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のゲート電極の電位を制御する」点を有するものである。したがって、前記「(4)対比・判断ア.」と同様な理由により、本件請求項17に係る発明は、上記刊行物1に記載された発明ではなく、また、上記刊行物1～9に記載された発明に基づいて、当業者が容易に発明をすることができたものでもない。オ.本件請求項18に係る発明について本件請求項18に係る発明は、本件請求項17に係る発明を引用した発明であるので、本件請求項17に係る発明と同様な理由により、上記刊行物1に記載された発明ではなく、また、上記刊行物1～9に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。カ.本件請求項19に係る発明について訂正後の請求項19に係る発明は、前記本件請求項1に係る発明とほぼ同様な、「該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のゲート電極の電位を制御」する点、及び「該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のゲート電極の電位を制御する」点を有するものである。したがって、前記「(4)対比・判断ア.」と同様な理由により、本件請求項19に係る発明は、上記刊行物1に記載された発明ではなく、また、上記刊行物1～9に記載された発明に基づいて、当業者が容易に発明をすることができたものでもない。 (5)むすび以上のとおりであるから、特許異議申立ての理由及び証拠によっては、本件請求項1、2、4ないし12、15ないし19に係る発明の特許を取り消すことができない。そして、他に本件請求項1、2、4ないし12、15ないし19に係る発明の特許を取り消すべき理由を発見しない。したがって、本件請求項1、2、4ないし12、15ないし19に係る発明についての特許は拒絶の査定をしなければならない特許出願に対してされたものと認めない。よって、特許法等の一部を改正する法律(平成6年法律第116号)附則第14条の規定に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令(平成7年政令第205号)第4条第2項の規定により、結論のとおり決定する。
発明の名称	(54)【発明の名称】逆並列接続型双方向性半導体スイッチ (57)【特許請求の範囲】【請求項1】第1,第2の主電極、およびゲート電極を有する第1のIGBTと、該第1のIGBTの第2の主電極と接続された第1の主電極,前記第1のIGBTの第1の主電極と接続された第2の主電極、およびゲート電極を有する第2のIGBTと、前記第1のIGBTのゲート電極に直接接続された第1のゲート制御回路と、前記第2のIGBTのゲート電極に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路とを備え、前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のIGBTのゲート電極の電位を制御し、前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、前記発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のIGBTのゲート電極の電位を制御することを特徴とする逆並列接続型双方向性半導体スイッチ。【請求項2】前記第1および第2のIGBTを構成するそれぞれのエミッタ層,それぞれのベース層,それぞれのアノード層はそれぞれ互いに同一導電型であり、前記第1および第2のIGBTの第1の主電極はエミッタ電極であり、前記第1および第2のIGBTの第2の主電極はコレクタ電極であり、前記第1および第2のゲート制御回路はそれぞれ、前記第1および第2のIGBTのエミッタ電極とゲート電極の間に接続されていることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項3】第1,第2の主電極、およびゲート電極を有する第1のIGBTと、該第1のIGBTの第2の主電極と接続された第1の主電極,前記第1のIGBTの第1の主電極と接続された第2の主電極、およびゲート電極を有する第2のIGBTと、前記第1のIGBTのゲート電極に接続された第1のゲート制御回路と、前記第2のIGBTのゲート電極に接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路とを備え、前記第1のIGBTはnチャンネルIGBTであり、前記第2のIGBTはｐチャンネルIGBTであり、前記第1のIGBTの第1および第2の主電極はそれぞれエミッタ電極およびコレクタ電極であり、前記第2のIGBTの第1および第2の主電極は、それぞれ、コレクタ電極およびエミッタ電極であり、前記第1および第2のゲート制御回路はそれぞれ、前記第1および第2のIGBTのエミッタ電極とゲート電極の間に接続されていることを特徴とする逆並列接続型双方向性半導体スイッチ。【請求項4】前記第1および第2のIGBTは同一半導体基板上に集積化されていることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項5】前記第1,第2のIGBT,前記第1および第2のゲート制御回路は同一セラミック基板もしくは同一半絶縁性金属基板に実装されていることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項6】前記第1のIGBTは第1のリードフレーム上に、前記第2のIGBTは第2のリードフレーム上に、前記第1および第2のゲート制御回路は第3のリードフレーム上に、前記発光素子は第4のリードフレーム上にマウントされ、前記第1および第2のゲート制御回路は前記フォトダイオードアレイを含み、前記発光素子の光が前記フォトダイオードアレイに照射されるべく配置され、前記第1,第2,第3および第4のリードフレームは樹脂モールドされ、同一パッケージを構成していることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項7】前記発光素子と前記フォトダイオードアレイは透明ゴム又はゲル状のシリコーン樹脂でモールドされていることを特徴とする請求項6記載の逆並列接続型双方向性半導体スイッチ。【請求項8】前記発光素子と前記フォトダイオードアレイは対向して配置され、前記発光素子の出力光が直接前記フォトダイオードアレイに照射されることを特徴とする請求項7記載の逆並列接続型双方向性半導体スイッチ。【請求項9】前記第1のIGBTは第1のリードフレーム上に、前記第2のIGBTは第2のリードフレーム上に、前記第1のゲート制御回路は第3のリードフレーム上に、前記第2のゲート制御回路は第4のリードフレーム上に、前記発光素子は第5のリードフレーム上にマウントされ、前記第1～第5のリードフレームは樹脂モールドされ、同一パッケージを構成していることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項10】前記発光素子と前記フォトダイオードアレイは透明ゴム又はゲル状のシリコーン樹脂でモールドされていることを特徴とする請求項9記載の逆並列接続型双方向性半導体スイッチ。【請求項11】第1,第2の主電極、およびゲート電極を有する第1のIGBTと、該第1のIGBTの第2の主電極と接続された第1の主電極,前記第1のIGBTの第1の主電極と接続された第2の主電極、およびゲート電極を有する第2のIGBTと、前記第1のIGBTのゲート電極に直接接続された第1のゲート制御回路と、前記第2のIGBTのゲート電極に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路とを備え、前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、第1の発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のIGBTのゲート電極の電位を制御し、前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、第2の発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のIGBTのゲート電極の電位を制御し、前記第1のIGBTは第1のリードフレーム上に、前記第2のIGBTは第2のリードフレーム上に、前記第1のゲート制御回路は第3のリードフレーム上に、前記第2のゲート制御回路は第4のリードフレーム上に、前記第1の発光素子は第5のリードフレーム上にマウントされ、前記第2の発光素子は第6のリードフレーム上にマウントされ、前記第1の発光素子と前記第1のゲート制御回路は第1の透明ゴム又は第1のゲル状のシリコーン樹脂でモールドされ、前記第2の発光素子と前記第2のゲート制御回路は第2の透明ゴム又は第2のゲル状のシリコーン樹脂でモールドされ、前記第1および第2の透明ゴム又は前記第1および第2のゲル状のシリコーン樹脂がさらに他の樹脂によりモールドされ、前記第1～第6のリードフレームが同一パッケージを構成していることを特徴とする逆並列接続型双方向性半導体スイッチ。【請求項12】前記第1および第2のIGBTはラテラルIGBT(LIGBT)であり、両者は同一半導体基板上に集積化されていることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項13】前記nチャンネルIGBTは高比抵抗半導体基板の表面に形成されたｐ型ベース層と、該ｐ型ベース層の内部に形成されたn+エミッタ層と、前記ｐ型ベース層の表面の一部にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の裏面に形成されたｐ+アノード層とから少なくとも構成され、前記ｐチャンネルIGBTは前記半導体基板の表面に形成されたn型ベース層と、該n型ベース層の内部に形成されたｐ+エミッタ層と、前記n型ベース層の表面の一部にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の裏面に形成されたn+アノード層とから少なくとも構成されていることを特徴とする請求項3記載の逆並列接続型双方向性半導体スイッチ。【請求項14】前記ｐ+アノード層は電子の拡散長をLnとしたときにL＜2Lnの関係を満足するピッチLを有して、前記半導体基板の裏面に周期的に複数個配列されていることを特徴とする請求項13記載の逆並列接続型双方向性半導体スイッチ。【請求項15】前記第1および第2のIGBTの形成されている半導体チップの側面は高不純物密度拡散層で覆われていることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項16】前記第1および第2のIGBTの表面および裏面の周辺部はベベルエッチされ、そのベベルエッチされた表面にガラス層が形成されていることを特徴とする請求項1記載の逆並列接続型双方向性半導体スイッチ。【請求項17】第1導電型の半導体基体と、該半導体基体の第1の主表面上に形成された第2導電型の第1の半導体領域および、該第1の半導体領域の内部に形成された前記第1導電型の第1のエミッタ領域と、前記半導体基体の第1の主表面とは反対側の第2の主表面上に形成された前記第2導電型の第2の半導体領域および該第2の半導体領域の内部に形成された前記第1導電型の第2のエミッタ領域と、前記第1の半導体領域の表面にゲート酸化膜を介して形成された第1のゲート電極と、前記第2の半導体領域の表面にゲート酸化膜を介して形成された第2のゲート電極と、前記第1の半導体領域および前記第1のエミッタ領域と電気的に接続する第1の共通の金属電極と、前記第2の半導体領域および前記第2のエミッタ領域と電気的に接続する第2の共通の金属電極と、前記第1の共通の金属電極と前記第1のゲート電極との間に電気的に直接接続された第1のゲート制御回路と、前記第2の共通の金属電極と前記第2のゲート電極との間に電気的に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路とを備え、前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のゲート電極の電位を制御し、前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、前記発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のゲート電極の電位を制御することを特徴とする逆並列接続型双方向性半導体スイッチ。【請求項18】前記請求項17記載の半導体装置において、さらに前記第2の半導体領域に接して形成された前記第2導電型で前記第2の半導体領域よりも高不純物密度の第1のアノード領域と、前記第1の半導体領域に接して形成された前記第2導電型で前記第1の半導体領域よりも高不純物密度の第2のアノード領域とを具備することを特徴とする逆並列接続型双方向性半導体スイッチ。【請求項19】第1導電型半導体基体の上部に形成された第2導電型の第1の半導体領域と、該第1の半導体領域の表面に形成された前記第1導電型の第2、および第3の半導体領域と、該第2および第3の半導体領域のそれぞれの内部に形成された前記第2導電型の第1および第2のエミッタ領域と、前記第2および第3の半導体領域の表面にそれぞれゲート酸化膜を介して形成された第1および第2のゲート電極と、前記第2の半導体領域および前記第1のエミッタ領域と電気的に接続する第1の共通の金属電極と、前記第3の半導体領域および前記第2のエミッタ領域と電気的に接続する第2の共通の金属電極と、前記第1の共通の金属電極と前記第1のゲート電極の間に電気的に直接接続された第1のゲート制御回路と、前記第2の共通の金属電極と前記第2のゲート電極の間に電気的に直接接続され、前記第1のゲート制御回路とは電位的に独立した第2のゲート制御回路とを備え、前記第1のゲート制御回路は第1のフォトダイオードアレイを備え、発光素子が発光した光により該第1のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第1のゲート電極の電位を制御し、前記第2のゲート制御回路は第2のフォトダイオードアレイを備え、前記発光素子が発光した光により該第2のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第2のゲート電極の電位を制御することを特徴とする逆並列接続型双方向性半導体スイッチ。【発明の詳細な説明】【0001】【産業上の利用分野】本発明は、絶縁ゲート・バイポーラトランジスタ(IGBT)等の絶縁ゲートで電流を制御する半導体装置に関し、特に直流、交流電流の両方の制御を行うことが可能な双方向性スイッチとしての半導体装置に関する。【0002】【従来の技術】ゲート電極に印加される比較的低いバイアス電圧によって大きな電流を制御し得る絶縁ゲート・バイポーラトランジスタ(IGBT)は、MOS・バイポーラ複合機能素子の一種で電力制御や電流スイッチング等各種のパワーエレクトロニクスの用途に特に有用な半導体装置として改良が進められている。【0003】図20は従来のIGBTを1個使用した半導体スイッチを示す回路図、及び図21(a)～(d)は従来のIGBTの製造方法の一例を示す製造工程図である。【0004】図20において、この半導体スイッチは、出力端子101にコレクタが、出力端子102にエミッタが接続されたIGBT103を有し、そのゲート電極がゲート制御回路104でバイアスされるように構成されている。【0005】図20のIGBT103のチップを製造するには、まず、図21(a)に示すように予め用意されたn-ベース層となるn-基板131の裏面側にｐ+アノード層132を裏面からボロン(B)等を拡散して形成する。あるいはｐ+基板の上にn-エピタキシャル層を形成してもよい。この場合はｐ+基板がｐ+アノード層132に、n-エピタキシャル層がn-ベース層131となる。次に、図21(b)に示すようにn-基板131の表面側にゲート酸化膜となるSiO2膜133およびゲート酸化膜の上の絶縁ゲート電極となるポリシリコン層139を成膜して、n-基板131の表面側ポリシリコン層139の中央部の窓を通してn-基板131の表面側の中にボロン(B)等の拡散を行ってｐ型ベース層134を形成する。次に、図21(c)に示すようにゲート電極136となる部分のポリシリコン層を残して、新たにSiO2膜133をn-基板131の表面上に成膜した後、このSiO2膜133の中央部分の2つの窓を通してｐ型ベース層134の中に砒素(Aｓ)等の拡散を行ってn+エミッタ層135を形成する。いわゆる二重拡散技術である。その後、所定のフォトリソグラフィーおよびRIE法等の手法でゲート電極136の形状にポリシリコン膜をパターニングし、さらにこのポリシリコン膜およびn-基板131の上にSiO2膜を形成する。そして、図21(d)に示すようにSiO2膜133を覆うようにして、n-基板131の表面中央部にエミッタ電極137を形成し、またチップ裏面側のｐ+アノード層132にコレクタ電極138を形成すれば、図20に用いるIGBT103のチップが得られる。【0006】次にIGBTの動作原理について説明する。IGBTのターンオンは、たとえばエミッタ電極137が接地され、コレクタ電極138に正電圧が印加された状態でゲート電極136にエミッタ電極137に対して正電圧を印加することにより実現される。ゲート電極136に正電圧が印加されると、MOSFET同様ｐ型ベース層134の表面に反転チャンネルが形成されn+エミッタ層135から反転チャンネル層を通してn-ベース層131内に電子が注入されｐ+アノード層に到達する。これに対し、ｐ+アノード層132からn-ベース層131内にホールの注入が起こり、ｐ+アノード層132とn-ベース層131との間に形成されるｐn接合は順バイアス状態となり、n-ベース層131が伝導度変調を起こし、素子を導通状態に導く。IGBTのオン状態は、以上のように高抵抗であるn-ベース層131が伝導度変調により、その抵抗成分が極めて小さくなるため、n-ベース層131の不純物密度が低く、その厚さの厚い高耐圧素子であってもオン抵抗RONの極めて小さい特性が得られる。一方、IGBTのターンオフは、ゲート電極136にエミッタ電極137に対してゼロバイアスにするか、あるいは負電圧を印加することにより実現される。ゲート電極136がゼロバイアスになるか、ゲート電極136に負電圧が印加されると、ポリシリコンゲート電極136直下の反転チャンネルは消滅し、n+エミッタ層135からの電子の注入は止まる。しかし、n-ベース層131内には依然として電子が存在する。 n-ベース層131内に蓄積したホールの大部分はｐ型ベース層134を通り、エミッタ電極137へ流入するが一部は、n-ベース層131内に存在する電子と再結合して消滅する。n-ベース層131内に蓄積したホールがすべて消滅した時点で素子は阻止状態となり、ターンオフが完了する。【0007】しかし、図1に示すような1個のIGBTを用いた半導体スイッチでは、コレクタ電極138に接続される出力端子101からエミッタ電極137に接続される出力端子102に流れる電流を制御することはできるが、逆方向の電流は流すことができないため、交流電流の制御を行うことはできない。そこで、直流、交流電流の両方を制御し得る双方向性半導体スイッチの従来例を図22及び図23に示す。図22は、MOS-FETを使用した従来の双方向性半導体スイッチを示す回路図である。この双方向性半導体スイッチは、出力端子111,112間に逆直列接続された2個のMOS-FET113,114を有し、これらのゲート電極がゲート制御回路115でバイアスされるように構成されている。この回路によれば、出力端子111,112間のいずれの方向にも電流を流すことができ、直流、交流電流の両方の制御を行うことができる。【0008】図23は、従来のIGBTを2個使用した双方向性半導体スイッチを示す回路図である。この双方向性半導体スイッチは、出力端子121,122間に逆直列接続された2個のIGBT123,124を有し、このIGBT123,124の各コレクタ・エミッタ間には高耐圧を実現するためのリバースダイオード125,126がそれぞれ接続されている。そして、IGBT123,124の各々のゲート電極がゲート制御回路116でバイアスされるように構成されている。なお、本従来例のIGBT123,124も、図21(a)～(d)に示す方法で製造される。図23のように構成すれば、出力端子121,122間のいずれの方向にも電流を流すことができ、直流、交流電流の両方の制御を行うことができる。【0009】【発明が解決しようとする課題】しかしながら、図22に示す半導体スイッチでは、MOS-FETで構成しているためにIGBTと比較してオン電圧Vｏnが高く、その上、このMOS-FETを2個逆直列接続しているため、オン電圧Vｏnはさらに高くなるという問題があった。例えば、500ｖ程度の耐圧の素子では、同一チップ面積で比較した場合MOS-FETはIGBTの約3倍のオン電圧となり、このMOS-FETを2個逆直列接続しているためオン電圧はさらにその2倍となる。【0010】また、図4に示す半導体スイッチでは、リバースダイオード125,126のいずれか一方が電流経路に直列に入るため、このオン電圧VONがIGBTのオン電圧VONに加えられる結果、全体のオン電圧VONが高くなる。さらに、リバースダイオードは耐圧・電流容量が使用するIGBTと同等であることが必要となるため、コスト高となるという問題があった。【0011】本発明は、上述の如き従来の問題点を解決するためになされたもので、その目的は、直流、交流電流の両方を低オン電圧で制御でき且つ高耐圧、低コストの半導体装置を提供することである。【0012】【課題を解決するための手段】上記目的を達成するために、本発明の第1の特徴は、図1に示すように、第1,および第2の主電極、およびゲート電極を有する第1のIGBT1と、該第1のIGBTの第2の主電極と接続された第1の主電極,該第1のIGBTの第1の主電極と接続された第2の主電極、およびゲート電極を有する第2のIGBT2と、該第1のIGBT1のゲート電極に直接接続された第1のゲート制御回路5と、該第2のIGBT2のゲート電極に直接接続され、第1のゲート制御回路5とは電位的に独立した第2のゲート制御回路6とを備え、第1のゲート制御回路5は第1のフォトダイオードアレイ5aを備え、発光素子が発光した光により該第1のフォトダイオードアレイ5aに光起電力を発生させ、該光起電力により直接、第1のIGBT1のゲート電極の電位を制御し、第2のゲート制御回路6は第2のフォトダイオードアレイ6aを備え、発光素子が発光した光により該第2のフォトダイオードアレイ6aに光起電力を発生させ、該光起電力により直接、第2のIGBT2のゲート電極の電位を制御する逆並列接続型双方向性半導体スイッチであることである。【0013】より好ましくは、第1のIGBT1および第2のIGBT2を構成するそれぞれのエミッタ層,それぞれのベース層,それぞれのアノード層はそれぞれ互いに同一導電型であり、第1および第2のIGBTの第1の主電極はエミッタ電極であり、第2の主電極はコレクタ電極であり、第1のゲート制御回路5および第2のゲート制御回路6はそれぞれ、第1および第2のIGBTのエミッタ電極とゲート電極の間に接続されていることである。つまり第1および第2のIGBTは共にnチャンネル型IGBTであるか、共にｐチャンネル型IGBTであることである。【0014】本発明の第2の特徴は図13の等価回路に示すように、第1のIGBTはnチャンネルIGBT91であり、第2のIGBTはｐチャンネルIGBT92であり、第1のIGBT91の第1および第2の主電極はそれぞれエミッタ電極およびコレクタ電極であり、前記第2のIGBT92の第1および第2の主電極は、それぞれ、コレクタ電極およびエミッタ電極であり、nチャンネルIGBT91のエミッタ電極とｐチャンネルIGBT92のエミッタ電極とが互いに接続され、nチャンネルIGBT91のコレクタ電極とｐチャンネルIGBT92のコレクタ電極とが互いに接続され、第1のゲート制御回路95および第2のゲート制御回路96はそれぞれ、第1および第2のIGBTのエミッタ電極とゲート電極の間に接続されていることである。【0015】本発明の第3の特徴は図7に示すように、第1のIGBTは第1のリードフレーム4上に、第2のIGBTは第2のリードフレーム3上に、第1および第2のゲート制御回路は第3のリードフレーム902上に、発光素子7は第4のリードフレーム8上にマウントされ、第1および第2のゲート制御回路はフォトダイオードアレイ5a,6aを含み、発光素子7の光がフォトダイオードアレイ5a,6aに照射されるべく配置され、第1,第2,第3および第4のリードフレームは樹脂991で樹脂モールドされ、同一パッケージを構成していることである。好ましくは、発光素子7と前記フォトダイオードアレイ5a,6aは図7(b)に示すように透明ゴム又はゲル状のシリコーン樹脂901でモールドされていることである。さらに好ましくは、図11に示すように発光素子7と前記フォトダイオードアレイ5a/6aは対向して配置され、発光素子7の出力光が直接前記フォトダイオードアレイ5a/6aに照射されることである。【0016】本発明の第4の特徴は図12,図15～図19に示すように第1のIGBT1,91および第2のIGBT2,92が同一半導体チップ上に集積化されていることである。【0017】好ましくは図12に示すようにnチャンネルIGBT91は高比抵抗半導体基板211の表面に形成されたｐ型ベース層13と、ｐ型ベース層13の内部に形成されたn+エミッタ層14と、ｐ型ベース層14の表面の一部にゲート絶縁膜を介して形成されたゲート電極16と、半導体基板211の裏面に形成されたｐ+アノード層12とから少なくとも構成され、ｐチャンネルIGBT92は半導体基板211の表面に形成されたn型ベース層231と、n型ベース層231の内部に形成されたｐ+エミッタ層141と、n型ベース層231の表面の一部にゲート絶縁膜を介して形成されたゲート電極161と、半導体基板の裏面に形成されたn+アノード層221とから少なくとも構成されていることである。より好ましくは、ｐ+アノード層12は電子の拡散長をLnとしたときにL＜2Lnの関係を満足するピッチLを有して、半導体基板211の裏面に周期的に複数個配列されていることである。【0018】本発明の第4の特徴の他の構成としては図17,図18に示すように、第1導電型の半導体基体11と、半導体基体11の第1の主表面上に形成された第2導電型の第1の半導体領域13および、第1の半導体領域13の内部に形成された第1導電型の第1のエミッタ領域14と、半導体基体11の第1の主表面とは反対側の第2の主表面上に形成された第2導電型の第2の半導体領域332および第2の半導体領域の内部に形成された第1導電型の第2のエミッタ領域142と、第1の半導体領域13の表面にゲート酸化膜を介して形成された第1のゲート電極16と、第2の半導体領域332の表面にゲート酸化膜を介して形成された第2のゲート電極162と、第1の半導体領域13および第1のエミッタ領域14と電気的に接続する第1の共通の金属電極172と、第2の半導体領域332および第2のエミッタ領域142と電気的に接続する第2の共通の金属電極182と、第1の共通の金属電極172と第1のゲート電極16との間に電気的に接続された第1のゲート制御回路と、第2の共通の金属電極182と第2のゲート電極162との間に電気的に接続され、第1のゲート制御回路とは電位的に独立した第2のゲート制御回路とを備える逆並列接続型双方向性半導体スイッチであることである。より好ましくは、図18に示すように第2の半導体領域332に接して形成された第2導電型で第2の半導体領域332よりも高不純物密度の第1のアノード領域334と、第1の半導体領域13に接して形成された第2導電型で第1の半導体領域よりも高不純物密度の第2のアノード領域334とを具備することである。【0019】本発明の第4の特徴のさらに他の構成としては、図19に示すようにラテラルIGBT(LIGBT)を同一基板129上に集積化したことである。すなわち、第1導電型半導体基体129の上部に形成された第2導電型の第1の半導体領域11と、第1の半導体領域11の表面に形成された第1導電型の第2の半導体領域13、および第3の半導体領域332と、第2および第3の半導体領域のそれぞれの内部に形成された第2導電型の第1のエミッタ領域14および第2のエミッタ領域142と、第2および第3の半導体領域の表面にそれぞれゲート酸化膜を介して形成された第1のゲート電極16および第2のゲート電極162と、第2の半導体領域13および第1のエミッタ領域14と電気的に接続する第1の共通の金属電極172と、第3の半導体領域332および第2のエミッタ領域142と電気的に接続する第2の共通の金属電極182と、第1の共通の金属電極172と第1のゲート電極16の間に電気的に接続された第1のゲート制御回路5と、第2の共通の金属電極182と第2のゲート電極162の間に電気的に接続され、第1のゲート制御回路5とは電位的に独立した第2のゲート制御回路6とを備える逆並列接続型双方向性半導体スイッチであることである。【0020】本発明の第5の特徴は図4,図5,図6に示したように各IGBT1,2はアイソレーション拡散法またはグラスパッシベーション法を用いて形成したことである。【0021】【作用】上述の如き構成によれば、各IGBTのゲートをそれぞれ独立したゲート制御回路5,6でバイアスすることにより、一方のコレクタ・エミッタ接続点3と他方のコレクタ・エミッタ接続点4との間において交流、直流両方の電流制御を低オン電圧VONで行うことができる。すなわち、図1の構成の半導体スイッチによれば、ゲート制御回路5,6によってIGBT1,2がそれぞれドライブされ、出力端子3から出力端子4の方向へ電流が流れるときにはIGBT1が電流を流し、逆に出力端子4から出力端子3の方向へ電流が流れるときにはIGBT2が電流を流すので、交流電流を制御することができる。さらに、従来例として示した図22に示すMOS-FETで構成した例では、IGBTの約3倍のオン電圧となり、逆直列接続しているためオン電圧はさらにその2倍となるが、本実施例では、逆並列接続したIGBTで構成しているためオン電圧を低く抑えることができ、同一チップ面積の各MOSFETおよび各IGBTで構成した場合で比較すれば、制御電流が増大し、導通ロスが減少する。したがって、変換効率が向上する。【0022】また、ゲート制御回路をフォトダイオードアレイで構成することにより、入力側と出力側とが光結合されているだけで電気的には絶縁されているため、パワー系(主電流系)と制御系のノイズが分離され、安定なスイッチング動作ができる。また入力(LED)側の電圧と出力側の電圧が分離された、いわゆるフォトカプラーとして、より低オン電圧で交流・直流両方の電流制御を行うことができる。【0023】さらに、IGBT等の主なるスイッチング素子をアイソレーション拡散法またはグラスパッシベーション法を用いて形成することにより、コレクタを負にしエミッタを正にしたチップ耐圧(逆耐圧)を、コレクタを正としエミッタを負とした耐圧と同程度まで高めることができる。【0024】【実施例】以下、図面を参照して本発明の実施例を具体的に説明する。【0025】図1は、本発明の第1の実施例に係る半導体スイッチの回路図である。この半導体スイッチは2個のIGBT1,2を備え、これらIGBT1,2が出力端子3,4間に逆並列接続されている。すなわち、IGBT1のコレクタとIGBT2のエミッタとが出力端子3に共通接続される一方、IGBT1のエミッタとIGBT2のコレクタとが出力端子4に共通接続されている。そして、IGBT1,2の各ゲート電極がゲート制御回路5,6でそれぞれバイアスされるように構成されている。図1の構成の半導体スイッチによれば、ゲート制御回路5,6によってIGBT1,2がそれぞれドライブされ、出力端子3から出力端子4の方向へ電流が流れるときにはIGBT1が電流を流し、逆に出力端子4から出力端子3の方向へ電流が流れるときにはIGBT2が電流を流すので、交流電流を制御することができる。MOS-FETで構成した図22に示す従来例では、MOS-FET自身がIGBTの約3倍のオン電圧を有する上にこのMOS-FETを2個逆直列接続しているためオン電圧はさらにその2倍となるが、本実施例では、逆並列接続したIGBTで構成しているためオン電圧を低く抑えることができる。したがって、同一チップ面積の各MOSFETおよび各IGBTで図22の回路および図1の回路を構成した場合で比較すれば、本発明の図1の構成の方が制御電流が増大し、導通ロスが減少する。その結果、変換効率が向上する。【0026】図2は、本発明の第2の実施例に係る半導体スイッチの回路図であり、図1と共通する要素には同一の符号が付されている。本発明の第2の実施例の半導体スイッチは、本発明の第1の実施例のIGBT1,2のゲート制御回路5,6としてフォトダイオードアレイを使用した例である。すなわち、IGBT1,2の各ゲート電極をそれぞれバイアスするフォトダイオードアレイ5a,6aが設けられ、このフォトダイオードアレイ5a,6aに抵抗5b,6bがそれぞれ並列接続されている。さらに、フォトダイオードアレイ5a,6aに光を照射するためのLED(発光ダイオード)7が入力端子8,9の間に接続されている。この構成の半導体スイッチによれば、LED7の入力端子8,9間に電流を流して、LED7を発光させ、フォトダイオードアレイ5a,6aに交互又は同時に光を照射すれば、フォトダイオードアレイ5a,6aが交互又は同時に光起電力を発生する。この電圧により、IGBT1,2の各ゲート電極が交互又は同時にバイアスされ、出力端子3,4間が上記第1の実施例と同様にオン状態となる。このように本発明の第2の実施例では、入力側と出力側とが光結合されているだけで電気的には絶縁されているため、パワー系(主電力系)のノイズとゲート制御回路系のノイズとが分離されているので、安定なスイッチング動作が可能となる。さらに、ゲート制御回路における電力損失はほとんどなく極めて交換効率の高い交流・直流兼用の半導体スイッチが実現される。【0027】図3は、本発明の第1または第2実施例の半導体スイッチの構成要素であるIGBT1,2の各チップを高耐圧化するための構造を示したものである。図3に示すように本発明の第1または第2の実施例のIGBTチップは不純物密度5×1012～2×1014cm-3のn-基板11を有し、そのn-基板11の裏面全面には不純物密度5×1018～2×1019cm-3のｐ+拡散層(ｐ+型アノード層)12が形成され、さらにチップ側面にもアイソレーション拡散(素子分離拡散)法によってｐ+拡散層12が形成されている。また、n-基板11内のチップ表面側には不純物密度5×1015～2×1017cm-3のｐ型ベース層13が形成され、ｐ型ベース層13内のチップ表面側には一対の不純物密度5×1018～2×1021cm-3のn+エミッタ層14が形成されている。また、チップ表面の両サイドに各々現れたｐ+拡散層12、n-基板11、ｐ型ベース層13、及びn+エミッタ層14に亘るチップ表面上にSiO2膜15がそれぞれ形成されており、該各SiO2膜15内にはそれぞれポリシリコン膜からなるゲート電極16が形成されている。すなわち、ゲート電極16は、ｐ型ベース層13に対応するチップ表面上に設けられ、その周囲をゲート酸化膜等のSiO2膜15によってチップ表面側から絶縁した状態の絶縁ゲート構造を成している。なおゲート電極16はWやTi等の高融点金属、あるいはWSi2,TiSi2,MｏSi2等のシリサイド膜もしくはポリサイド膜でもよい。そして、SiO2膜15を覆うようにして、ｐ型ベース層13及びn+エミッタ層14に対応するチップ表面中央部にはAl,Ti/Al,Al-Si等のエミッタ電極17が形成され、またチップ裏面側のｐ+拡散層12にはTi/Al,W,あるいはMｏ等のコレクタ電極18が形成されている。さらに、ゲート電極16、エミッタ電極17及びコレクタ電極18にはそれぞれゲート端子16A、エミッタ端子17A及びコレクタ端子18Aが接続されている。このように構成される本実施例のIGBTチップは、ゲート電極16にバイアス電圧が印加され、このバイアス電圧が閾値レベルを越えたときにｐ型ベース層13に電界が生じ、その結果、ｐ型ベース層13の表面にチャンネルが誘起されるものである。さらに、コレクタを負にしエミッタを正にした逆耐圧時においては、ｐ+拡散層12がn-基板11に対して負バイアスとなり、n-基板11とｐ+拡散層12との間で寄生ダイオードが逆方向接続された状態となる。これにより、チップの逆耐圧が向上する。【0028】図4(a)～(e)は、図3に示したIGBTチップの製造方法を示す工程図である。まず、図4(a)に示すように予め用意された厚さ150～450μm,不純物密度5×1012～2×1014cm-3のn-基板11の表面及び裏面に厚さ400～700nmのSiO2膜15を熱酸化法等により成膜しておき、次に図4(b)に示すようにn-基板11の側面全体にボロン(B),アルミニウム(Al)あるいはガリウム(Ga)等の不純物を用いたアイソレーション拡散法により不純物密度1×1017～5×1018cm-3のｐ+拡散層12を形成する。続いて、図4(c)に示すようにn-基板11の裏面に深く,たとえば20μm～50μm,不純物密度2×1018～2×1019cm-3のボロン等の不純物の拡散を行い、ｐ型アノード層12を形成した後、先に拡散用マスクとして用いたSiO2膜15を除去し、新たにゲート酸化膜となる50～100nmのSiO2膜15を熱酸化法等によりn-基板11の表面側に形成し、その上に厚さ350～500nmのポリシリコン膜19を成膜し、その中央部に窓を形成し、その窓を通してn-基板11の表面側の中に不純物1×1015～5×1017cm-3,深さ10～30μmでボロン等の不純物の拡散を行ってｐ型ベース層13を形成する。次に、図4(d)に示すようにゲート電極16となる部分のポリシリコン層を残して、厚さ350～500nmの新たなSiO2膜15をn-基板11の表面上に形成した後、ｐ型ベース層13上のSiO2膜15の中央部分近傍に2つの拡散窓を形成する。そして、この2つの拡散窓を通してｐ型ベース層13の中に深さ0.5～5μm,不純物密度5×1018～1×1021cm-3の砒素等の不純物の拡散を行ってn+エミッタ層14を形成する。いわゆる二重拡散技術によりｐ型ベース層13の内にn+エミッタ層14を形成するのである。その後、図4(e)に示すように、n-基板11の表面上に新たに厚さ350～500nmSiO2膜15AをCVD法等により形成し、そして、SiO2層15A中に新たに形成されたコンタクトホールを介してｐ型ベース層13及びn+エミッタ層14に対応するn-基板11の表面中央部の上に厚さ0.5～3μmのAl,Ti/Al,Al-Si等の金属のエミッタ電極17を形成し、またチップ裏面側のｐ+拡散層12にAl,Ti/Al,W,あるいはMｏ等のコレクタ電極18を形成すれば、図3に示す構造のIGBTチップが得られる。【0029】図5(a)～(e)は、本発明の第1または第2の実施例に用いる、他の構造のIGBTチップの製造方法を示す工程図である。図5(a)～(e)に示すIGBTチップは、逆耐圧を向上させるためにアイソレーション拡散法を用いた場合の他の例を示すものである。まず、不純物密度1×1018～3×1018cm-3,厚さ150～300μmのｐ+基板21上に不純物密度5×1012cm-3～2×1014cm-3,厚さ50～150μmのn-エピタキシャル層22を図5(a)に示すように形成する。次にそのn-エピタキシャル層22の表面上に熱酸化法等により厚さ400nm～700nmのSiO2膜23を成膜し、図5(b)に示すようにn-エピタキシャル層22の側面全体にアイソレーション拡散法によりｐ+拡散層24を形成する。その後、前述した図4(c)と同様の方法を用いて、厚さ50～100nmのゲート酸化膜を形成し、その上にポリシリコン膜30をCVD法等により形成し、図5(c)に示すようにn-エピタキシャル層22内にｐ型ベース層25を形成すると共に、図5(d)に示すようにそのｐ型ベース層25内にn+エミッタ層26を形成し、さらに、厚さ350～500nmのSiO2層23Aをn-エピタキシャル層22の上にCVD法等により形成する。そして、SiO2層23A中のコンタクトホールを介してエミッタ電極28を形成し、またチップ裏面側のｐ+基板21にコレクタ電極29を形成すれば、図5(e)に示す構造のIGBTチップが得られる。【0030】また、逆耐圧を向上させるためには、上記図4(a)～(e),および図5(a)～(e)に示したアイソレーション拡散法を用いて製造するほか、例えば以下に示すようなグラスパッシベーション法を用いてIGBTチップを製造してもよい。すなわち、図6(a)～(e)は、本発明の第1または第2の実施例に用いるさらに他の構造のIGBTチップの製造方法を示す工程図である。まず、図6(a)に示すような予め用意された不純物密度3×1012～1×1014cm-3,厚さ250～600μmのn-基板31の裏面側に図6(b)に示すように拡散深さ30～50μmのｐ+型アノード層32を形成すると共に、n-基板31の表面側に図4(c),図5(c)と同様の方法で、SiO2膜33およびポリシリコン層37を成膜して前記n-基板31内にｐ型ベース層34を形成すると共に、そのｐ型ベース層34内にn+エミッタ層35を形成し、さらに、SiO2膜33中にポリシリコン層からなるゲート電極37を図6(b)に示すように形成する。その後、n-基板31の表面及び裏面側に新たにSiO2膜33をCVD法等を用いて成膜した後、n-基板31の表面側及び裏面側の周辺部に対してその側面中央部分を残すような形で図6(c)に示すようなエッチング処理を施す。さらに、図6(d)に示すようにエッチングされたn-基板31の表面側及び裏面側の傾斜側面部に対してグラスパッシベーション法を用いてガラス層36を被着する。そして、n-基板31の表面側のガラス層36および裏面側のガラス層36上にSiO2膜33Aを成膜する。その後、n-基板31の表面側にエミッタ電極38を形成し、またチップ裏面側のｐ+型アノード層32にコレクタ電極39を形成すれば、図6(e)に示す構造のIGBTチップが得られる。なお、グラスパッシベーションのかわりにSIPOS(Semi Inｓｕlaｔing Pｏlｙ-Silicｏn)や、SinSiN(Semi Inｓｕlaｔing Silicｏn Niｔｒide)等を用いてもよい。【0031】図1および図2に示した本発明の第1および第2の実施例に示した双方向性半導体スイッチはアルミナ(Al2O3)や窒化アルミ(AlN)等のセラミック基板や絶縁金属基板(Inｓｕlaｔed Meｔal Sｕbｓｔｒaｔe)等あるいは各種リードフレームの上に、図3,図4(e),図5(e)および図6(e)に示したIGBT1,2,やゲート制御回路5,6等の構成要素をハンダ付け等により実装して、いわゆるパワーモジュール(Pｏｗeｒ Mｏdｕle)やパワーハイブリッドIC(Hｙbｒid Inｔegｒaｔed Ciｒcｕiｔ)等のパッケージとすればよい。【0032】そのようなパッケージの一例として、図7に本発明の第3の実施例を示す。図7(a)は図7(a)のI-I線に沿った模式断面図である。IGBT1,2はリードフレーム4,3の上にそれぞれマウントされている。フォトダイオードアレイ5a,6aと抵抗5b,6bとが集積化された半導体チップ651がリードフレーム902の上にマウントされている。GaAｓLEDもしくはGaAｓ/AlGaAｓヘテロ接合LED等の発光素子7がリードフレーム8にマウントされている。LEDの他方の電極はリードフレーム9に接続されたボンディングワイヤ937に接続されている。LED7とフォトダイオードアレイ5a,6aの集積化された半導体チップ651は透明ゴム又はゲル状のシリコーン樹脂901でモールドされ、LED7の光がモールドパッケージ991との界面で反射され、有効にフォトダイオードアレイ5a,6aに達するようにされている。フォトダイオードアレイ5aのカソードボンディングパッド527とIGBT1のエミッタボンディングパッド177とはボンディングワイヤ932で、アノードボンディングパッド528とゲートボンディングパッド168とはボンディングワイヤ931とで接続されている。またフォトダイオードアレイ6aのカソードボンディングパッド517,アノードボンディングパッド518はそれぞれ、IGBT2のエミッタボンディングパッド179,ゲートボンディングパッド169に、ボンディングワイヤ934,933で接続されている。IGBT1のエミッタボンディングパッド176はボンディングワイヤ936でリードフレーム3に接続され、IGBT1のエミッタとIGBT2のコレクタが接続されている。またIGBT2のエミッタボンディングパッド178とリードフレーム4とがボンディングワイヤ935で接続され、IGBT2のエミッタとIGBT1のコレクタが接続されている。ボンディングワイヤ931～936はたとえば100～650μmφのAl線又はAｕ線等を用いればよい。【0033】図8(a)は本発明の第3の実施例に用いたフォトダイオードアレイ5a,6aを集積化した半導体チップ651の断面図で図8(b)はその等価回路を示す。いわゆる絶縁分離(DI:Dielecｔｒic Iｓｏlaｔiｏn)によりn型カソード領域514,524、ｐ型アノード領域512,522からなるフォトダイオードを分離した構造のフォトダイオードアレイの模式的な断面図である。図8(a)でフォトダイオードアレイ6aはn型カソード領域514、ｐ型アノード領域512からなるフォトダイオードで構成され、フォトダイオードアレイ5aはn型カソード領域524、ｐ型アノード領域522からなるフォトダイオードで構成されている。各フォトダイオードは酸化膜15の上に形成されたAl配線536で相互に接続されている。またAl配線537は、図7(a)に示したフォトダイオードアレイ6aのカソードボンディングパッド517に接続され、Al配線538は、アノードボンディングパッド518に接続されている。同様にAl配線547,548は図7(a)に示したフォトダイオードアレイ5aのカソードボンディングパッド527、アノードボンディングパッド528にそれぞれ接続されている。図8(a)において半導体基板651はｐ型でもn型でもよい。各フォトダイオードは酸化膜615およびポリシリコン616で分離されている。図8(a)の構造はたとえば、シリコン直接接合(SDB:Silicｏn Diｒecｔ Bｏnding)法などを用いてシリコン基板651とカソード領域となるn層514,524の間に酸化膜615をはさんだSOIウェハを用いて製造すればよい。すなわち、このSOIウェハのn層514,524の表面から酸化膜615に達する溝をRIE法やECRイオンエッチング法等あるいはKOH等を用いたウェットエッチング法等のエッチングにより形成し、その表面にさらに0.5～2μmの酸化膜を熱酸化等の手法により形成し、さらにその酸化膜の表面に、溝を埋めるようにポリシリコン616を減圧CVD法等により堆積すれば図8(a)の絶縁分離領域が形成できる。このポリシリコン616の堆積後、表面に凹凸が生じフォトリソグラフィー上で問題となる場合にはSOIウェハの表面をポリッシングし、図8(a)に示すようにn層514,524の表面と、ポリシリコン616の表面とが同一平面になるようにしてから、ｐ型アノード層512,522の拡散工程等を行なえばよい。図8(a)の各フォトダイオードアレイ5a,6aは、各3個のフォトダイオードで構成された場合を示しているが、これは図示の都合上の一例であって、フォトダイオードの数はIGBTの特性に合わせて選定すればよい。たとえば、シリコンフォトダイオードを16個直列接続すれば約8Vのゲート制御電圧を得ることができる。なお抵抗5b,6bは図8(a)では図示を省略しているが、ポリシリコン層を用いた抵抗体、あるいはn型シリコン中にｐ型シリコンを拡散した抵抗体等を半導体チップ651上に形成すればよい。【0034】図9(a)は本発明の第4の実施例に係る双方向性半導体スイッチの平面図で、図9(b)はその模式断面図である。本発明の第3の実施例と異なる点は、フォトダイオードアレイ6aが半導体チップ652上に形成され、フォトダイオードアレイ5aが半導体チップ653上に形成されている点である。したがって、半導体チップ652はリードフレーム904上に、半導体チップ653はリードフレーム903上に形成されている。半導体チップ652,653,LED7が透明ゴム又はゲル状のシリコーン樹脂901でモールドされ、LED7の光がフォトダイオードアレイ5a,6aに有効に照射されるように構成されている点等は本発明の第3の実施例と同様であり説明を省略する。【0035】図10(a)は本発明の第5の実施例に係る双方向性半導体スイッチの平面図で10(b)はその断面図で、LEDを2個用いてIGBTを駆動している。すなわち、本発明の第5の実施例においてはフォトダイオードアレイ6aが形成された半導体チップ652はLED71により照射され、フォトダイオードアレイ5aが形成された半導体チップ653はLED72により照射されるように構成されている。LED71はリードフレーム8上にマウントされ、LED72はリードフレーム908上に形成されている。本発明の第5の実施例においてはIGBT1およびIGBT2のゲートを独立に制御することも、同時に制御することも可能で、回路応用上の汎用性が増大する。【0036】図11(a)は本発明の第6の実施例に係る双方向性半導体スイッチの平面図で図11(b)はその模式断面図である。本発明の第6の実施例においてはLED7とフォトダイオードアレイ5a,6aおよび抵抗5b,6bが集積化された半導体チップ651は透明ゴム又はゲル状のシリコーン樹脂901中で対向するように配置され、LED7の光は直接フォトダイオードアレイ5a,6aに入射するので高効率である。したがって、LEDの出力およびLEDに入力するパワーは少なくてよい。LED7はリードフレーム9にマウントされ、このリードフレームに対向するように配置されたリードフレーム905にフォトダイオードアレイ5a,6a等が集積化された半導体チップ651がマウントされている。【0037】図12は本発明の第7の実施例に係り、双方向性半導体スイッチを構成するIGBT1,2,を同一チップ上に集積化した、いわゆるワンチップ双方向性半導体スイッチの断面構造の一部を示す。図13は図12の構造の一ユニットに対応する等価回路を示す図で、nチャンネルIGBT91とｐチャンネルIGBT92が並列接続され、それぞれゲート制御回路95,96により端子3-4間の交流が制御されることを示す。図12においてn+エミッタ層14,ｐ型ベース層13,i層211,ｐ+アノード層12によりnチャンネルIGBT91が構成され、ｐ+エミッタ層141,n型ベース層231,i層211,n+アノード層221によりｐチャンネルIGBT92が構成されている。nチャンネルIGBT91とｐチャンネルIGBT92の共通ベース領域となるi層211は不純物密度1×1011～2×1013cm-3程度のｐ--層又はn--層でもよい。この領域は注入された電子又は正孔が高電界で加速されていわゆるドリフト走行する領域であるのでn--層,ｐ--層,i層のいずれであっても同様な動作となる。つまり、n--層,ｐ--層,i層はほぼ完全に空乏化した領域としておけばよい。ｐ型ベース層13の表面の一部にはゲート酸化膜を介してポリシリコンゲート電極16がnチャンネルIGBT91のゲート電極として形成され、n型ベース層231の表面の一部には、ゲート酸化膜を介してポリシリコンゲート電極161がｐチャンネルIGBT92のゲート電極として形成されている。平面図を省略しているがポリシリコンゲート電極16とポリシリコンゲート電極161とは互いに独立となるような平面パターンを有しており、それぞれゲート制御回路95,96によりドライブされる。ゲート電極16,161はポリシリコンのかわりにW,Mｏ,Ti,Cｏ等の高融点金属又はこれらのシリサイド、すなわちWSi2,TiSi2,CｏSi2等あるいはさらにポリシリコンとの複合膜であるポリサイドでもよい。各IGBT91,92は共通のエミッタ電極171,コレクタ電極181を有している。図13の等価回路で明らかであろうが、端子3から端子4方向へ電流が流れるときはnチャンネルIGBTが電流を流し、端子4から端子3方向へ電流が流れるときはｐチャンネルIGBTが電流を流すこととなる。ただし、これは等価回路上の議論であり、実際にはｐ+アノード層12とn+アノード層221とはいわゆるコレクタショート構造として動作するのでもう少し複雑な動作となる。すなわちnチャンネルIGBT91のターンオフ時にはi層211のｐ+アノード層12の近傍に蓄積された電子はn+アノード層221を介して引き抜かれ、IGBT92のターンオフ時にはi層211のn+アノード層221の近傍に蓄積された正孔はｐ+アノード層12を介して引き抜かれるような動作となる。したがって、ターンオフ時のテイル電流の少ない高速スイッチングが可能となる。図21(d)等に示したIGBTの構造の場合は、ｐ+アノード層132の前面に蓄積された電子はn-ベース層131中の正孔と再結合して、消滅するまでテイル電流が流れるので高速ターンオフはできない。【0038】なお、図12でｐ+アノード層12相互の間のピッチを電子の拡散長Ln=(Dnτn)1/2の2倍程度以下、n+アノード層221相互のピッチを正孔の拡散長Lｐ=(Dｐτｐ)1/2の2倍程度にすることが望ましい。ここでDn,Dｐはそれぞれ電子および正孔の拡散係数、τn,τｐはそれぞれ電子および正孔のライフタイムである。なお、図12は本発明の第7の実施例のワンチップ双方向性半導体スイッチの断面図の一部を示した図であり、実際にはnチャンネルIGBT91,ｐチャンネルIGBT92からなるユニットが多数並列接続された、いわゆるマルチチャンネル構造になっており、たとえばｐ型ベース層13とn型ベース層231とはi層211の表面に交互に繰り返して配置されている。このようにマルチチャンネル構造とすることにより、大電流が制御可能となる。並列接続するユニットの数は所望の電流に応じて選べばよいことはもちろんであり、場合によってはユニットの数は1でもよい。【0039】図14は本発明の第8の実施例に係り図12に示したワンチップ双方向性半導体スイッチをLEDで駆動する場合の等価回路である。すなわち図12のゲート電極16に接続するゲート制御回路をフォトダイオードアレイ85aと抵抗85bとで構成し、ゲート電極161に接続するゲート制御回路をフォトダイオードアレイ86aと抵抗86bとで構成している。さらに、フォトダイオードアレイ85a,86bと光結合されたLED(発光ダイオード)7が入力端子8,9の間に接続されている。この構成の半導体スイッチによれば、LED7の入力端子8,9間に電流を流すと、LED7が発光し、フォトダイオードアレイ85a,86aに交互に光を照射すればフォトダイオードアレイ85a,86aが交互に光起電力を発生する。この電圧により、IGBT91,92の各ゲート電極が交互にバイアスされ、出力端子3,4間が上記第3の実施例の同様にオン状態となる。また、フォトダイオードアレイ85a,86aに同時に光を照射して、IGBT91,92を同時にオン状態としてもよい。このように本発明の第8の実施例では、第2～第6の実施例と同様入力側と出力側とが光結合されているだけで電気的には絶縁されているため、ゲート制御回路における電力損失はほとんどなく極めて変換効率の高い交流・直流兼用の半導体スイッチが実現される。【0040】なお、図13におけるゲート制御回路95,96,図14におけるフォトダイオードアレイ85a,86a,抵抗85b,86b等も同一チップ上に集積化して、いわゆるスマートパワーIC(SMART POWER IC)としてもよく、また、ゲート制御回路95,96等は別個にセラミック基板や種々のリードフレーム上等に実装してハイブリッドIC等としてもよい。いずれの構造とするかは、制御する電力や製造コストに応じて適宜選べばよい。ハイブリットICの場合には図14に示したLED7の回路も組み込んでよいことはもちろんである。【0041】図15は本発明の第9の実施例に係わり、いわゆるラテラルIGBT(LIGBT:Laｔeｒal IGBT)でワンチップ双方向性半導体スイッチを構成した場合の模式的断面図である。図15はnチャンネルLIGBTで図1,あるいは図2の等価回路に示した構造を実現したものである。すなわちｐ基板129上に形成された各LIGBTのn-ベース層11がｐ+拡散領域128により相互にｐn接合分離されている。すなわち、LIGBT1,LIGBT2はそれぞれn+エミッタ層14,ｐ型ベース層13,n-ベース層11,ｐ+アノード層12,エミッタ電極17,コレクタ電極18,ゲート電極16とにより構成され、LIGBT1のエミッタ電極17とLIGBT2のコレクタ電極18とが共に端子4に接続され、LIGBT1のコレクタ電極18とLIGBT2のエミッタ電極17とが端子3に接続されている。図示は省略しているが、LIGBT1のゲート電極16はゲート制御回路5に、LIGBT2のゲート電極16はゲート制御回路6に接続されている。これらのゲート制御回路5,6をも同一チップ上に集積化してSMART POWER ICとするか、外付けとしたハイブリッドICにするかは、取り扱う電力、応用分野、製造コスト等に応じて選べばよい。図15の構成のワンチップ双方向性半導体スイッチによれば、ゲート制御回路5,6によってLIGBT1,2がそれぞれドライブされ、出力端子3から出力端子4の方向へ電流が流れるときにはLIGBT1が電流を流し、逆に出力端子4から出力端子3の方向へ電流が流れるときにはLIGBT2が電流を流すので、交流電流を制御することができる。本発明の第9の実施例では、逆並列接続したnチャンネルLIGBTで構成しているためオン電圧を低く抑えることができ、同一チップ面積の各MOSFETおよび各IGBTで構成した場合で比較すれば、制御電流が増大し、導通ロスが減少する。また変換効率が向上する。なお、LIGBT1をnチャンネルIGBTとして、LIGBT2をｐチャンネルIGBTとして図13,あるいは図14の回路構成としてもよいことはもちろんである。【0042】図16は、本発明の第10の実施例に係り、いわゆる絶縁分離(DI:Dielecｔｒic Iｓｏlaｔiｏn)によりLIGBT1とLIGBT2とを相互に分離してワンチップ双方向性半導体スイッチを構成した場合の模式的断面図である。図16において半導体基板629はｐ型でもn型でもよい。各LIGBT1,2は酸化膜615およびポリシリコン616で分離されている点を除けば本発明の第9の実施例と同様な構造である。図16の構造はSDB法等を用いて作製された基板629とn-層11の間に酸化膜615をはさんだ構造のSOIウェハを用いて製造すればよい。すなわち、このSOIウェハのn-層11の表面から酸化膜615に達する溝をRIEやECRイオンエッチングあるいはKOHを用いた異方性エッチング等のエッチング法により形成し、その表面にさらに0.5～2μmの酸化膜を熱酸化法等の手法により形成し、さらにその酸化膜の表面に、溝を埋めるようにポリシリコン616を減圧CVD法等により堆積すれば図16の絶縁分離領域が形成できる。このポリシリコン616の堆積後、表面に凹凸が生じフォトリソグラフィー上で問題となる場合にはSOIウェハの表面をポリッシングし、図16に示すようにn-層11の表面と、ポリシリコン616の表面とが同一平面になるようにしてから、LIGBTのｐ型ベース層13の拡散工程等を行なえばよい。図16では、LIGBT1のエミッタ電極17とLIGBT2のコレクタ電極18とが共に端子4に接続され、LIGBT1のコレクタ電極18とLIGBT2のエミッタ電極17とが端子3に接続されている。図示は省略しているが、LIGBT1のゲート電極16はゲート制御回路5に、LIGBT2のゲート電極16はゲート制御回路6に接続されている。また図2に示すようにフォトダイオードアレイ5a,5bでゲート制御回路を構成してもよい。これらのゲート制御回路5,6、フォトダイオードアレイ5a,5b等をも同一チップ上に集積化してSMART POWER ICとするか、外付けとしたハイブリッドIC、あるいは図9～図11に示したような樹脂モールドの構造にするかは、取り扱う電力、応用分野、製造コスト等に応じて選べばよい。図16の構成のワンチップ双方向性半導体スイッチによれば、ゲート制御回路5,6によってLIGBT1,2がそれぞれドライブされ、出力端子3から出力端子4の方向へ電流が流れるときにはLIGBT1が電流を流し、逆に出力端子4から出力端子3の方向へ電流が流れるときにはLIGBT2が電流を流すので、交流電流を制御することができる。本発明の第10の実施例では、逆並列接続したnチャンネルLIGBTで構成しているためオン電圧を低く抑えることができ、同一チップ面積の各MOSFETおよび各IGBTで構成した場合で比較すれば、制御電流が増大し、導通ロスが減少する。また変換効率が向上する。なお、LIGBT1をnチャンネルIGBT1,LIGBT2をｐチャンネルIGBTとして図13,あるいは図14の回路構成としてもよいことはもちろんである。【0043】図17は本発明の第11の実施例に係るワンチップ双方向性半導体スイッチの模式断面図である。図17においてn+エミッタ層14,ｐ型ベース層13,n-基板11,ｐアノード層332により第1のnチャンネルIGBT1が構成され、n+エミッタ層142,ｐ型ベース層332,n-基板11,ｐアノード層13により倒立動作となる第2のnチャンネルIGBT2が構成されている。すなわち第1のIGBT1のｐ型ベース層13と第2のIGBT2のｐアノード層13とは共通領域であり、第1のIGBT1のｐアノード層332と第2のIGBT2のｐ型ベース層332とは共通領域として形成されている。n-基板11の表側のｐ型ベース層13の表面の一部にはゲート酸化膜を介してポリシリコンゲート電極16が第1のnチャンネルIGBT1のゲート電極として形成され、n-基板11の裏面側のｐ型ベース層332の表面の一部には、ゲート酸化膜を介してポリシリコンゲート電極162が第2のチャンネルIGBT2のゲート電極として形成されている。平面図を省略しているがポリシリコンゲート電極16とポリシリコンゲート電極162とはそれぞれゲート制御回路5,6によりドライブされる。ゲート電極16,162はポリシリコンのかわりにW,Mｏ,Ti,Cｏ等の高融点金属又はこれらのシリサイド、すなわちWSi2,TiSi2,CｏSi2等あるいはさらにポリシリコンとの複合膜であるポリサイドでもよい。第1のIGBT1のn+エミッタ層14と第2のIGBT2のｐアノード層13とは共通の金属電極172に接続され、第1のIGBT1のｐアノード層332と第2のIGBT2のn+エミッタ層142とは共通の金属電極182に接続されている。すなわち、図17に示された本発明の第11の実施例の構造の等価回路は図1又は図2と同一であり、端子3から端子4方向へ電流が流れるときは第1のnチャンネルIGBT1が電流を流し、端子4から端子3方向へ電流が流れるときは第2のnチャンネルIGBT2が電流を流すこととなる。【0044】図18は本発明の第12の実施例に係るワンチップ双方向性半導体スイッチの模式断面図である。図17に示した構造では第1のIGBT1のｐ型ベース層13と第2のIGBT2のｐアノード層13とが共通領域となっているので、ｐアノード層13の不純物密度をあまり高くすることは好ましくなく、不純物密度は5×1016～1×1018cm-3程度に選ばれる。これ以上高濃度にするとｐ型ベース層13に形成されるnMOSFETのしきい値が高くなりすぎるからであるが、このことは第2のIGBT2のｐアノード層13からの正孔の注入効率が低下することとなる。同様に第1のIGBT2のｐアノード層332の不純物密度もあまり高くできないのでｐアノード層332からの正孔の注入効率も低下することとなり伝導度変調が不十分で、オン抵抗が十分下げられないこととなる。図22は本発明の第11の実施例におけるこれらの欠点を改善するもので、第1のIGBT1のｐ+アノード層をｐ+領域334で形成し、第2のIGBT2のｐ+アノード層をｐ+領域333で形成した点が特徴である。基本的な動作は第11の実施例と同様であり、説明は省略するが、本発明の第12の実施例によれば、ｐ+アノード層333,334からの正孔の注入効率が増大するため、n-基板11における伝導度変調が大きくなり、その結果、オン抵抗が低減する。したがって導通ロスの小さな双方向性スイッチが実現できる。【0045】図19は本発明の第13の実施例に係り、いわゆるLIGBTでワンチップ双方向性半導体スイッチを構成した場合の模式的断面図である。ｐ基板129上にエピタキシャル成長等により形成された各LIGBTのn-ベース層11となるn-層が、それぞれｐ+拡散領域128により相互にｐn接合分離されたマルチチャンネル構造の一ユニット分を示している。すなわち、LIGBT1はn+エミッタ層14,ｐ型ベース層13,n-ベース層11,ｐアノード層332,エミッタ電極172,コレクタ電極182,ゲート電極16とにより構成され、LIGBT2がn+エミッタ層142,ｐ型ベース層332,n-ベース層11,ｐアノード層13,エミッタ電極182,コレクタ電極172,ゲート電極162とにより構成されている。図17と同様にLIGBT1のｐ型ベース層13とLIGBT2のｐアノード層13とが共通領域となり、LIGBT2のｐアノード層332とLIGBT2のｐ型ベース層332とが共通領域となっている。またLIGBT1のエミッタ電極とLIGBT2のコレクタ電極は共通の金属電極172となり端子4に接続され、LIGBT1のコレクタ電極とLIGBT2のエミッタ電極は共通の金属電極182となり端子3に接続されている。端子4とゲート電極16との間にはゲート制御回路5が、端子3とゲート電極162との間にはゲート制御回路6が接続されている。図19の構成のワンチップ双方向性半導体スイッチによれば、ゲート制御回路5,6によってLIGBT1,2がそれぞれドライブされ、出力端子3から出力端子4の方向へ電流が流れるときにはLIGBT1が電流を流し、逆に出力端子4から出力端子3の方向へ電流が流れるときにはLIGBT2が電流を流すので、交流電流を制御することができる。本発明の第13の実施例では、逆並列接続したnチャンネルLIGBTで構成しているためオン電圧を低く押さえることができ、同一チップ面積の各MOSFETおよび各IGBTで構成した場合で比較すれば、制御電流が増大し、導通ロスが減少する。また変換効率が向上する。また、本発明の第13の実施例の構造は本発明の第11および第12の実施例に比して、両面のマスク合わせ工程等は不要となるので、製造が容易であり、生産性が高くなる。なお、図18と同様にｐ型ベース層13,332中にn+エミッタ層14,142と接続させてｐ+アノード層333,334を形成すれば、ｐ+アノード層からの正孔の注入効率が改善され、オン抵抗が低減する。【0046】特に本発明の第1～第13の実施例のIGBTは、nバッファ付IGBT、コレクタショート型IGBT,ショットキードレインコンタクトIGBT等他のIGBでも良く、さらにIGBT以外のEST(Emiｔｔeｒ Sｗiｔched Thｙｒiｓｔｏｒ)、BRT(Baｓe Reｓiｓｔance Cｏnｔｒｏlled Thｙｒiｓｔｏｒ)、MCSITH(MOS Cｏnｔｒｏlled SI Thｙｒiｓｔｏｒ)、MCT(MOS Cｏnｔｒｏlled Thｙｒiｓｔｏｒ)等の他の絶縁ゲート型半導体装置へ適用できることはもちろんである。【0047】なお、本発明の第1～第6,第9～第13の実施例ではnチャンネル型IGBTについて主に説明したが、導電型を逆にしｐチャンネル型としてもよいことはもちろんである。またSiデバイスに限定する必要はなく、SiCで双方向性半導体スイッチを構成すれば、特に600℃以上での高温においても高効率で、交流、直流が共にスイッチ可能なパワーデバイスが実現される。またGaAｓ-GaAlAｓヘテロ接合による絶縁ゲート構造の化合物半導体装置やInPの表面に形成したSiO2膜によるMOS型化合物半導体装置等他の絶縁ゲート型半導体装置に適用できることはもちろんである。本発明の双方向性半導体スイッチはプログラマブルコントローラーや電話回線用等種々の高効率スイッチとして簡便に用いることが可能である。【0048】【発明の効果】以上詳細に説明したように本発明によれば、逆並列接続された2個のIGBT等の絶縁ゲート型半導体装置を設け、この各絶縁ゲート型半導体装置のゲートをそれぞれ電位的に独立したゲート制御回路でバイアスしたので、低オン電圧で交流、直流両方の電流制御を行うことができる。【0049】また、本発明によればゲート制御回路を発光素子が発光した光によって光起電力を発生するフォトダイオードアレイで構成しているので、より低オン電圧で交流、直流両方の電流制御を行うことができる。すなわち本発明によれば入力側と出力側とが光結合されているだけで電気的には絶縁されているため、パワー系(主電力系)のノイズとゲート制御回路系のノイズとが分離されているので、安定なスイッチング動作が可能となる。さらに、ゲート制御回路における電力損失はほとんどなく極めて交換効率の高い交流・直流兼用の半導体スイッチが実現される。【0050】さらに、本発明によれば、IGBT等の絶縁ゲート型半導体装置をアイソレーション拡散法またはグラスパッシベーション法によって形成するので、逆阻止耐圧が高まり、直流、交流電流の両方を低オン電圧で且つ高耐圧で制御可能で、しかも低コストの半導体装置を実現することができる。【図面の簡単な説明】【図1】本発明の半導体装置の第1の実施例に係る双方向性半導体スイッチの回路図である。【図2】本発明の半導体装置の第2の実施例に係る双方向性半導体スイッチの回路図である。【図3】本発明の第1および第2の実施例に用いるIGBTチップの断面構造図である。【図4】図3に示したIGBTチップの製造方法を示す工程図である。【図5】本発明の第1および第2の実施例に用いる他のIGBTチップの製造方法を示す工程図である。【図6】本発明の第1および第2の実施例に用いるさらに別のIGBTチップの製造方法を示す工程図である。【図7】本発明の第3の実施例に係る、IGBT1,2、フォトダイオードアレイ5a,6a、抵抗5b,6b、LED7をリードフレームにそれぞれマウントし、樹脂モールドした場合の平面図(a)および模式断面図(b)である。【図8】本発明の第3の実施例に用いるフォトダイオードアレイの断面図の一例(a)およびその等価回路(b)である。【図9】本発明の第4の実施例に係る双方向性半導体スイッチの平面図(a)およびその断面図である。【図10】本発明の第5の実施例に係る双方向性半導体スイッチの平面図(a)およびその断面図である。【図11】本発明の第6の実施例に係る双方向性半導体スイッチの平面図(a)およびその断面図である。【図12】本発明の第7の実施例に係り、nチャンネルIGBTとｐチャンネルIGBTを同一チップ上に集積化したワンチップ双方向性半導体スイッチの断面の一部を示す構造図である。【図13】本発明の第7の実施例の等価回路を示す図である。【図14】本発明の第8の実施例に係り、LEDで駆動するワンチップ双方向性半導体スイッチの等価回路図である。【図15】本発明の第9の実施例に係り、nチャンネルラテラルIGBT(LIGBT)とｐチャンネルLIGBTとを同一チップ上で、逆並列接続した場合の断面の模式構造図である。【図16】本発明の第10の実施例に係り、SOIウェハ上に、絶縁分離技術を用いて、逆並列接続されたnチャンネルLIGBTを集積化した場合の模式断面図である。【図17】本発明の第11の実施例に係る、ワンチップ双方向性半導体スイッチの断面図である。【図18】本発明の第12の実施例に係る、ワンチップ双方向性半導体スイッチの断面図である。【図19】本発明の第13の実施例に係る、LIGBTで構成したワンチップ双方向性半導体スイッチの断面図である。【図20】従来のIGBTを1個使用した半導体スイッチを示す図である。【図21】従来のIGBTの製造方法を示す製造工程図である。【図22】 MOS-FETを使用した従来の半導体スイッチを示す図である。【図23】従来のIGBTを2個使用した半導体スイッチを示す図である。【符号の説明】 1,2,91,92,123,124 IGBT 3,4,101,102,111,112,121,122 出力端子(リードフレーム) 5,6,95,96,104,115,116 ゲート制御回路 5a,6a,85a,86a フォトダイオードアレイ 5b,6b,85b,86b 抵抗 7,71,72 LED(発光素子) 8,9,902,903,904,908 リードフレーム 11,31,131 n-基板(n-ベース層) 12,32,132,333,334 ｐ+アノード層(ｐ+拡散層) 13,25,34,134 ｐ型ベース層 14,26,35,135,142 n+エミッタ層 15,23,23A,33,33A,133,615 SiO2膜 16,27,30,37,136,161,162 ゲート電極 16A ゲート端子 17,28,38,137,171 エミッタ電極 17A エミッタ端子 18,29,39,138,181 コレクタ電極 18A コレクタ端子 21 ｐ+基板 22 n-エピタキシャル層 24 ｐ+拡散層 36 ガラス層 113,114 MOS-FET 125,126 リバースダイオード 128 ｐ+拡散領域 129 ｐ基板 139 ポリシリコン層 141 ｐ+エミッタ層 168,169 ゲートボンディングパッド 172,182 金属電極 176,177,178,179 エミッタボンディングパッド 211 i層 221 n+アノード層 231 n型ベース層 332 ｐアノード層 512,522 ｐ型アノード領域 514,524 n型カソード領域 517,527 カソードボンディングパッド 518,528 アノードボンディングパッド 536,537,538,546,547,548 Al配線 616 ポリシリコン 629 半導体基板(シリコン基板) 651,652,653 半導体チップ 901 透明ゴム又はゲル状のシリコーン樹脂 931,932,933,934,935,936,937 ボンディングワイヤ 991 モールドパッケージ
訂正の要旨	審決(決定)の【理由】欄参照。
異議決定日	2005-07-14
出願番号	特願平7-42960
審決分類	P 1 652・ 121- YA (H01L) P 1 652・ 113- YA (H01L)
最終処分	維持
前審関与審査官	恩田春香
特許庁審判長	松本邦夫
特許庁審判官	今井淳一河本充雄
登録日	2002-09-20
登録番号	特許第3352840号(P3352840)
権利者	株式会社東芝
発明の名称	逆並列接続型双方向性半導体スイッチ
代理人	川又澄雄
代理人	岩▲崎▼ 幸邦
代理人	三好秀和
代理人	川又澄雄
代理人	三好秀和
代理人	岩▲崎▼ 幸邦

プライバシーポリシーセキュリティーポリシー運営会社概要サービスに関しての問い合わせ