ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード![]() |
審決分類 |
審判 査定不服 特36条4項詳細な説明の記載不備 特許、登録しない。 G11C |
---|---|
管理番号 | 1129555 |
審判番号 | 不服2000-4709 |
総通号数 | 75 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許審決公報 |
発行日 | 1998-04-10 |
種別 | 拒絶査定不服の審決 |
審判請求日 | 2000-04-04 |
確定日 | 2006-01-11 |
事件の表示 | 平成 9年特許願第171908号「メモリ装置用バーストコード発生器」拒絶査定不服審判事件〔平成10年 4月10日出願公開、特開平10- 92173〕について、次のとおり審決する。 |
結論 | 本件審判の請求は、成り立たない。 |
理由 |
1.手続の経緯・本願発明 本願は、平成9年6月27日(パリ条約による優先権主張1996年6月29日、大韓民国)の出願であって、平成11年2月4日付で拒絶理由通知がなされ、同年8月16日付で手続補正書が提出されて手続補正が行われたが、同年12月21日付で拒絶査定がなされ、これに対して、平成12年4月4日付で審判請求がなされ、同年4月20日付で再度手続補正書が提出されて手続補正が行われたものである。 本願発明は、平成12年4月20日付けの手続補正書によって補正された明細書の特許請求の範囲に記載された、以下のとおりの「メモリ装置用バーストコード発生器」に関するものである。 「 【請求項1】 クロック信号及びバーストカウンターリセット信号が入力され、第1バーストカウント信号及び出力信号を出力する第1の2進カウンター手段と、 前記第1バーストカウント信号、前記第1の2進カウンター手段の出力信号、及び前記バーストカウンターリセット信号が入力され、第2バーストカウント信号及び出力信号を出力する第2の2進カウンター手段と、 前記クロック信号及び前記第1バーストカウント信号が入力され、第1バーストカウントアドレス信号を出力する第1バーストコード発生手段と、 前記クロック信号、バーストタイプ選択信号、スターティングアドレス信号、前記第2バーストカウント信号、及び前記第2の2進カウンター手段の前記出力信号が入力され、第2バーストカウントアドレス信号を出力する第2バーストコード発生手段と、 を含んで成ることを特徴とするメモリ装置用バーストコード発生器。 【請求項2】 前記第1の2進カウンター手段は、Tフリップフロップであることを特徴とする請求項1記載のメモリ装置用バーストコード発生器。 【請求項3】 前記第2の2進カウンター手段は、Tフリップフロップであることを特徴とする請求項1記載のメモリ装置用バーストコード発生器。 【請求項4】 前記第1のバーストコード発生手段は、Dフリップフロップであることを特徴とする請求項1記載のメモリ装置用バーストコード発生器。 」 2.原査定の拒絶の理由 原査定の拒絶の理由のBの概要は次のとおりである。 「この出願は、明細書及び図面の記載が下記の点で、特許法第36条第4項及び第6項第2号に規定する要件を満たしていない。 記 図3に記載された回路で、どのようにすれば図4に記載のような信号を発生できるのか全く不明である。 (省略) 」 3.当審の判断 これに対して、審判請求人は、審判請求の後の平成12年4月20日付で手続補正書を提出すると共に、記載の不備は解消した旨の主張をしている。 そこで、前項2.の原査定の拒絶の理由が解消されたか否かを、以下、検討する。 図3に記載された、本願発明に基づくバーストアドレスカウンターの詳細回路図に関する説明は、発明の詳細な説明の段落【0019】〜【0028】に記載されている。 しかしながら、まず、段落【0019】〜【0024】においては、 段落【0021】に「第1の2進カウンター部(31)はTフリップフロップ回路であり」という記載、段落【0022】に「第2の2進カウンター部(32)はTフリップフロップ回路であり」という記載、及び、段落【0023】に「第1バーストコード発生部(33)はDフリップフロップ回路であり」という機能を表す記載はあるものの、全体としては、図3の回路の接続関係をそのまま述べるにとどまるものである。 また、段落【0025】〜【0028】においては、回路の動作の説明がなされているが、 段落【0025】の「つぎに、このように構成された本実施形態のバーストコード発生器の動作を説明する。図3によれば、バーストカウンターリセット信号によりNANDゲートND2とNANDゲートND3がリセットされる。その次に、バーストタイプ選択信号が選定されて入力し、インタリーブアドレス動作と順次アドレス動作のうちのいずれか一つが選択される。この際、順次アドレスモードが選択されたとすれば、第1バーストカウンターアドレスは、スターティングアドレス信号を11番フリップフロップと15番クロック同期回路により反転して出力する。」という記載、及び 段落【0026】の「第2バーストカウンターアドレスはスターティングアドレス信号の値がハイの場合には、図3のクロックインバータCIV5とCIV6及びNANDゲートND3でなるフリップフロップにより、一クロックだけ移動させ出力させて第1バーストカウンターアドレスを作る。」という記載、及び 段落【0027】の「第2バーストカウンターアドレスはスターティングアドレス信号の値がローの場合には、クロックインバータCIV5とVIV6、CIV7そしてCIV8によりTフリップフロップを構成してインバータCIV4に出力させ第2バーストカウンターアドレスを作る。」という記載、及び 段落【0028】の「この動作でバーストタイプ選択信号によりインタリーブアドレスが選定されると、第1及び第2バーストカウンターアドレス出力を得ることになる。」という記載がなされているだけである。 このような、段落【0025】〜段落【0028】の記載だけでは、入力信号である、クロック、バーストカウンターリセット、バーストタイプ選択及びスターティングアドレス0の各信号を受けて、各回路部が全体としてどのように動作するのか全く不明である。 したがって、請求人の主張を参酌しても、図3に示されるバーストアドレスカウンターの詳細な回路図が、入力信号を受けてどのような動作をするのか依然として明確でなく、図3に記載された回路構成において、具体的にどのようにすれば図4に記載のような信号発生を実現することができるのか全く理解することができない。このため、本願明細書の発明の詳細な説明によっては、「順次順次バーストタイプアドレス発生器およびインタリーブバーストタイプアドレス発生器を一つのコード発生器に置き換えることにより、回路設計を簡単にし設計面積を減らすことをその目的とする」(【0011】)ところの、本願発明を、当業者といえども、どのようにすればその実施をすることができるか、ということを理解することが困難であることは明らかであり、本願明細書の発明の詳細な説明が、その実施をすることができる程度に明確かつ十分に記載されていると判断することは、到底できない。 なお、発明の詳細な説明で参照されるところの、図3の本願発明に係るバーストコード発生器の詳細な回路図では、スターティングアドレス0の信号が第1バーストコード発生部33に供給される構成とはなっていないが、図2の本発明に係るバーストコード発生器の概略を示す構成図では、スターティングアドレス0の信号が第1バーストコード発生部33に供給されている。同様に、図3では、バーストカウンターリセット信号が、第1の2進カウンター部31と第2の2進カウンター部32に供給される構成になっているが、図2では、そのような構成になっておらず、バーストカウンターリセット信号は、第1バーストコード発生部33と第2バーストコード発生部34に供給される構成になっている。さらに、クロック信号は、図3では、第1の2進カウンター部31と第1バーストコード発生部33と第2バーストコード発生部34とに供給される構成になっているが、図2では、第1の2進カウンター部31に供給されることが示され、かつ、【0014】で第2の2進カウンター部32にも供給される旨説明されている。このように、本願発明に基づくバーストアドレスカウンターの図面である図3の記載と図2の記載との間にも多くの齟齬があり、この点も、図3の本願発明に係るバーストコード発生器がどのように動作するのかを理解することを妨げている。 4.まとめ 以上のとおりであるので、本願明細書の発明の詳細な説明には、その発明の属する技術の分野における通常の知識を有する者がその実施をすることができる程度に明確かつ十分に記載されているとは認められないから、本願は、特許法第36条第4項に規定する要件を満たしていない。 よって、結論の通り審決する。 |
審理終結日 | 2005-08-15 |
結審通知日 | 2005-08-16 |
審決日 | 2005-08-30 |
出願番号 | 特願平9-171908 |
審決分類 |
P
1
8・
536-
Z
(G11C)
|
最終処分 | 不成立 |
前審関与審査官 | 須原 宏光 |
特許庁審判長 |
佐藤 伸夫 |
特許庁審判官 |
山本 穂積 赤穂 隆雄 |
発明の名称 | メモリ装置用バーストコード発生器 |
代理人 | 山田 行一 |
代理人 | 沖本 一暁 |
代理人 | 長谷川 芳樹 |