• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H03K
管理番号 1138673
審判番号 不服2004-5547  
総通号数 80 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2003-04-18 
種別 拒絶査定不服の審決 
審判請求日 2004-03-18 
確定日 2006-06-22 
事件の表示 特願2002-162673「不揮発性セレクタ」拒絶査定不服審判事件〔平成15年 4月18日出願公開、特開2003-115754〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続の経緯・本願発明
本件出願は、特許法第41条に基づく優先権主張を伴う平成14年6月4日(優先日:平成13年6月6日、出願番号2001-170582号)の出願であって、平成16年2月16日付けで拒絶査定され、同年3月18日に審判請求がなされたものであるところ、本件出願の請求項10に係る発明(以下、「本願発明」という。)は、平成15年4月7日付けで補正された明細書および図面の記載からみて、その特許請求の範囲の請求項10に記載された次のとおりのものである。
「【請求項10】 少なくとも1つの単位セレクタを備えたセレクタであって、
上記単位セレクタは、
直列に接続された第1キャパシタおよび第2キャパシタとからなる直列キャパシタ列と、
上記第1キャパシタおよび第2キャパシタとの間に挟まれた中間ノードに接続され、上記中間ノードに現れる電位によりスイッチングする第1トランジスタと
上記中間ノードに接続され、上記中間ノードに現れる電位によりスイッチングする第2トランジスタと
を有しており、
上記第1トランジスタおよび上記第2トランジスタは、共通する1つの出力端子に接続されており、
上記第1トランジスタおよび上記第2トランジスタは、それぞれ独立した複数の入力端子に接続されており、
切り替え部Aの上記第1キャパシタは強誘電体キャパシタからなり、
切り替え部Aの第2キャパシタは常誘電体キャパシタまたは低容量体キャパシタからなり、
上記第1トランジスタおよび上記第2トランジスタの一方がpチャネル型であり、他方がnチャネル型であることにより、
上記中間ノードに現れる電位が上記第1トランジスタをオンにする場合には上記第2トランジスタがオフになり、上記中間ノードに現れる電位が上記第1トランジスタをオフにする場合には上記第2トランジスタがオンになり、複数の入力端子のうちオンになったトランジスタに接続されている入力端子と上記出力端子とが電気的に接続される、不揮発性セレクタ。」

2.引用例に記載された発明
(1)原査定の拒絶の理由に引用された刊行物である特開平6-104717号公報(以下、「引用例1」という。)には、図面と共に次の記載がある。
「【0008】
【詳細な説明】図1に示された本発明に従って形成された集積CMOSスイッチの構造は、共通のドレーン(F)と共通のゲート(FG)を共有する1対の相補トランジスタT1及びT2を含んで成っている。次いでこの共通ゲートFGは、それを取り囲む点線の枠で図中に強調されたFLASH-EPROM又はEEPROMタイプのメモリセルT3の浮動ゲートに実質的に接続されている。該集積構造で前記2個のトランジスタとメモリセルは物理的に単一の浮動ゲート構造を共有することが好ましい。n-チャンネルトランジスタT1のソースは例えばVddサプライレールである第1のノードDに機能的に接続され、他方p-チャンネルトランジスタT2のソースは例えばVssレール(例えばグラウンドポテンシャル)である異なったポテンシャルを有するノードEに接続されることができる。
【0009】メモリセルT3はFLASHタイプのセルとすることができ、ここではソースターミナル(C)がグラウンドポテンシャルに維持され(例えばUV-EPROMで起こることと類似して)ながら、かつプログラムされたセルの消去がトンネル酸化物を通して浮動ゲート(FG)からソース(C)へのファウラー-ノルトハイム機構として知られる機構による電子の移動により達成されながら、コントロールゲートターミナル(A)及びドレーンターミナル(B)に比較的高い電圧(約10V)を印加することによりチャンネル領域から浮動ゲートへの熱い電子の注入を通してプログラミングが生じる。逆にメモリセルT3がEEPROMセルの場合には書込み(プログラミング)及び消去動作の両者が専用トンネル酸化物エリアを通して浮動ゲートへそして浮動ゲートからの電荷のトンネル効果により起こる。
【0010】浮動ゲートFGにより達成されることのある電圧レベルは比較的高い正の値(集積回路のサプライ電圧Vccよりも高い)及び負の値(グラウンドポテンシャル未満)に達することがあることを注目すべきである。第1段階つまり浮動ゲートが論理「1」(VFG=「1」)に対応する電圧レベルのときには、n-チャンネルトランジスタT1のみが導電(ON)状態にあり従って出力ノードFはDノードのポテンシャルをとる。第2の段階例えばVFG=「0」のときは、p-チャンネルトランジスタT2が導電(ON)状態にありn-チャンネルトランジスタはスイッチオフ(OF)状態にあり従ってEノードのポテンシャルが出力ノードFで利用できるようになる。
【0011】この集積構造が次の特性を有することが明らかである。
1) 同時に導電状態になり得ない相補(p-チャンネル及びn-チャンネル)トランジスタの使用に基づき静電状態下で電力消費が零になる。
2) 最大サプライ電圧より正で(例えば>Vcc)グラウンドポテンシャルより負である(例えば<Vss)(浮動)ゲート電圧を有するトランジスタT1及びT2を駆動する能力がある。これは出力ノードFに、D及びEノードのそれぞれに存在する完全な電圧値を移動させ、従って出力ノードFを通して最終的に駆動される論理回路も通る静的な零消費を達成する。更にこれはトランジスタT1及びT2のON抵抗を低下させ従ってこのスイッチ構造を迅速な回路用に特に適したものとすることを許容する。
【0012】3) FLASH又はEEPROMメモリセルの浮動ゲートのポテンシャルを相補トランジスタ対T1及びT2により形成されるスイッチの「論理コントロールシグナル」として直接利用することは、メモリ素子T3とコントロールされた回路間に「インターフェイス」回路を位置させる必要性を除去し、メモリ素子T3の状態の「センサー」として及び論理レベル再生段例えばセンス増幅器として作用することを可能にする。
4) 該集積構造は、プログラム可能で不揮発性のサプライ電圧及びグラウンド間又は2個の異なった論理レベル間で選択できるスイッチとしての挙動を示す。
【0013】図1に示したものと類似する集積CMOSスイッチを利用した本発明による経路セレクターが図2に示され、ここでは図1の上述の集積スイッチ構造が一点鎖線で描かれた囲み枠により強調されている。図示の経路セレクターの動作は容易に理解できる。浮動ゲートFGが負のチャージを有すると出力ノードOUTの状態が入力ノードIN2の状態と等しくなる(VFG=「0」、OUT=IN2)。浮動ゲートFGが正にチャージされていると、出力の状態は入力の状態と同一になる(VFG=「1」、OUT=IN1)。」(3欄40行〜5欄19行)

引用例1の【図1】および上記記載【0008】〜【0012】を参考に、引用例1の【図2】および上記記載【0013】に着目すれば、引用例1には、「FLASH-EPROM又はEEPROMタイプのメモリセルと、共通ゲートFGが、上記メモリセルの浮動ゲートに実質的に接続され、上記浮動ゲートに現れる電位によりスイッチングする1対の相補トランジスタT1およびT2とを有しており、上記トランジスタT1およびT2は、共通する1つの出力ノードOUTに接続されており、上記トランジスタT1およびT2は、それぞれ独立した複数の入力ノードIN1およびIN2に接続されており、上記浮動ゲートに現れる電位が上記トランジスタT1をオンにする場合には上記トランジスタT2がオフになり、上記浮動ゲートに現れる電位が上記トランジスタT1をオフにする場合には上記トランジスタT2がオンになり、複数の入力ノードIN1およびIN2のうちオンになったトランジスタに接続されている入力ノードと上記出力ノードOUTとが電気的に接続される、不揮発性の経路セレクタ。」の発明(以下、「引用発明1」という。)が記載されている。

(2)同じく、原査定の拒絶の理由に引用された刊行物である特開平11-17123号公報(以下、「引用例2」という。)には、図面と共に次の記載がある。
「【発明の実施の形態】図1に、この発明の一実施形態による不揮発性記憶素子であるメモリセル20を備えた不揮発性メモリの一部を示す。メモリセル20は、強誘電体のヒステリシス特性を利用して情報を記憶する不揮発性の記憶素子であって、第1のコンデンサ部であるコンデンサCf1と、コンデンサCf1と直列に接続された第2のコンデンサ部であるコンデンサCf2とを備えている。
【0035】後述するように、コンデンサCf1は、強誘電体膜36(図3A参照)を備えた強誘電体コンデンサである。コンデンサCf2も、コンデンサCf1と同一の工程で形成される。したがって、コンデンサCf1とコンデンサCf2とは同一の強誘電体材料(すなわち、同一の誘電率を有する材料)で構成され、同一の厚さを持った強誘電体コンデンサである。コンデンサCf1とコンデンサCf2とのカップリング比(容量比)を、それぞれのコンデンサの上部電極38、138の面積比により調整している(図2参照)。この実施形態においては、コンデンサの上部電極38、138の面積比が、約2対1になるよう設定している。」(7欄22〜40行)
「【0063】つぎに、図8に、この発明の他の実施形態であるPLD(Programmable LogicDevice)の一部を示す。このPLDは、前述の不揮発性メモリ(図1参照)同様、不揮発性記憶素子であるメモリセル20を備えている。ただし、図8のPLDは、センスアンプ48を備えていない点で、図1の不揮発性メモリと異なる。図8のPLDにおいては、処理用トランジスタPTは、スイッチングトランジスタとして機能する。
【0064】すなわち、メモリセル20に書込んだ情報に対応させて、処理用トランジスタPTをONまたはOFFとし、これにより、処理用トランジスタPTのドレイン側の端子50とソース側の端子52とを電気的に接続したり、切断したりする。処理用トランジスタPTのドレイン側の端子50、ソース側の端子52には、論理素子(図示せず)などが接続されている。したがって、多数のメモリセル20および処理用トランジスタPTを設け、それぞれのメモリセル20に、適当に情報を記憶させることで、複数の論理素子等を組合せ、所望の機能を奏する論理回路装置を得ることができる。また、メモリセル20に記憶させる情報を書換えることにより、該機能を随時変更することができる。
【0065】図9Aは、メモリセル20に情報を書込む場合の動作テーブルである。図9Bは、スイッチング動作を行なう場合の動作テーブルである。メモリセル20に情報を書込む場合の動作は、前述の不揮発性メモリの場合(図4A参照)と同様である。
【0066】つぎに、図8および図9Bに基づいて、PLDのスイッチング動作を説明する。スイッチング動作をさせるためには、図9Bに示すように、Xデコーダ44(図8参照)によりデータラインDL0、DL1をともに「L」にする。また、Yデコーダ46(図8参照)によりワードラインWLを「H」にする。これは、前述の不揮発性メモリにおける読み出し動作の場合(図4B参照)とほぼ同様である。
【0067】したがって、メモリセル20に情報「1」が書込まれている場合には、処理用トランジスタPTのゲートにかかる電圧はV2(正)となるため(図6参照)、処理用トランジスタPTは、ONとなる。一方、メモリセル20に情報「0」が書込まれている場合には、処理用トランジスタPTのゲートにかかる電圧はV4(負)となるため、処理用トランジスタPTは、OFFとなる。このようにして、スイッチング動作を行なわせる。
【0068】なお、図9Bに示すように、前述の不揮発正メモリにおける読み出し動作の場合(図4B参照)同様、PLDのスイッチング動作動作においては、データラインDL1は「OPEN」であってもよい。」(11欄46行〜12欄42行)
「【0074】また、上述の実施形態においては、直列に接続する2つのコンデンサとして、ともに強誘電体コンデンサを用いたが、誘電率が実質的に等しければ、一方を強誘電体コンデンサとし、他方を常誘電体コンデンサとすることもできる。」(13欄39〜43行)

上記記載によれば、コンデンサCf1とコンデンサCf2とからなるメモリセルは、各コンデンサの容量比が2対1となるように構成された強誘電体コンデンサであって、その一方を常誘電体コンデンサとすることができるのであるから、容量の小さい方のコンデンサCf2を常誘電体コンデンサとした場合は、「直列に接続された第1キャパシタおよび第2キャパシタとからなる直列キャパシタ列と、上記第1キャパシタおよび第2キャパシタとの間に挟まれた中間ノードに接続され、上記中間ノードに現れる電位によりスイッチングするトランジスタとを有しており、上記第1キャパシタは強誘電体キャパシタからなり、上記第2キャパシタは常誘電体キャパシタまたは低容量体キャパシタからなるPLDの一部」の発明(以下、「引用発明2」という。)を認定することができる。

3.対比・判断
本願発明と引用発明1とを対比する。
引用発明1の「1対の相補トランジスタT1およびT2」は、本願発明の「第1のトランジスタ」および「第2のトランジスタ」の対に相当し、引用発明1の「出力ノードOUT」、「入力ノードIN1およびIN2」は、本願発明の「出力端子」、「入力端子」にそれぞれ相当する。また、引用発明1において、「1対の相補トランジスタT1およびT2」の共通ゲートFGが、「FLASH-EPROM又はEEPROMタイプのメモリセルの浮動ゲート」に実質的に接続されるから、その接続点は、本願発明の「第1キャパシタおよび第2キャパシタとの間に挟まれた中間ノード」に対応する「ノード」であるといえる。したがって、本願発明と引用発明1とは、「ノードに接続され、上記ノードに現れる電位によりスイッチングする第1トランジスタと、上記ノードに接続され、上記ノードに現れる電位によりスイッチングする第2トランジスタとを有しており、上記第1トランジスタおよび上記第2トランジスタは、共通する1つの出力端子に接続されており、上記第1トランジスタおよび上記第2トランジスタは、それぞれ独立した複数の入力端子に接続されており、上記第1トランジスタおよび上記第2トランジスタの一方がpチャネル型であり、他方がnチャネル型であることにより、上記ノードに現れる電位が上記第1トランジスタをオンにする場合には上記第2トランジスタがオフになり、上記ノードに現れる電位が上記第1トランジスタをオフにする場合には上記第2トランジスタがオンになり、複数の入力端子のうちオンになったトランジスタに接続されている入力端子と上記出力端子とが電気的に接続される、不揮発性セレクタ。」である点で一致し、次の点で相違する。
(ア)本願発明は、「少なくとも1つの単位セレクタを備えたセレクタ」であって、上記単位セレクタが上記一致点の構成を有するのに対し、引用発明1は、上記一致点の構成を有する1つの経路セレクタである点。
(イ)本願発明は、「直列に接続された第1キャパシタおよび第2キャパシタとからなる直列キャパシタ列」を有しており、上記第1キャパシタおよび第2キャパシタとの間に挟まれた中間ノードに、第1のトランジスタおよび第2トランジスタが接続されており、「切り替え部Aの上記第1キャパシタは強誘電体キャパシタからなり、切り替え部Aの第2キャパシタは常誘電体キャパシタまたは低容量体キャパシタからな」るのに対し、引用発明1は、「FLASH-EPROM又はEEPROMタイプのメモリセル」を有しており、第1のトランジスタと第2のトランジスタの共通ゲートが上記メモリセルの浮動ゲートに実質的に接続されている点。

上記相違点(ア)について検討するに、引用発明1の経路セレクタを単位セレクタとして、例えば、特開平9-312558号公報に記載されるような多数の単位セレクタを備えた周知のセレクタを構成することは、当業者が容易になし得ることであるから、相違点(ア)に係る本願発明の構成を得ることは当業者が容易に想到し得ることである。
上記相違点(イ)について検討する。引用発明1の「FLASH-EPROM又はEEPROMタイプのメモリセル」に換えて、引用発明2の「直列に接続された第1キャパシタ(強誘電体キャパシタ)および第2キャパシタ(常誘電体キャパシタまたは低容量体キャパシタ)とからなる直列キャパシタ列」を用い、上記第1キャパシタおよび第2キャパシタとの間に挟まれた中間ノードに、第1のトランジスタおよび第2のトランジスタを接続することにより、相違点(イ)に係る本願発明の構成を得ることは、当業者が容易に想到し得ることである。
この点について、請求人は、引用例2は不揮発性ランダム・アクセス・メモリに関する文献にすぎず、引用例2には、強誘電体コンデンサCf1と、強誘電体コンデンサCf2と、その接続部20cがゲートに接続されたトランジスタPTとから切り替え部を複数個構成し、さらに切り替え部における強誘電体コンデンサCf1・Cf2の関係がかならず逆になるような関係としてセレクタとして機能させる、ということは開示されていない旨を主張する。しかし、引用発明2は、不揮発性記憶素子であるメモリセルに関するものであり、セレクタ等の各種素子の機能の設定にメモリセルを用いることは常套手段であるから、引用発明2のメモリセルを引用発明1のメモリセルに換えて用いることに何ら阻害事由はないし、上記「2.(2)」で摘示したように、引用例2にメモリセルをPDL等の論理素子の機能の設定に用いることが記載されているのであるから、引用発明2を引用発明1のセレクタの設定に用いることの動機付けがあるというべきである。なお、請求人の主張する「切り替え部における強誘電体コンデンサCf1・Cf2の関係がかならず逆になるような関係としてセレクタとして機能させる」ことは、請求項10に係る発明である本願発明の構成とは何ら関係のない事項である。したがって、請求人の主張は採用できないものである。
本願発明の効果も引用発明1、2から当業者が予測し得る範囲のものである。

4.むすび
以上のとおり、本願発明は、引用発明1、2に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

よって、結論のとおり審決する。
 
審理終結日 2006-04-19 
結審通知日 2006-04-25 
審決日 2006-05-09 
出願番号 特願2002-162673(P2002-162673)
審決分類 P 1 8・ 121- Z (H03K)
最終処分 不成立  
前審関与審査官 柳下 勝幸  
特許庁審判長 廣岡 浩平
特許庁審判官 宮下 誠
畑中 博幸
発明の名称 不揮発性セレクタ  
代理人 前田 弘  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ