ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 査定不服 5項独立特許用件 特許、登録しない。 G11C 審判 査定不服 2項進歩性 特許、登録しない。 G11C |
---|---|
管理番号 | 1142200 |
審判番号 | 不服2003-21823 |
総通号数 | 82 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許審決公報 |
発行日 | 2000-07-28 |
種別 | 拒絶査定不服の審決 |
審判請求日 | 2003-11-10 |
確定日 | 2006-08-17 |
事件の表示 | 平成11年特許願第 5189号「電気的書換可能な不揮発性メモリのテスト方法および電気的書換可能な不揮発性メモリのテストプログラムを記録した情報記録媒体」拒絶査定不服審判事件〔平成12年 7月28日出願公開、特開2000-207897〕について、次のとおり審決する。 |
結論 | 本件審判の請求は、成り立たない。 |
理由 |
1.手続きの経緯 本願は、平成11年1月12日の出願であって、平成15年10月8日付で拒絶査定がされ、これに対し、同年11月10日に拒絶査定に対する審判請求がされるとともに、同年12月10日付で手続補正がなされたものである。 2.平成15年12月10日付の手続補正についての補正却下の決定 [補正却下の決定の結論] 平成15年12月10日付の手続補正を却下する。 [理由] (1)補正後の本願発明 本件補正により、特許請求の範囲の請求項1は、 「【請求項1】 EEPROMに対し書き込みまたは消去のためのパルスを供給してデータの書き込みまたは消去を行い結果を前記EEPROMから読み出してデータの書き込みまたは消去が正しく行われたか否かを判定するメモリテストを実行し、前記メモリテストの結果にもとづいて書き込みまたは消去を適切に行う条件を特定する電気的書換可能な不揮発性メモリのテスト方法であって、 書き込みパルスまたは消去パルスの特性を第1の特性に設定して前記EEPROMの一部の記憶領域で前記メモリテストを行い、前記メモリテストの結果が異常の場合には、テスト結果が正常となるまで前記メモリテストを繰り返し、 前記メモリテストを繰り返した回数にもとづき前記書き込みパルスまたは前記消去パルスの前記特性を初期特定として第2の特性に設定して、前記EEPROMの残りの記憶領域の全アドレスに対して前記メモリテストを行い、前記メモリテストの結果が異常の場合には、前記メモリテストの結果が正常となるまで当該異常となったアドレスに対して前記メモリテストを繰り返し、 前記EEPROMの前記一部の記憶領域において結果が正常となるまで繰り返した前記メモリテストの回数に、前記残りの記憶領域の前記アドレスにおいて結果が正常となるまで繰り返した前記メモリテストの回数を加算した値を、書き込みまたは消去を適切に行う前記条件として記録することを特徴とする電気的書換可能な不揮発性メモリのテスト方法。」 と補正された。 上記補正は、請求項1に記載した発明を特定するために必要な事項である「前記メモリテストの結果が正常となるまで当該アドレスの前記メモリテストを繰り返し」のうち、「当該アドレス」について、「当該異常となったアドレスに対して」との限定を付加するものであって、特許法17条の2第4項2号の特許請求の範囲の減縮を目的とするものに該当する。 そこで、本件補正後の前記請求項1に記載された発明(以下、「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか(平成15年改正前特許法17条の2第5項において準用する同法126条4項の規定に適合するか)について以下に検討する。 (2)引用例 原査定の拒絶の理由で引用された特開平5-81880号公報(以下、「引用刊行物」という。)には、図面と共に次の事項が記載されている。 (1)「【0015】図1は、本発明の一実施例のNANDセル型EEPROMシステム構成を示す。1がEEPROMチップであり、2はこれらのEEPROMチップ1のデータ書き替えを、後に詳述するアルゴリズムに従って制御するための制御回路LSIチップである。」(3頁右欄15行〜19行) (2)「【0034】以上のような構成と基本動作モードを持つNANDセル型EEPROMを持つ図1のシステムにおいては、基本的に図10に示すアルゴリズムによってデータ書込みと書込み状態の確認(ベリファイ)動作が行われる。ここでは、一本の制御ゲート線に沿う512個のメモリセル(すなわちカラムアドレス0〜511)を1ページとして、単位書込み時間を40μsecに設定して、ページモードでデータ書込みとベリファイ動作を繰り返す場合の1ページ分のデータ書込み基本アルゴリズムを示している。 【0035】まず、データ書込み回数を示すNがN=1に設定され、ページ内の読出しアドレスが0に設定され(S1)、書込みモード設定(S2)、1ページ分のデータ設定(S3)を経て、40μsecの書込みパルスで1ページ分のデータ書込みが行われる(S4)。 【0036】書込みが終了すると、書込みベリファイモードに設定され(S5)、1ページ内のデータが順次読出されて書込み状態が十分であるか否かが確認される(S7)。書込みが不十分であれば、N>100であるか否かが判定され(S8)、NOであればNがステップアップされ(S9 )、ページ内アドレスが0に再設定されて(S10)、再び書込み(S2,S3,S4)とベリファイ動作(S5,S6)が繰り返される。この様に1回の書込み時間を短くして小刻みに書込みとベリファイ動作が繰り返される。 【0037】ベリファイ動作でデータ書込み状態が十分である事が確認されると、ページ内アドレスが511に達しているか否かが判断され(S11)、NOであれば、読出しアドレスがステップアップされ(S2)、次のアドレスについて同様にベリファイ読出し動作が繰り返される。 【0038】以上の動作を繰り返して、1ページ分,512個のメモリセルのデータ書込みがすべて十分であることが確認されると(S11)、ベリファイ読出しモードが解除されて(S13)、1ページ分のデータ書込みが終了する。 【0039】データ書込みを100回繰り返してもデータ書込みが終了しない場合には(S8)、メモリセルに何等かの異常があるものとみなして、ベリファイ読出しモードが解除されて(S14)、書込み終了となる。 【0040】図11は、図10のアルゴリズムを基本として、1ブロック(8NANDセルの場合、ページ番号0から8まで)についてデータ書込みとベリファイを行う場合のアルゴリズムを示している。このアルゴリズムは、ある任意のページのデータ書込みについての最初の書込み時間を、前ページでのトータルの書込み時間に設定すること、すなわちステップS25において、データ書込み時間を単位書込み時間40μsecに対して40μsec×Nに設定することを特徴としている。Nは、前ページのトータルの書込み繰り返し回数として記憶されている値(ただし、第1ページはN=1)である。 【0041】これは、EEPROMチップ内のメモリセルのしきい値にプロセス変動があったとしても、チップ間でのばらつきに対してチップ内の1ブロック内での変動は少ないことを考慮した結果である。即ち、あるページについてn回のデータ書込みを要したとすれば、次のページについても同じように書込みを行えば同程度の書込み回数が必要であることが当然予測されることから、無用の書込みとベリファイ動作の繰返しを省略しようとする趣旨である。 【0042】まず、最初のページについて、N=1、ページ番号=0が設定され(S1)、図10と同様にページ内読出しアドレス=0の設定(S22)、書込みモードの設定(S23)、1ページ分のデータ設定(S24)を経て、データ書込みが行われる(S25)。この時、データ書込み時間は、単位書込み時間を40μsecとして、40×N、したがって最初は、図10のアルゴリズムと同様に、書き込み時間は40μsecである。 【0043】データ書込みが終了すると、ベリファイモードに設定され(S26)、順次データが読出され、書込み状態が十分であるか否かが確認される(S28)。書込みが不十分であれば、N>100であるか否かが判定され(S29)、NOであればNがステップアップされ(S30)、ページ内アドレスが0に再設定されて(S31)、再び1ページ分のデータが設定され(S32)、40μsecのデータ書込みが行われ(S33)、ベリファイ動作が繰り返される(S26,S27,S28)。以上の繰り返し回数Nは、カウンタ等に記憶されている。 【0044】書込み状態が十分になったことが確認されると(S8)、ページ内読出しアドレスが511に達しているか否かが判定され、NOであれぱ、読出しアドレスがステップアップされて(S35)、順次読出しベリファイが行われる。 【0045】1ページ分のデータ書込みが終了すると、ページ番号が7に達しているか否かが判定され(S36)、残りのページがある場合にはページ番号がステップアップされて(S37)、再度ステップS22に戻る。そして、前ページと同様にデータ書込みとベリファイが行われる。この時ステップ(S25)では、前ページでのトータルの書込み時間、すなわち前ページにおいてN回の繰り返し書込みが行われた場合にはこれが記憶されていて、40μsec×Nが最初のデータ書込み時間として設定される。それ以後、前ページと同様にデータ書込みとベリファイ動作が繰り返される。すべてのページのデータ書込みの終了が判定されると(S36)、ベリファイ読出しモードが解除されて(S38)、1ブロックのデータ書込みが終了する。 【0046】データ書込み,ベリファイ動作がN=100回繰り返しても終了しない場合には(S29)、図10と同様になんらかの異常があったものとみなして、ベリファイ読出しモードが解除されて(S39)、書込み動作終了となる。 【0047】以上のようにしてこの実施例のEEPROMシステムでは、前ページのデータ書込み回数を考慮して、次のページの最初のデータ書込み時間を設定することによって、無駄な書込みとベリファイの繰返しを省いて、効率的にデータ書込みを行うことができ、最終的にデータ書き込みされたメモリセルのしきい値分布を所望の範囲に設定することができる。」(5頁右欄8行〜6頁右欄30行) 以上の記載から、引用刊行物には、次の発明(以下「引用刊行物記載発明」という。)が記載されているものと認める。 「EEPROMチップと、制御回路LSIチップからなるNANDセル型EEPROMシステムにおいて、 まず、最初のページについて、データ書込み回数を示すNがN=1に設定され、ページ内の読出しアドレスが0に設定され(S1)、書込みモード設定(S2)、1ページ分のデータ設定(S3)を経て、40μsecの書込みパルスで1ページ分のデータ書込みが行われ、 書込みが終了すると、書込みベリファイモードに設定され(S5)、1ページ内のデータが順次読出されて書込み状態が十分であるか否かが確認され、 書込みが不十分であれば、Nがステップアップされ(S9)、ページ内アドレスが0に再設定されて(S10)、再び書込み(S2,S3,S4)とベリファイ動作(S5,S6)が繰り返され、 ベリファイ動作でデータ書込み状態が十分である事が確認されると、ページ内アドレスが511に達しているか否かが判断され(S11)、NOであれば、読出しアドレスがステップアップされ(S2)、次のアドレスについて同様にベリファイ読出し動作が繰り返され、 以上の動作を繰り返して、最初のページについて、1ページ分,512個のメモリセルのデータ書込みがすべて十分であることが確認されると(S11)、ベリファイ読出しモードが解除されて(S13)、1ページ分のデータ書込みが終了し、 ページ番号がステップアップされて(S37)、前ページと同様にデータ書込みとベリファイが行われ、 この時ステップ(S25)では、前ページでのトータルの書込み時間、すなわち前ページにおいてN回の繰り返し書込みが行われた場合にはこれが記憶されていて、40μsec×Nが最初のデータ書込み時間として設定され、 それ以後、前ページと同様にデータ書込みとベリファイ動作が繰り返され、 以上の繰り返し回数Nは、カウンタ等に記憶され、 すべてのページのデータ書込みの終了が判定されると(S36)、ベリファイ読出しモードが解除されて(S38)、1ブロック(8NANDセルの場合、ページ番号0から8まで)のデータ書込みが終了し、 前ページのデータ書込み回数を考慮して、次のページの最初のデータ書込み時間を設定することによって、無駄な書込みとベリファイの繰返しを省いて、効率的にデータ書込みを行うことができ、最終的にデータ書き込みされたメモリセルのしきい値分布を所望の範囲に設定することができる データ書込みとベリファイを行う場合のアルゴリズム」 (3)対比 そこで、本願補正発明と引用刊行物記載発明とを対比すると、引用刊行物記載発明の「EEPROMチップ」は、本願補正発明の「EEPROM」に相当する。 引用刊行物記載発明では、「書込みモード設定」、「データ書込み」、「書込みベリファイモードに設定」が順次行われて、「1ページ内のデータが順次読出されて書込み状態が十分であるか否かが確認」されることから、本願補正発明の「書き込みのためのパルスを供給してデータの書き込みを行い結果を前記EEPROMから読み出してデータの書き込みが正しく行われたか否かを判定するメモリテストを実行」しているものと認められる。また、当該メモリテストを実行した後には、当該メモリテストを行ったEEPROMにおいて書き込みを適切に行う条件を特定することになり、さらに、EEPROMは、「電気的書換可能な不揮発性メモリ」のことを指すものであることは技術常識であるから、本願補正発明の「メモリテストの結果にもとづいて書き込みを適切に行う条件を特定する電気的書換可能な不揮発性メモリのテスト方法」を引用刊行物記載発明のアルゴリズムによって行っているものと認められる。 引用刊行物記載発明の「40μsecの書込みパルスで1ページ分のデータ書込みが行われ」ることは、本願補正発明の「書き込みパルスの特性を第1の特性に設定」することに相当する。 引用刊行物記載発明で、「1ページ分,512個のメモリセルのデータ書込みがすべて十分であることが確認されると(S11)、ベリファイ読出しモードが解除されて(S13)、1ページ分のデータ書込みが終了し、ページ番号がステップアップされて(S37)、前ページと同様にデータ書込みとベリファイが行われ」ることから、引用刊行物記載発明の「最初のページの1ページ分,512個のメモリセル」は、本願補正発明の「一部の記憶領域」に相当する。また、引用刊行物記載発明の、「まず、最初のページについて、データ書込み回数を示すNがN=1に設定され、ページ内の読出しアドレスが0に設定され(S1)、書込みモード設定(S2)、1ページ分のデータ設定(S3)を経て、40μsecの書込みパルスで1ページ分のデータ書込みが行われ、 書込みが終了すると、書込みベリファイモードに設定され(S5)、1ページ内のデータが順次読出されて書込み状態が十分であるか否かが確認され、 書込みが不十分であれば、Nがステップアップされ(S9)、ページ内アドレスが0に再設定されて(S10)、再び書込み(S2,S3,S4)とベリファイ動作(S5,S6)が繰り返され、 ベリファイ動作でデータ書込み状態が十分である事が確認されると、ページ内アドレスが511に達しているか否かが判断され(S11)、NOであれば、読出しアドレスがステップアップされ(S2)、次のアドレスについて同様にベリファイ読出し動作が繰り返され、 以上の動作を繰り返して、最初のページについて、1ページ分,512個のメモリセルのデータ書込みがすべて十分であることが確認されると(S11)、ベリファイ読出しモードが解除されて(S13)、1ページ分のデータ書込みが終了」することは、本願補正発明の「前記EEPROMの一部の記憶領域で前記メモリテストを行い、前記メモリテストの結果が異常の場合には、テスト結果が正常となるまで前記メモリテストを繰り返」すことに相当する。 引用刊行物記載発明では、「1ページ分のデータ書込みが終了し、 ページ番号がステップアップされて(S37)、前ページと同様にデータ書込みとベリファイが行われ、 この時ステップ(S25)では、前ページでのトータルの書込み時間、すなわち前ページにおいてN回の繰り返し書込みが行われた場合にはこれが記憶されていて、40μsec×Nが最初のデータ書込み時間として設定され」ることから、引用刊行物記載発明の「40μsec×Nが最初のデータ書込み時間として設定」は、本願補正発明の「前記メモリテストを繰り返した回数にもとづき前記書き込みパルスまたは前記消去パルスの前記特性を初期特定として第2の特性に設定」に相当する。 引用刊行物記載発明では、「それ以後、前ページと同様にデータ書込みとベリファイ動作が繰り返され、すべてのページのデータ書込みの終了が判定されると(S36)、ベリファイ読出しモードが解除されて(S38)、1ブロック(8NANDセルの場合、ページ番号0から8まで)のデータ書込みが終了」することから、引用刊行物記載発明のページ番号1から8までの「それ以後、すべてのページ」が本願補正発明の「残りの記憶領域の全アドレス」に相当する。そして、引用刊行物記載発明では、ページ番号1から8までのページで、最初のページで行われたメモリテストと同様なメモリテストが行われることから、引用刊行物記載発明でも、本願補正発明の「前記EEPROMの残りの記憶領域の全アドレスに対して前記メモリテストを行い、前記メモリテストの結果が異常の場合には、前記メモリテストの結果が正常となるまで当該異常となったアドレスに対して前記メモリテストを繰り返」すものと認められる。 引用刊行物記載発明では、「前ページでのトータルの書込み時間、すなわち前ページにおいてN回の繰り返し書込みが行われた場合にはこれが記憶されていて、40μsec×Nが最初のデータ書込み時間として設定され、 それ以後、前ページと同様にデータ書込みとベリファイ動作が繰り返され、 以上の繰り返し回数Nは、カウンタ等に記憶され」ていて、その間、繰り返し回数Nは、書込み及びベリファイを行って書込みが不十分であれば、ステップアップされることから、結局、本願補正発明の「前記EEPROMの前記一部の記憶領域において結果が正常となるまで繰り返した前記メモリテストの回数に、前記残りの記憶領域の前記アドレスにおいて結果が正常となるまで繰り返した前記メモリテストの回数を加算した値を、書き込みを適切に行う前記条件として記録」していることになる。 以上を総合して、両者は、 「EEPROMに対し書き込みのためのパルスを供給してデータの書き込みを行い結果を前記EEPROMから読み出してデータの書き込みが正しく行われたか否かを判定するメモリテストを実行し、前記メモリテストの結果にもとづいて書き込みを適切に行う条件を特定する電気的書換可能な不揮発性メモリのテスト方法であって、 書き込みパルスの特性を第1の特性に設定して前記EEPROMの一部の記憶領域で前記メモリテストを行い、前記メモリテストの結果が異常の場合には、テスト結果が正常となるまで前記メモリテストを繰り返し、 前記メモリテストを繰り返した回数にもとづき前記書き込みパルスの前記特性を初期特定として第2の特性に設定して、前記EEPROMの残りの記憶領域の全アドレスに対して前記メモリテストを行い、前記メモリテストの結果が異常の場合には、前記メモリテストの結果が正常となるまで当該異常となったアドレスに対して前記メモリテストを繰り返し、 前記EEPROMの前記一部の記憶領域において結果が正常となるまで繰り返した前記メモリテストの回数に、前記残りの記憶領域の前記アドレスにおいて結果が正常となるまで繰り返した前記メモリテストの回数を加算した値を、書き込みを適切に行う前記条件として記録する電気的書換可能な不揮発性メモリのテスト方法。」の点で一致し、以下の点で相違している。 本願補正発明は、データの書き込みまたは消去を行って当該書き込みまたは消去が正しく行われたか否かを判定するメモリテストであるのに対し、引用刊行物記載発明は、データの書き込みについての記載はあるが、データの消去についてはこれを行い、またテストを行うか否かが不明な点。 (4)判断 データの書き込みまたは消去を適切に行う条件を特定するテストを行うことは周知であり(特開平7-249294号公報4頁左欄48行〜右欄2行「最適値を有するデータ書き込み用および消去用の電圧をチップ内でほぼ自動的かつ安定に発生でき、製造後におけるデータ書き込み用および消去用の電圧の設定・検査などに要する時間の短縮を図ることができ」の記載、特開平9-35499号公報3頁左欄7行〜16行)「電気的に書き込み、消去が可能な不揮発性半導体記憶装置の従来の書き込み/消去は、図9に示すブロック図に従って行われる。通常動作の場合、コマンドレジスタ1から出力された書き込み/消去開始信号WESは、書き込み/消去制御回路3に入力され、この信号に基づいて書き込み/消去が行われる。書き込み/消去が終了すると、書き込み/消去終了信号WEEが出力され、この信号は、ベリファイ回路4に入力される。そして、ベリファイ回路4で書き込み/消去データの検出を行う。」の記載を参照。)、引用刊行物記載発明において、データの書き込みまたは消去を行って当該書き込みまたは消去が正しく行われたか否かを判定するメモリテストとすることは当業者が適宜なし得ることである。 また、本願補正発明の効果も、引用刊行物の記載に基づけば、当業者が普通に想起する範囲内のものである。 (5)むすび 以上のとおり、本件補正は、平成15年改正前特許法17条の2第5項において準用する同法126条4項の規定に適合せず、特許法159条1項において読み替えて準用する同法53条1項の規定により却下されるべきものである。 3.本願発明について 平成15年12月10日付の手続補正は上記のとおり却下されたので、本願の請求項1に係る発明(以下、「本願発明」という。)は、平成15年5月6日付手続補正によって補正された明細書の特許請求の範囲の請求項1に記載された事項により特定される、以下のとおりのものである。 「【請求項1】 EEPROMに対し書き込みまたは消去のためのパルスを供給してデータの書き込みまたは消去を行い結果を前記EEPROMから読み出してデータの書き込みまたは消去が正しく行われたか否かを判定するメモリテストを実行し、前記メモリテストの結果にもとづいて書き込みまたは消去を適切に行う条件を特定する電気的書換可能な不揮発性メモリのテスト方法であって、 書き込みパルスまたは消去パルスの特性を第1の特性に設定して前記EEPROMの一部の記憶領域で前記メモリテストを行い、前記メモリテストの結果が異常の場合には、テスト結果が正常となるまで前記メモリテストを繰り返し、 前記メモリテストを繰り返した回数にもとづき前記書き込みパルスまたは前記消去パルスの前記特性を初期特定として第2の特性に設定して、前記EEPROMの残りの記憶領域の全アドレスに対して前記メモリテストを行い、前記メモリテストの結果が異常の場合には、前記メモリテストの結果が正常となるまで当該アドレスの前記メモリテストを繰り返し、 前記EEPROMの前記一部の記憶領域において結果が正常となるまで繰り返した前記メモリテストの回数に、前記残りの記憶領域の前記アドレスにおいて結果が正常となるまで繰り返した前記メモリテストの回数を加算した値を、書き込みまたは消去を適切に行う前記条件として記録することを特徴とする電気的書換可能な不揮発性メモリのテスト方法。」 (1)引用例 原査定の拒絶の理由に引用された引用例、及びその記載事項は、前記「2.(2)」に記載したとおりである。 (2)対比・判断 本願発明は、前記2.で検討した本願補正発明から「当該アドレス」の限定事項である「当該異常となったアドレスに対して」との構成を省いたものである。 そうすると、本願発明の構成要件をすべて含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記2.(4)に記載したとおり、引用刊行物に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用刊行物に基づいて、当業者が容易に発明をすることができたものである。 (3)むすび 以上のとおり、本願発明は、引用刊行物に基づいて、当業者が容易に発明をすることができたものであるから、特許法29条2項の規定により特許を受けることができない。 よって、結論のとおり審決する。 |
審理終結日 | 2006-06-19 |
結審通知日 | 2006-06-20 |
審決日 | 2006-07-04 |
出願番号 | 特願平11-5189 |
審決分類 |
P
1
8・
121-
Z
(G11C)
P 1 8・ 575- Z (G11C) |
最終処分 | 不成立 |
前審関与審査官 | 長島 孝志 |
特許庁審判長 |
大日方 和幸 |
特許庁審判官 |
山崎 慎一 小林 正明 |
発明の名称 | 電気的書換可能な不揮発性メモリのテスト方法および電気的書換可能な不揮発性メモリのテストプログラムを記録した情報記録媒体 |
代理人 | 徳丸 達雄 |