• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 特17条の2、3項新規事項追加の補正 特許、登録しない。 H01L
審判 査定不服 特17 条の２ 、４ 項補正目的 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1145429
審判番号 不服2004-19035  
総通号数 84 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 1999-07-09 
種別 拒絶査定不服の審決 
審判請求日 2004-09-15 
確定日 2006-10-11 
事件の表示 平成 9年特許願第354626号「半導体装置および半導体装置の製造方法」拒絶査定不服審判事件〔平成11年 7月 9日出願公開、特開平11-186504〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続の経緯
本願は、平成9年12月24日の出願であって、平成16年4月23日付けの手続補正が同年8月5日付けで補正却下されるとともに、同日付けで拒絶査定がなされ、これに対して同年9月15日に拒絶査定に対する審判請求がなされるとともに、同年10月13日付けで手続補正がなされ、その後、平成17年8月9日付けで審尋がなされ、同年10月17日付けで回答書が提出されたものである。

2.平成16年10月13日付けの手続補正(以下、「本件補正」という。)について
[補正却下の決定の結論]
平成16年10月13日付けの手続補正を却下する。
[理由]
(1)本件補正の内容
本件補正は、
「【請求項1】
半導体基板上にキャパシタンス半導体装置および電界効果トランジスタを有する半導体装置の製造方法において、
前記半導体基板上に導電性を有する嫌酸素性材料で構成される低抵抗部を形成し、
前記低抵抗部上に酸素透過抑制材料で構成される保護部を形成し、
前記低抵抗部および前記保護部を有するキャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成し、
前記下部電極および前記ゲート電極にサイドウォールを形成し、
前記キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成し、
前記絶縁層上に前記キャパシタンス半導体装置の上部電極を形成すること、
を特徴とする半導体装置の製造方法。」(以下、「補正前請求項1」という。)を、
「【請求項1】
半導体基板上にキャパシタンス半導体装置および電界効果トランジスタを有する半導体装置の製造方法において、
前記半導体基板上に導電性を有する嫌酸素性材料で構成される層を形成し、
前記嫌酸素性材料で構成される層上に酸素透過抑制材料で構成される保護部を形成し、
前記嫌酸素性材料で構成される層および前記保護部を有するキャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成し、
前記下部電極および前記ゲート電極にサイドウォールを形成し、
前記キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成すると同時に、前記嫌酸素性材料で構成される層を低抵抗部とし、
前記絶縁層上に前記キャパシタンス半導体装置の上部電極を形成すること、
を特徴とする半導体装置の製造方法。」(以下、「補正後請求項1」という。)と補正するものである。
(2)補正内容の整理
本件補正は、補正前請求項1の「前記半導体基板上に導電性を有する嫌酸素性材料で構成される低抵抗部を形成し、
前記低抵抗部上に酸素透過抑制材料で構成される保護部を形成し、
前記低抵抗部および前記保護部を有するキャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成し」を、
補正後請求項1の「前記半導体基板上に導電性を有する嫌酸素性材料で構成される層を形成し、
前記嫌酸素性材料で構成される層上に酸素透過抑制材料で構成される保護部を形成し、
前記嫌酸素性材料で構成される層および前記保護部を有するキャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成し」と補正すること(補正事項1)と、
補正前請求項1の「前記キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成し」を、
補正後請求項1の「前記キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成すると同時に、前記嫌酸素性材料で構成される層を低抵抗部とし」と補正すること(補正事項2)に区分できる。
(3)本件補正についての検討
(3-1)補正の目的の適否及び新規事項の追加について
[補正事項1について]
補正事項1は、補正前請求項1の「導電性を有する嫌酸素性材料で構成される低抵抗部」を補正後請求項1の「導電性を有する嫌酸素性材料で構成される層」と補正すること(以下、「補正事項1-1」という。)と、補正前請求項1の「前記低抵抗部」を補正後請求項1の「前記嫌酸素性材料で構成される層」と補正すること(以下、「補正事項1-2」という。)に区分する。

補正事項1-1について
[嫌酸素性材料で構成される層について]
まず、「嫌酸素性材料で構成される層」について検討する。
「嫌酸素性材料」及び「嫌酸素性材料で構成される低抵抗部」について、本願の願書に最初に添付した明細書又は図面(以下、「当初明細書等」という。)には、
(3a)「前記半導体基板上に導電性を有する嫌酸素性材料で構成される低抵抗部を形成し」(請求項4、0016段落、0024段落)、
(3b)「請求項1にかかる半導体装置では、下部電極は、酸素透過抑制材料によって形成される保護部および酸素透過抑制材料より低い抵抗値を有する嫌酸素性材料によって形成される低抵抗部とを有している。」(0019段落)、
(3c)「これにより、絶縁層を熱酸化によって形成する際に、保護部は低抵抗部のシリサイドが酸化されることを防止するので、低抵抗部を酸素透過抑制材料より低い抵抗値に維持することができる。つまり、多結晶シリコンおよびシリサイドを用いることによって、下部電極の層抵抗が低い半導体装置をさらに容易に製造することができる。」(0027段落)
(3d)「ここで、各請求項の構成要素と本実施例の構成要素との対応関係を示す。・・・タングステンシリサイドは嫌酸素性材料に、タングステンシリサイド層7bは低抵抗部に・・・にそれぞれ対応する。これにより、ONO膜11を熱酸化によって形成しても、多結晶シリコンによって形成されるシリコン保護層7cがタングステンシリサイドによって形成されるタングステンシリサイド層7bの酸化を防止するので、多結晶シリコンより低い抵抗値を有するタングステンシリサイド層7bを形成することができる。」(0033段落及び0034段落)、
(3e)「ONO膜11の上下のO膜(シリコン酸化膜)は熱酸化によって形成される。この時の熱処理を利用して、タングステンシリコン化合物層33中のタングステンとシリコンとを反応させて、タングステンシリサイド層7bを形成する。」(0040段落)、及び
(3f)「前述の実施形態にかかるキャパシタンス半導体装置1では、嫌酸素性材料として、高融点金属とシリコンとの化合物であるシリサイドを示したが、嫌酸素性材料であって電極が有する抵抗を低減できるものであればこれに限定されない。さらに、前述の実施例にかかるキャパシタンス半導体装置1では、酸素透過抑制材料として多結晶シリコンを例示したが、嫌酸素性材料(実施例においてはタングステン及びチタン)を酸素から保護できるものであればこれに限定されない。」(0055段落及び0056段落)と記載されている。
本願の願書に最初に添付された明細書又は図面(以下、「当初明細書等」という。)には、「嫌酸素性材料」としては、「タングステンシリサイド」(0033段落)と「タングステン及びチタン」(0056段落)のみが記載されており、「タングステンシリコン化合物層33」は、「嫌酸素性材料」として記載されておらず、また、「半導体基板3上にフィールド酸化膜5を5500オングストローム形成する(図2Α参照)。形成したフィールド酸化膜5上に多結晶シリコン層31を1500オングストローム形成する(図2B参照)。」(0036段落)及び「多結晶シリコン層31上にタングステンシリコン化合物層33を1500オングストローム形成する(図2C参照)。タングステンシリコン化合物層33上に多結晶シリコン層35を600オングストローム形成する(図2D参照)。」(0038段落)と記載されるように、半導体基板上にフィールド絶縁膜5及び多結晶シリコン層31を介して形成される層は、「タングステンシリコン化合物層」であって、「タングステンシリサイド」でも、「タングステン」、「チタン」でもないので、当初明細書等には、「前記半導体基板上に導電性を有する」「タングステンシリサイド」又は「タングステン」、「チタン」のみで構成される層、言い換えると、「嫌酸素性材料」のみで「構成される層」、即ち、「前記半導体基板上に導電性を有する嫌酸素性材料で構成される層を形成」する工程は記載されていない。
したがって、補正事項1-1についての補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものではない。

補正事項1-2について
「補正事項1-1について」において検討したと同様の理由により、補正事項1-2についての補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものではない。

[補正事項2について]
補正事項2は、補正前請求項1の「形成し」を補正後請求項1の「形成すると同時に、前記嫌酸素性材料で構成される層を低抵抗部とし」と補正するものある。
「前記嫌酸素性材料で構成される層」については、前記「補正事項1-1について」において検討したように、「前記半導体基板上に導電性を有する嫌酸素性材料で構成される層を形成」する工程そのものが、当初明細書等に記載されたものではないので、「前記嫌酸素性材料で構成される層を低抵抗部と」する工程も、前記「補正事項1-1について」において検討したと同様な理由で当初明細書等に記載されたものではない。
したがって、補正事項2についての補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものではない。

[嫌酸素性材料で構成される低抵抗部について]
次に、「嫌酸素性材料で構成される低抵抗部」について検討する。
補正事項1-1においては、補正前請求項1の「導電性を有する嫌酸素性材料で構成される低抵抗部」を補正後請求項1の「導電性を有する嫌酸素性材料で構成される層」と補正し、補正事項2においては、実質的に「前記嫌酸素性材料で構成される層を低抵抗部とし」との構成を追加する補正をしている。
補正前請求項1においては、「前記半導体基板上に導電性を有する嫌酸素性材料で構成される低抵抗部を形成し」及び「前記キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成し」との構成を備えるのに対して、
補正後請求項1においては、「前記半導体基板上に導電性を有する嫌酸素性材料で構成される層を形成し」及び「前記キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成すると同時に、前記嫌酸素性材料で構成される層を低抵抗部とし」との構成を備えている。
両者を対比すると、補正前請求項1においては、「前記半導体基板上に導電性を有する嫌酸素性材料で構成される低抵抗部を形成し」との工程において、「低抵抗部」を形成しているのに対して、補正後請求項1においては、「前記キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成すると同時に、前記嫌酸素性材料で構成される層を低抵抗部とし」との工程、即ち、「前記半導体基板上に導電性を有する」「層を形成し」との工程ではなく、「前記キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成する」工程と「同時に」「低抵抗部」を形成している。
さらに言い換えると、補正後請求項1においては、補正前請求項1において、「前記半導体基板上に導電性を有する」部分(層)を形成する工程において「低抵抗部」が形成されるとの構成を実質的に削除するとともに、「低抵抗部」は、補正前請求項1とは別の工程、言い換えると、「前記キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成する」工程と「同時に」「低抵抗部」を形成する構成を追加したものである。
補正前の請求項の構成を削除する補正は、特許請求の範囲の減縮、明りょうでない記載の釈明又は誤記の訂正のいずれを目的とするものでもない。
さらに、当初明細書等の記載事項について検討すると、前記「補正事項1-1について」の[嫌酸素性材料で構成される層について]において検討したとおり、当初明細書等には、(3a)ないし(3f)に記載のとおり、「前記半導体基板上に導電性を有する嫌酸素性材料で構成される低抵抗部を形成」することが統一的に記載され、「前記半導体基板上に導電性を有する」部分(層)を形成する工程において「低抵抗部」が形成されることは明らかであり、さらに、前記工程において、形成される部分(層)が、実質的に「タングステンシリコン化合物」であるとしても、「多結晶シリコン」より低抵抗の「タングステン」と「多結晶シリコン」との化合物である「タングステンシリコン化合物」が「多結晶シリコン」より低抵抗であることは当業者に明らかであるから、「前記半導体基板上に導電性を有する嫌酸素性材料で構成される低抵抗部を形成」する工程は、0036段落から0044段落に記載される「キャパシタンス半導体装置の製造方法」の記載とも整合している。
したがって、補正後請求項1においては、補正前請求項1における、「前記半導体基板上に導電性を有する」部分(層)を形成する工程において「低抵抗部」が形成されるとの構成を実質的に削除しているので、補正事項1-1についての補正は、特許請求の範囲の減縮、明りょうでない記載の釈明又は誤記の訂正のいずれを目的とするものでもない。

よって、その余については検討するまでもなく、補正事項1及び補正事項2についての補正を含む本件補正は、特許請求の範囲の減縮、明りょうでない記載の釈明又は誤記の訂正のいずれを目的とするものでもなく、且つ、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものでもないので、特許法第17条の2第3項及び第4項に規定された要件を満たさず、同法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下すべきものである。

[「キャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成し、前記下部電極および前記ゲート電極にサイドウォールを形成」する構成について]
ここで、「キャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成し、前記下部電極および前記ゲート電極にサイドウォールを形成し」との構成(工程)は、本件補正により何ら補正はなされていない。
しかしながら、平成16年2月16日付けの最後の拒絶理由通知において、平成15年10月3日付けで補正された請求項1の「前記低抵抗部および前記保護部を有するキャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成し、 前記下部電極および前記ゲート電極にサイドウォールを形成し」を含む請求項1についての補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものではないと指摘している。
当初明細書等には、「[キャパシタンス半導体装置の構成]キャパシタンス半導体装置1の要部断面図を図1に示す。キャパシタンス半導体装置1は、半導体基板3、フィールド酸化膜5、下部電極7、サイドウォール9、ONO膜11、上部電極13、層間膜15、コンタクト電極17およびパッシベーション膜19を有している。」(0030段落)、「次に、リソグラフィおよびエッチングにより、下部電極7を形成する(図3Α参照)。続いて、サイドウォール9を形成する(図3B参照)。」(0039段落)及び「[その他の効果] 一般的に、半導体基板上にキャパシタンス半導体装置1を形成する際には、半導体基板上の他の領域にその他の素子(FET等)が同時に形成される。FETは、LSIの高速化にともない、ゲート電極やソース領域、ドレイン領域をシリサイド化する必要がある場合もある。」(0052段落)と記載されている。
そして、キャパシタンス半導体装置と電界効果トランジスタとを備えた半導体集積回路においては、通常、キャパシタンス半導体装置の下部電極と電界効果トランジスタのゲート電極とは同時に形成されており、また、キャパシタンス半導体装置にサイドウォールを形成する場合には、通常電界効果トランジスタのゲート電極にもサイドウォールが形成されるとしても、キャパシタンス半導体装置の下部電極と当初明細書等に記載されていない電界効果トランジスタのゲート電極とを同時に形成し、さらに、前記下部電極および当初明細書等に記載されていない電界効果トランジスタのゲート電極にサイドウォールを形成することが、当初明細書等に記載されていたに等しい事項であるとは認められない。
したがって、平成15年10月3日付けで補正された請求項1の「前記低抵抗部および前記保護部を有するキャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成し、前記下部電極および前記ゲート電極にサイドウォールを形成し」との補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものではないから、平成15年10月3日付け手続補正書により補正された請求項1についての補正は、特許法第17条の2第3項に規定された要件を満たしていない。また、本件補正も、同様な理由により、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものではないから、特許法第17条の2第3項に規定された要件を満たしていない。

なお、以下では、仮に、本件補正が、特許請求の範囲の減縮、明りょうでない記載の釈明又は誤記の訂正のいずれかを目的とするものであって、且つ、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものであり、さらに、平成15年10月3日付け手続補正書により補正された請求項1についての補正も願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものであるとして、独立特許要件について検討する。

(3-2)独立特許要件について
[補正後の請求項1に係る発明について]
補正後の請求項1に係る発明は、
「半導体基板上にキャパシタンス半導体装置および電界効果トランジスタを有する半導体装置の製造方法において、
前記半導体基板上に導電性を有する嫌酸素性材料で構成される層を形成し、
前記嫌酸素性材料で構成される層上に酸素透過抑制材料で構成される保護部を形成し、
前記嫌酸素性材料で構成される層および前記保護部を有するキャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成し、
前記下部電極および前記ゲート電極にサイドウォールを形成し、
前記キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成すると同時に、前記嫌酸素性材料で構成される層を低抵抗部とし、
前記絶縁層上に前記キャパシタンス半導体装置の上部電極を形成すること、
を特徴とする半導体装置の製造方法。」であるが、「(3-1)補正の目的の適否及び新規事項の追加について」の「[補正事項1について]」において検討したとおり、当初明細書等には、補正後請求項1の「前記半導体基板上に導電性を有する嫌酸素性材料で構成される層を形成」する工程は記載されていない。
しかしながら、当初明細書等を詳細に検討すると、当初明細書等に実質的に記載される工程は、「前記半導体基板上に導電性を有するタングステンシリコン化合物層を形成」する工程のみであるから、仮に、補正後請求項1の「前記半導体基板上に導電性を有する嫌酸素性材料で構成される層を形成」する工程が、「前記半導体基板上に導電性を有する」タングステンシリコン化合物層を「形成」する工程であって、また、補正後請求項1の「前記キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成すると同時に、前記嫌酸素性材料で構成される層を低抵抗部と」する工程が、「前記キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成すると同時に、」タングステンシリコン化合物層を「低抵抗部と」する工程である、言い換えると、
補正後の請求項1に係る発明を、
「半導体基板上にキャパシタンス半導体装置および電界効果トランジスタを有する半導体装置の製造方法において、
前記半導体基板上に導電性を有するタングステンシリコン化合物層を形成し、
前記タングステンシリコン化合物層上に酸素透過抑制材料で構成される保護部を形成し、
前記タングステンシリコン化合物層および前記保護部を有するキャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成し、
前記下部電極および前記ゲート電極にサイドウォールを形成し、
前記キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成すると同時に、タングステンシリコン化合物層を低抵抗部とし、
前記絶縁層上に前記キャパシタンス半導体装置の上部電極を形成すること、
を特徴とする半導体装置の製造方法。」(以下、「請求項1発明」という。)であるとして、独立特許要件について検討する。

(a)特開平6-295983号公報
本願の出願日前に日本国内において頒布された特開平6-295983号公報(以下、「刊行物1」という。)には、図1ないし図4とともに、以下の事項が記載されている。
「【請求項4】 キャパシタとMOSトランジスタを同一半導体基板上に含むBiCMOS型半導体装置の製造方法として、(a)半導体基板上に、フィールド絶縁膜を形成し、バイポーラトランジスタ形成領域にそのベース層を不純物注入により形成する工程と、(b)MOSトランジスタ形成領域にそのトランジスタのゲート絶縁膜となる第1の絶縁膜を形成する工程と、(c)前記フィールド絶縁膜とゲート絶縁膜上に、第1の導電性膜、さらにその上に高融点金属シリサイド膜を積層させ、該積層膜をパターニングして前記トランジスタのゲート電極とキャパシタの下部電極とを前記積層膜により形成する工程と、(d)前記ゲート電極とキャパシタ下部電極の各側壁に、第2の絶縁膜によりサイドウォールを同時に形成する工程と、(e)少なくとも、前記キャパシタ下部電極とMOSトランジスタのゲート電極との上に、シリコン膜を生成してそれを熱処理によりキャパシタ絶縁膜となる第3の絶縁膜とする工程と、(f)前記バイポーラトランジスタ形成領域に、該トランジスタのエミッタコンタクト部形成のための開口部を形成する工程と、(g)前記エミッタコンタクト部形成用開口部とキャパシタ形成領域上に、第2の導電性膜によりバイポーラトランジスタのエミッタ電極とキャパシタ上部電極とを形成する工程とを含むことを特徴とする半導体装置の製造方法。」(請求項4)
「【発明が解決しようとする課題】しかしながら、前述した製造方法は、MOS部・・・とキャパシタ部とを別々に作製しているため、工程が非常に長くなるという問題点がある。これを解決するためには、各々の工程の共有化を図ることが有効な手段と考えられている。」(0019段落)
「【0021】例えば、キャパシタ1層目の電極とゲート電極とを共有化する考えの場合、キャパシタ絶縁膜をシリサイド層の酸化で形成するが、そうするとその絶縁膜中にシリサイドの金属を取り込むことになり、耐圧特性が悪くなる。といってそのキャパシタ絶縁膜にCVD酸化膜を使用すると、膜厚の均一性が悪く、薄い部分に電解が集中するのでやはり耐圧特性が悪くなる。・・・」(0021段落)
「【実施例】図1ないし図2を用いてこの発明の第1の実施例を示し、以下に説明する。・・・
【0031】まず、図1(a)に示すように、従来同様、P形シリコン基板1を用いLOCOS法によりフィールド酸化膜2を設け、MOS領域にゲート酸化膜7を形成する。
【0032】次に、150nmの厚さのN形ポリシリコン膜9と260nmの厚さのシリサイド膜を10を生成(図1(b))した後、周知のフォトリソ技術を用いてMOSトランジスタ形成領域にトランジスタのゲートゲート電極91とフィールド酸化膜7上にキャパシタの第1の電極(下部電極、以下同様)41を形成する(図1(c))。
【0033】次いで、MOSトランジスタのソース・ドレイン形成のための・・・イオン・・・を・・・注入する(図1(d))。その後、スパッタシリコン膜例えば20nmの厚さのアモルファスシリコン膜15を生成し(図1(e))、それを熱処理雰囲気中で950℃、60分の熱処理することによって40nmの厚さの熱酸化膜16を得、同時にMOSトランジスタ部の不純物を活性化しソース・ドレイン11を形成する(図1(f))。熱酸化膜16はシリサイド金属を含まない膜であるから耐圧特性がよく、膜厚分布がCVD酸化膜に比べてきわめてよいので、キャパシタ絶縁膜として良い材料となる。
【0034】次に、N形ポリシリコン6を生成し(図2(g))、フォトリソ技術によりキャパシタの第2の電極(上部電極、以下同様)61を形成する(図2(h))。・・・
【0035】次に第2の実施例を図3ないし図4に示す。
【0036】まず図3(a)に示すようにP形シリコン基板1を用いLOCOS法によりフィールド酸化膜2を設け、MOS領域にゲート酸化膜7を形成する。
【0037】次に、150nmの厚さのN形ポリシリコン膜9と260nmの厚さのシリサイド膜10を生成(図3(b))した後、周知のフォトリソ技術を用いて第1の実施例同様、ゲート電極91とキャパシタの第1の電極41を形成する(図3(c))。
【0038】次いで、P+ イオンをゲート電極91とフィールド酸化膜2に対しセルフアライン的に注入する(図3(d))。
【0039】次に、絶縁膜でサイドウォール17を公知のフォトリソ・エッチング技術でゲート電極91とキャパシタ第1電極の側壁に形成しイオン注入マスク71を形成し、Aｓ+ イオン注入を行い熱処理を経てソース・ドレイン層11の形成を完了する(図3(e))。このキャパシタの第1の電極41の側壁にもサイドウォール17が形成されることは、後工程においてその上に形成される第2の電極の曲率が小さくなり電極端の電界集中を緩和するという副次的な効果がある。
【0040】次にスパッタシリコン膜例えばアモルファスシリコン膜20nmの厚さを生成し、それを950℃60分酸化することによって40nmの厚さの熱酸化膜16を得る(図3(f))。
【0041】この熱処理膜16の形成工程はソース・ドレイン層形成のためのイオン注入の前に行ない、イオン注入用マスク71の形成を省くこともできる。これは熱酸化膜16をイオン注入用マスクとして使えるからである。
【0042】次に、N形ポリシリコン6を生成し(図4(g))、フォトリソ技術によりキャパシタの第2の電極61を形成する(図4(h))。・・・
【0043】この第2の実施例の第1の実施例との違いは前記サイドウォールを形成する点である。」(0030段落〜0043段落)

よって、刊行物1には、以下の発明が記載されている。
「キャパシタとMOSトランジスタを同一半導体基板上に含む半導体装置の製造方法として、
(a)半導体基板上に、フィールド絶縁膜を形成する工程と、
(b)MOSトランジスタ形成領域にそのトランジスタのゲート絶縁膜となる第1の絶縁膜を形成する工程と、
(c)前記フィールド絶縁膜とゲート絶縁膜上に、第1の導電性膜、さらにその上に高融点金属シリサイド膜を積層させ、該積層膜をパターニングして前記トランジスタのゲート電極とキャパシタの下部電極とを前記積層膜により形成する工程と、
(d)前記ゲート電極とキャパシタ下部電極の各側壁に、第2の絶縁膜によりサイドウォールを同時に形成する工程と、
(e)前記キャパシタ下部電極の上に、シリコン膜を生成してそれを熱処理によりキャパシタ絶縁膜となる第3の絶縁膜とする工程と、
(g)キャパシタ形成領域上に、第2の導電性膜によりキャパシタ上部電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。」

(b)特開平7-22589号公報
本願の出願日前に日本国内において頒布された特開平7-22589号公報(以下、「刊行物1」という。)には、図1ないし図4とともに、以下の事項が記載されている。
「【発明が解決しようとする課題】しかしながら、微細化されたMOSアナログ回路を実現する場合、配線を低抵抗化するために、上述した金属シリサイド等を配線やゲート電極に用いると、上述のような製造方法ではゲート電極やキャパシタの下部電極表面に金属シリサイド等が露出することとなる。従って、キャパシタの下部電極上に形成される層間絶縁膜が金属シリサイドと接触することとなり、層間絶縁膜が汚染され、絶縁耐圧や精度が劣化するといった問題があった。・・・そのため、LSIにおける高精度キャパシタの誘電体としては汚染の少ないシリコン酸化膜が望まれる。
【0008】そこで、本発明の目的は、上述した問題点を解消し、配線を低抵抗化しつつ、容量-電圧特性の直線性が良好で、また絶縁耐圧が高く、信頼性の高いキャパシタを有する半導体装置およびその製造方法を提供することにある。
【0009】
【課題を解決するための手段】このような目的を達成するために、本発明の半導体装置は、半導体基板と、該半導体基板上に設けられた金属シリサイド層または高融点金属層と、前記金属シリサイド層または高融点金属層上に設けられた多結晶シリコン層とを具備したことを特徴とする。
【0010】さらに、本発明の半導体装置は、半導体基板と、該半導体基板上に設けられた金属シリサイド層または高融点金属層と、前記金属シリサイド層または前記高融点金属層上に設けられた多結晶シリコン層を下部電極とする容量素子とを具備したことを特徴とする。
【0011】さらにまた、本発明の半導体装置の製造方法は、半導体基板上に金属シリサイド層または高融点金属層を形成する工程と、前記金属シリサイド層または前記高融点金属層上に多結晶シリコン層を形成する工程と、前記多結晶シリコン層上に層間絶縁膜を形成する工程とを含むことを特徴とする。
【0012】
【作用】本発明によれば、下部電極が金属シリサイド層または高融点金属層から形成されているので、十分に下部電極および配線の抵抗を低下させることができると共に、キャパシタの層間絶縁膜を金属シリサイドに接触させないので、特性の良好な層間絶縁膜となる。
【0013】
【実施例】以下、本発明を図面に基づいて詳細に説明する。
【0014】図1は、本発明の半導体装置を示す模式的断面図である。
【0015】1は半導体基板、2はフィールド酸化膜、3,4,5は下部電極を形成する導電層であり、3は多結晶シリコン層、4は金属シリサイド層、5は多結晶シリコン層である。また、6は層間絶縁膜、7は上部電極を形成する多結晶シリコン層である。
【0016】半導体基板1は例えば、n型(100)シリコン単結晶基板を用いており、この半導体基板1上に例えば熱酸化によりフィールド酸化膜2が形成されており、このフィールド酸化膜2上に多結晶シリコン層3,金属シリサイド層4および多結晶シリコン層5からなる下部電極が形成されている。
【0017】層間絶縁膜6はこの下部電極上に形成されており、下部電極の最上層に多結晶シリコン層5が形成されるため、層間絶縁膜6が直接金属シリサイド層4に接触しない。従って、層間絶縁膜6が汚染されることがなく、絶縁耐圧や精度が劣化することがない。なお、金属シリサイド層4の代わりに高融点金属層を形成してもよい。
【0018】図2は本発明の半導体装置の製造方法を示す工程図である。
【0019】まず、図2(A)に示すように、n型(100)シリコン単結晶基板1上に、例えば、熱酸化によりフィールド酸化膜2を形成し、次いで、フィールド酸化膜2上に多結晶シリコン層3を1000Å、金属シリサイド層4を1500Å、多結晶シリコン層5を1000Åの厚みに形成する。多結晶シリコン層3および5は、例えば低圧CVD・・・法により・・・形成される。」(0007段落〜0019段落)
「【0023】金属シリサイド層は、次の方法により形成することができる。
【0024】1)シリコンあるいはポリシリコン上に直接金属をスパッタ法あるいは蒸着法により堆積する。
【0025】2)独立したターゲットより、金属とシリコンを同時スパッタする。この同時スパッタによる金属シリサイドの形成は、金属とシリコンとの組成が任意に変えられ、高純度ターゲットを用いることができ、C,O等の不純物の少ない膜が得られる。この方法は金属シリサイドの形成に特に有効である。」(0023段落〜0025段落)
「【0034】しかるに、多結晶シリコンの抵抗率と比較すれば、金属シリサイドの場合は1/10ないし1/20であり、高融点金属の場合は約1/100で極めて抵抗率が小さい。
【0035】次いで、図2(B)に示すように、下部電極上に層間絶縁膜6を、例えば、350Åの厚みに形成する。層間絶縁膜6は、例えば、1000Åのドライ酸化により形成してもよい・・・。このとき下部電極は多結晶シリコンのみが露出しており良好な酸化膜を形成することができる。次に、上部電極となる多結晶シリコン層7を2000Å形成し、燐等を拡散して導電性を持たせる。
【0036】次に、図2(C)および(D)に示すように、上部電極をエッチングし、下部電極をエッチングして、キャパシタを形成する。」(0034段落〜0036段落)
「【0041】図3は、本発明の他の実施例を示す模式的断面図である。
【0042】図1と同じ構成には同じ符号を付与し、ここでは説明は省略する。
【0043】図3において、10はゲート酸化膜、11および12は、それぞれ、MOSトランジスタのソース領域およびドレイン領域であり、13はゲート電極である。
【0044】ゲート電極13はキャパシタの下部電極と同時に形成される3層の導電層である。従って、ゲート電極や配線部分を低抵抗化できると共に、キャパシタの層間絶縁膜6が金属シリサイド層4に直接に接触することがないので、信頼性の高いキャパシタとすることができる。
【0045】図4は上記の半導体装置の製造方法を示す工程図である。
【0046】まず図4(A)に示すように、n型(100)シリコン単結晶からなる半導体基板1上に、例えば、熱酸化によりフィールド酸化膜2を形成し、MOSトランジスタを形成する領域にはゲート酸化膜10を150Åの厚みに形成する。次いで、フィールド酸化膜2およびゲート酸化膜10上に多結晶シリコン層3を1000Åの厚み、金属シリサイド層4を1500Åの厚み、多結晶シリコン層5を1000Åの厚みに形成する。・・・
【0047】次いで、図4(B)に示すように、下部電極上に層間絶縁膜6を350Åの厚みに形成し、上部電極となる多結晶シリコン層7を2000Åの厚みに形成し、リンを拡散して導電性を持たせる。
【0048】次に、図4(C)に示すように、上部電極となる部分を残して多結晶シリコン層7をエッチングして、図4(D)に示すように下部電極およびゲート電極となる部分を残して多結晶シリコン層3,金属シリサイド層4,多結晶シリコン層5をエッチングして、キャパシタおよびゲート電極を形成し、次いで、ヒ素を拡散して、ソース,ドレイン領域11,12を形成し、MOSトランジスタを形成し、図4(E)に示す半導体装置を得ることができる。
・・・
【0050】従って、容量-電圧特性の直線性が良好で、また絶縁耐圧が高く、信頼性の高い半導体装置を提供することができる。
【0051】また、本例によれば、層間絶縁膜が直接に金属シリサイド膜または高融点金属層と接触しないので、絶縁耐圧や精度が劣化することはない。さらにまた、本例においては下部電極として極めて低抵抗な金属シリサイドまたは高融点金属を用いているので、スケーリング比を小さく保つことができ、容量-電圧特性の直線性が良好となり、信頼性の高い半導体装置を実現することができる。」(0041段落〜0051段落)

(3-3)対比・判断
請求項1発明と刊行物1に記載された発明(以下、「刊行物発明」という。)とを対比する。
(2a)刊行物発明の「キャパシタ」、「MOSトランジスタ」、「キャパシタ下部電極」、「キャパシタ上部電極」及び「トランジスタのゲート電極」は、それぞれ、請求項1発明の「キャパシタンス半導体装置」、「電界効果トランジスタ」、「キャパシタンス半導体装置の下部電極」、「キャパシタンス半導体装置の上部電極」及び「電界効果トランジスタのゲート電極」に相当する。
(2b)刊行物発明の「キャパシタとMOSトランジスタを同一半導体基板上に含む半導体装置の製造方法」は、請求項1発明の「半導体基板上にキャパシタンス半導体装置および電界効果トランジスタを有する半導体装置の製造方法」に相当する。
(2c)刊行物発明の「高融点金属シリサイド膜」は、導電性を有することは明らかであるから、請求項1発明の「導電性を有する」「層」に相当する。
(2d)刊行物発明の「前記フィールド絶縁膜とゲート絶縁膜上に、第1の導電性膜、さらにその上に高融点金属シリサイド膜を積層させ、該積層膜をパターニングして前記トランジスタのゲート電極とキャパシタの下部電極とを前記積層膜により形成する工程」において、「前記トランジスタのゲート電極とキャパシタの下部電極と」同時に「形成」していることは明らかであるから、刊行物発明の「前記トランジスタのゲート電極とキャパシタの下部電極とを前記積層膜により形成する工程」は、請求項1発明の「キャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成」することに相当する。
(2e)サイドウォールが「側壁」に形成されるものであることは明らかであるから、刊行物発明の「前記ゲート電極とキャパシタ下部電極の各側壁に、第2の絶縁膜によりサイドウォールを同時に形成する工程」は、請求項1発明の「前記下部電極および前記ゲート電極にサイドウォールを形成」することに相当する。
(2f)刊行物発明の「熱処理」が、請求項1発明の「熱酸化」に相当し、請求項1発明の「保護部」が、「キャパシタンス半導体装置の下部電極」の一部であることが明らかであるから、刊行物発明の「前記キャパシタ下部電極の上」に「熱処理によりキャパシタ絶縁膜となる第3の絶縁膜」を形成することは、請求項1発明の「キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成する」ことに相当する。
(2g)請求項1発明において、「上部電極」が導電性であることは明らかであるから、刊行物発明の「キャパシタ形成領域上に、第2の導電性膜によりキャパシタ上部電極を形成する工程」は、請求項1発明の「前記絶縁層上に前記キャパシタンス半導体装置の上部電極を形成すること」に相当する。

よって、請求項1発明と刊行物発明とは、
「半導体基板上にキャパシタンス半導体装置および電界効果トランジスタを有する半導体装置の製造方法において、
前記半導体基板上に導電性を有する層を形成し、
前記層を有するキャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成し、
前記下部電極および前記ゲート電極にサイドウォールを形成し、
前記キャパシタンス半導体装置上に熱酸化により絶縁層を形成し、
前記絶縁層上に前記キャパシタンス半導体装置の上部電極を形成すること、
を特徴とする半導体装置の製造方法。」の点で一致し、以下の点で相違する。

相違点1
請求項1発明が、「前記半導体基板上に導電性を有するタングステンシリコン化合物層を形成し、前記タングステンシリコン化合物層上に酸素透過抑制材料で構成される保護部を形成し、前記タングステンシリコン化合物層および前記保護部を有するキャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成し」との構成を備えるのに対して、
刊行物発明は、「(a)半導体基板上に、フィールド絶縁膜を形成する工程と、
(b)MOSトランジスタ形成領域にそのトランジスタのゲート絶縁膜となる第1の絶縁膜を形成する工程と、
(c)前記フィールド絶縁膜とゲート絶縁膜上に、第1の導電性膜、さらにその上に高融点金属シリサイド膜を積層させ、該積層膜をパターニングして前記トランジスタのゲート電極とキャパシタの下部電極とを前記積層膜により形成する工程」との構成を備えている点。
相違点2
請求項1発明が、「前記キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成すると同時に、タングステンシリコン化合物層を低抵抗部とし」との構成を備えるのに対して、
刊行物発明は、「(e)前記キャパシタ下部電極の上に、シリコン膜を生成してそれを熱処理によりキャパシタ絶縁膜となる第3の絶縁膜とする工程」を備える点。

以下において、各相違点について検討する。
相違点1について
相違点1については、請求項1発明が「前記半導体基板上に導電性を有するタングステンシリコン化合物層を形成し、前記タングステンシリコン化合物層上に酸素透過抑制材料で構成される保護部を形成し、」との構成を備えるのに対して、刊行物発明が「前記フィールド絶縁膜とゲート絶縁膜上に、第1の導電性膜、さらにその上に高融点金属シリサイド膜を積層させ」との構成を備えた点(相違点1-1)と、請求項1発明が「前記タングステンシリコン化合物層および前記保護部を有するキャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成し」との構成を備えるのに対して、刊行物発明が「該積層膜をパターニングして前記トランジスタのゲート電極とキャパシタの下部電極とを前記積層膜により形成する工程」を備えた点(相違点1-2)と、刊行物発明が「(a)半導体基板上に、フィールド絶縁膜を形成する工程と、(b)MOSトランジスタ形成領域にそのトランジスタのゲート絶縁膜となる第1の絶縁膜を形成する工程」を備えるのに対して、請求項1発明は前記構成を備えているか否か明らかでない点(相違点1-3)に区分して検討する。

相違点1-1について
(2h)請求項1発明において、半導体基板上に「直接」導電層を形成して、キャパシタンス半導体装置の下部電極とすることはできず、半導体基板上に「絶縁層」を介して、キャパシタンス半導体装置の下部電極となる導電性を有する層を形成することは明らかである。また、キャパシタンス半導体装置の下部電極と同一構成で形成する電界効果トランジスタのゲート電極も、半導体基板上に形成したゲート絶縁膜を介して形成することも明らかである。
(2i)半導体基板上に、導電性を有する高融点金属とシリコンからなる膜を形成する際に、直接形成するか、導電性の膜を介して形成するかは当業者が適宜なし得ることであるから、刊行物1発明の如く、半導体基板上に導電性の膜(第1の導電性膜)を介して導電性を有する「高融点金属シリサイド膜」を形成するか、請求項1発明の如く、半導体基板上に「導電性を有する」「層」を形成するかは当業者が適宜なし得たものである。
(2j)刊行物1には、高融点金属シリサイド膜をどのように形成するか記載されてはいないものの、刊行物2には、半導体基板上のフィールド絶縁膜上に多結晶シリコン層3、金属シリサイド層4及び多結晶シリコン層5を順次形成した後、エッチングしてキャパシタの下部電極を形成することが記載されており(0016段落〜0019段落、0045段落〜0047段落)、また、前記金属シリサイド層4をスパッタ法で形成することも記載されている(0023段落〜0025段落)。
(2k)一方、本願の当初明細書等には、半導体基板上のフィールド絶縁膜5上に多結晶シリコン層31、タングステンシリコン化合物層33及び多結晶シリコン層35を順次形成し、前記タングステンシリコン化合物層は、スパッタ法により形成することが記載されている(0036段落〜0038段落)。
(2l)したがって、刊行物発明の「高融点金属シリサイド膜」を刊行物2に記載されるように、スパッタ法により形成することは当業者が特に困難性なくなし得たものであり、スパッタ法により、タングステンとシリコンからなる膜を形成する際に、タングステンとシリコンがタングステンシリサイドとなるために十分な温度以下であれば、本願明細書に記載されるように、タングステンとシリコンの化合物である、タングステンシリコン化合物層となることは明らかであるから、請求項1発明の如く、「導電性を有するタングステンシリコン化合物層」となることは、スパッタ法により成膜した結果であり、スパッタ法を用いる際に、当業者が適宜なし得るものである。
(2m)刊行物1において、解決しようとする課題は、キャパシタのシリサイド層を酸化してキャパシタ絶縁膜を形成すると、キャパシタ絶縁膜にシリサイドの金属が含まれ、耐圧特性が悪くなるというものであり(0021段落)、そのために、キャパシタ第1電極の上層のシリサイド膜上にさらにアモルファス膜15を形成し、アモルファス膜を950℃、60分熱処理して熱酸化膜16を形成することが記載されており(0032段落、0033段落、0037段落〜0040段落)、一方、刊行物2において、解決しようとする課題は、キャパシタの下部電極表面に金属シリサイド層が露出していると、その表面に形成するキャパシタの誘電体膜となる層間絶縁膜が汚染され、絶縁耐圧や精度が劣化するというものであり(0007段落)、そのためにフィールド絶縁膜上に多結晶シリコン層3,金属シリサイド層4および多結晶シリコン層5からなる下部電極を形成し(0016段落及び0046段落)、その後、金属シリサイド層上に形成した多結晶シリコン層の一部をドライ酸化することにより、キャパシタの誘電体膜となる層間絶縁膜を形成することが記載されている(0035段落)。
(2n)ここで、請求項1発明の「酸素透過抑制材料」は、当初明細書等に記載されるように「多結晶シリコン」である(0033段落)から、「酸素透過抑制材料で構成される保護部」とは、多結晶シリコン層である。
したがって、刊行物発明において、請求項1発明の「タングステンシリコン化合物層」に相当する「高融点金属シリサイド膜」上に、刊行物2に記載される如き「多結晶シリコン層」を形成することにより、請求項1発明の如く、「前記タングステンシリコン化合物層上に酸素透過抑制材料で構成される保護部を形成」することは、当業者が何ら困難性なくなし得たものである。

相違点1-2について
(2o)刊行物発明において、「高融点金属シリサイド膜」上に、刊行物2に記載される如き「多結晶シリコン層」を形成することにより、請求項1発明の如く、「前記タングステンシリコン化合物層上に酸素透過抑制材料で構成される保護部を形成」することは、当業者が何ら困難性なくなしえたものであることは、「相違点1-1について」において検討したとおりであり、また、前記(2d)において検討したとおり、刊行物発明の「該積層膜をパターニングして前記トランジスタのゲート電極とキャパシタの下部電極とを前記積層膜により形成する工程」は、請求項1発明の「キャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成」することに相当する。
したがって、相違点1-2については、刊行物1及び2に記載された発明に基づいて、当業者が容易になし得たものである。

相違点1-3について
(2p)前記(2h)でも検討したとおり、半導体基板上に「直接」導電層を形成して、キャパシタンス半導体装置の下部電極とすることはできず、また、半導体基板上に「直接」電界効果トランジスタのゲート電極を形成することもできないことは明らかであって、キャパシタ半導体装置の下部電極を形成するための下地絶縁層として「フィールド絶縁膜」を用いること及び、電界効果トランジスタのゲート電極を形成するための下地層として「ゲート絶縁膜」を形成することは、慣用手段にすぎない。
したがって、刊行物発明の備える「(a)半導体基板上に、フィールド絶縁膜を形成する工程と、(b)MOSトランジスタ形成領域にそのトランジスタのゲート絶縁膜となる第1の絶縁膜を形成する工程」との構成を、請求項1発明は、明示的には備えていないものの、実質的には備えているものであるから、この点は、実質的な相違点ではない。

相違点2について
相違点2については、請求項1発明が「前記キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成する」との構成を備えるのに対して、刊行物発明が「(e)前記キャパシタ下部電極の上に、シリコン膜を生成してそれを熱処理によりキャパシタ絶縁膜となる第3の絶縁膜とする工程」を備えている点(相違点2-1)と、請求項1発明が「熱酸化により絶縁層を形成すると同時に、タングステンシリコン化合物層を低抵抗部と」するとの構成を備えるのに対して、刊行物発明が前記構成を備えるか否か明らかでない点(相違点2-2)に区分して検討する。

相違点2-1について
(2q)請求項1発明において、「前記キャパシタンス半導体装置の前記保護部」の「前記保護部」は、「酸素透過抑制材料で構成される保護部」であって、「酸素透過抑制材料」とは、多結晶シリコン(層)であるから、「酸素透過抑制材料で構成される保護部」とは、多結晶シリコン層である。
前記(2m)において検討したとおり、刊行物発明において、キャパシタ下部電極の上にシリコン膜を生成することに代えて、刊行物2に記載されるように、キャパシタの下部電極として金属シリサイド層上に多結晶シリコン層を形成すること、言い換えると、刊行物発明の「シリコン膜」をキャパシタ下部電極の一部とすることは、刊行物1及び刊行物2に記載された発明に基づいて当業者が容易に想到しえたものである。
また、シリコン膜をキャパシタ下部電極の一部とすることにより、シリコン膜を「熱処理によりキャパシタ絶縁膜となる第3の絶縁膜」とすること、及び、熱処理として、刊行物1に記載されるように、950℃、60分酸化することにより熱酸化膜を形成することは、当業者が適宜なし得たものである。

相違点2-2について
(2r)請求項1発明は、「熱酸化により絶縁層を形成すると同時に、タングステンシリコン化合物層を低抵抗部と」するとの構成を備えており、本願の当初明細書等には、「ONO膜11の上下のO膜(シリコン酸化膜)は熱酸化によって形成される。この時の熱処理を利用して、タングステンシリコン化合物層33中のタングステンとシリコンとを反応させて、タングステンシリサイド層7bを形成する。」(0040段落)と記載され、「ONO膜11の上下のO膜(シリコン酸化膜)は熱酸化によって形成される。」とは、タングステンシリコン化合物層33上に形成された多結晶シリコン層35の一部を「熱酸化」により「シリコン酸化膜」とすることを意味し、「熱酸化」時の熱処理により「タングステンシリコン化合物層」を「タングステンシリサイド層」としているのは明らかである。
一方、前記(2j)から(2l)で検討したとおり、スパッタ法により形成した「タングステン」と「シリコン」からなる「膜」の形成温度が低ければ、「タングステンシリコン化合物膜」となり、また、刊行物2にもスパッタ法で金属シリサイド層を形成することが記載されているから、刊行物発明において、高融点金属シリサイド膜をスパッタ法で形成することは当業者が適宜なし得たものである。
ここで、刊行物1には、高融点金属シリサイド膜上にシリコン膜の酸化により酸化膜を形成する際に、950℃で60分の酸化によることが記載されており、一方、本願の明細書には、「熱酸化」の温度は記載はないものの、シリコン膜を熱酸化によりシリコン酸化膜となす程度の温度であることは明らかであって、本願の明細書に記載される熱処理温度が、950℃程度の温度であることは明らかであるとともに、950℃程度の熱処理であれば、タングステンとシリコンの化合物がタングステンシリサイドとなることは当業者に明らかである。
したがって、刊行物発明の「シリコン膜を生成してそれを熱処理によりキャパシタ絶縁膜となる第3の絶縁膜とする工程」においても、仮に、刊行物発明の「高融点金属シリサイド膜」が高融点金属とシリコンの化合物であったとしても、「キャパシタ絶縁膜」を形成するための熱処理により、高融点金属シリサイド膜となしうること、及び、スパッタ法により形成された高融点金属とシリコンからなる「膜」を950℃で60分程度の熱処理をすることによりその抵抗が低減することは当業者に明らかであるから、刊行物1及び2に記載された発明に基づいて、当業者が、請求項1発明の如く、「熱酸化により絶縁層を形成すると同時に、タングステンシリコン化合物層を低抵抗部と」することは、何ら困難性なくなし得たものである。

したがって、請求項1発明は、刊行物1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものであって、特許法第29条第2項の規定により特許を受けることができないので、本願の特許出願の際独立して特許を受けることができない。

なお、補正後の請求項1に係る発明を、「請求項1発明」として認定して独立特許要件について検討したが、仮に、補正後の請求項1に記載される「嫌酸素性材料で構成される層」が「タングステンシリサイド」を意味するとしても、上記で検討したと同様の理由で、補正後の請求項1に係る発明は、刊行物1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができないので、本願の特許出願の際独立して特許を受けることができない。

(3-4)むすび
以上のとおりであるから、適法でない補正を含む本件補正は特許法第17条の2第5項で準用する同法第126条第5項の規定に適合しないものであり、本件補正は、特許法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下されるべきものである。

3.本願発明
平成16年10月13日付けの手続補正は上記のとおり却下されたので、本件の請求項1ないし3に係る発明は、平成15年10月3日付けの手続補正書により補正された特許請求の範囲の請求項1ないし3に記載されたとおりのものであるところ、その請求項1に係る発明は、以下のとおりである。

「半導体基板上にキャパシタンス半導体装置および電界効果トランジスタを有する半導体装置の製造方法において、
前記半導体基板上に導電性を有する嫌酸素性材料で構成される低抵抗部を形成し、
前記低抵抗部上に酸素透過抑制材料で構成される保護部を形成し、
前記低抵抗部および前記保護部を有するキャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成し、
前記下部電極および前記ゲート電極にサイドウォールを形成し、
前記キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成し、
前記絶縁層上に前記キャパシタンス半導体装置の上部電極を形成すること、
を特徴とする半導体装置の製造方法。」(以下、「本願発明」という。)

4.刊行物記載の発明
刊行物1及び2に記載された事項は、「2.(3-2)独立特許要件について」の「(a)特開平6-295983号公報」及び「(b)特開平7-22589号公報」に記載したとおりであって、刊行物1に記載された発明は、以下のとおりである。
「キャパシタとMOSトランジスタを同一半導体基板上に含む半導体装置の製造方法として、
(a)半導体基板上に、フィールド絶縁膜を形成する工程と、
(b)MOSトランジスタ形成領域にそのトランジスタのゲート絶縁膜となる第1の絶縁膜を形成する工程と、
(c)前記フィールド絶縁膜とゲート絶縁膜上に、第1の導電性膜、さらにその上に高融点金属シリサイド膜を積層させ、該積層膜をパターニングして前記トランジスタのゲート電極とキャパシタの下部電極とを前記積層膜により形成する工程と、
(d)前記ゲート電極とキャパシタ下部電極の各側壁に、第2の絶縁膜によりサイドウォールを同時に形成する工程と、
(e)前記キャパシタ下部電極の上に、シリコン膜を生成してそれを熱処理によりキャパシタ絶縁膜となる第3の絶縁膜とする工程と、
(g)キャパシタ形成領域上に、第2の導電性膜によりキャパシタ上部電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。」

5.対比・判断
本願発明と刊行物1に記載された発明(以下、「刊行物発明」という。)とを対比する。
(5a)刊行物発明の「キャパシタ」、「MOSトランジスタ」、「キャパシタ下部電極」、「キャパシタ上部電極」及び「トランジスタのゲート電極」は、それぞれ、本願発明の「キャパシタンス半導体装置」、「電界効果トランジスタ」、「キャパシタンス半導体装置の下部電極」、「キャパシタンス半導体装置の上部電極」及び「電界効果トランジスタのゲート電極」に相当する。
(5b)刊行物発明の「キャパシタとMOSトランジスタを同一半導体基板上に含む半導体装置の製造方法」は、本願発明の「半導体基板上にキャパシタンス半導体装置および電界効果トランジスタを有する半導体装置の製造方法」に相当する。
(5c)本願発明の「嫌酸素性材料」は、例えば「タングステンシリサイド」であって(明細書0033段落)、「タングステンシリサイド」及び「高融点金属シリサイド膜」が低抵抗であることは明らかであるから、刊行物発明の「高融点金属シリサイド膜」は、本願発明の「嫌酸素性材料で構成される低抵抗部」に相当する。
(5d)刊行物発明の「前記フィールド絶縁膜とゲート絶縁膜上に、第1の導電性膜、さらにその上に高融点金属シリサイド膜を積層させ、該積層膜をパターニングして前記トランジスタのゲート電極とキャパシタの下部電極とを前記積層膜により形成する工程」において、「前記トランジスタのゲート電極とキャパシタの下部電極と」同時に「形成」していることは明らかであるから、刊行物発明の「前記トランジスタのゲート電極とキャパシタの下部電極とを前記積層膜により形成する工程」は、本願発明の「キャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成」することに相当する。
(5e)サイドウォールが「側壁」に形成されるものであることは明らかであるから、刊行物発明の「前記ゲート電極とキャパシタ下部電極の各側壁に、第2の絶縁膜によりサイドウォールを同時に形成する工程」は、本願発明の「前記下部電極および前記ゲート電極にサイドウォールを形成」することに相当する。
(5f)刊行物発明の「熱処理」が、本願発明の「熱酸化」に相当し、本願発明の「保護部」が、「キャパシタンス半導体装置の下部電極」の一部であることが明らかであるから、刊行物発明の「前記キャパシタ下部電極の上」に「熱処理によりキャパシタ絶縁膜となる第3の絶縁膜」を形成することは、本願発明の「キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成する」ことに相当する。
(5g)本願発明において、「上部電極」が導電性であることは明らかであるから、刊行物発明の「キャパシタ形成領域上に、第2の導電性膜によりキャパシタ上部電極を形成する工程」は、本願発明の「前記絶縁層上に前記キャパシタンス半導体装置の上部電極を形成すること」に相当する。

よって、本願発明と刊行物発明とは、
「半導体基板上にキャパシタンス半導体装置および電界効果トランジスタを有する半導体装置の製造方法において、
前記半導体基板上に導電性を有する嫌酸素性材料で構成される低抵抗部を形成し、
前記低抵抗部を有するキャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成し、
前記下部電極および前記ゲート電極にサイドウォールを形成し、
前記キャパシタンス半導体装置上に熱酸化により絶縁層を形成し、
前記絶縁層上に前記キャパシタンス半導体装置の上部電極を形成すること、
を特徴とする半導体装置の製造方法。」の点で一致し、以下の点で相違する。

相違点1
本願発明が、「前記半導体基板上に導電性を有する嫌酸素性材料で構成される低抵抗部を形成し、
前記低抵抗部上に酸素透過抑制材料で構成される保護部を形成し、
前記低抵抗部および前記保護部を有するキャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成し」との構成を備えるのに対して、
刊行物発明は、「(a)半導体基板上に、フィールド絶縁膜を形成する工程と、
(b)MOSトランジスタ形成領域にそのトランジスタのゲート絶縁膜となる第1の絶縁膜を形成する工程と、
(c)前記フィールド絶縁膜とゲート絶縁膜上に、第1の導電性膜、さらにその上に高融点金属シリサイド膜を積層させ、該積層膜をパターニングして前記トランジスタのゲート電極とキャパシタの下部電極とを前記積層膜により形成する工程」との構成を備えている点。
相違点2
本願発明が、「前記キャパシタンス半導体装置の前記保護部上に熱酸化により絶縁層を形成し」との構成を備えるのに対して、
刊行物発明は、「(e)前記キャパシタ下部電極の上に、シリコン膜を生成してそれを熱処理によりキャパシタ絶縁膜となる第3の絶縁膜とする工程」を備える点。

以下において、各相違点について検討する。
相違点1について
相違点1については、本願発明が「前記半導体基板上に導電性を有する嫌酸素性材料で構成される低抵抗部を形成し、前記低抵抗部上に酸素透過抑制材料で構成される保護部を形成し」との構成を備えるのに対して、刊行物発明が「前記フィールド絶縁膜とゲート絶縁膜上に、第1の導電性膜、さらにその上に高融点金属シリサイド膜を積層させ」との構成を備えた点(相違点1-1)と、本願発明が「前記低抵抗部および前記保護部を有するキャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成し」との構成を備えるのに対して、刊行物発明が「該積層膜をパターニングして前記トランジスタのゲート電極とキャパシタの下部電極とを前記積層膜により形成する工程」を備えた点(相違点1-2)と、刊行物発明が「(a)半導体基板上に、フィールド絶縁膜を形成する工程と、(b)MOSトランジスタ形成領域にそのトランジスタのゲート絶縁膜となる第1の絶縁膜を形成する工程」を備えるのに対して、請求項1発明は前記構成を備えているか否か明らかでない点(相違点1-3)に区分して検討する。

相違点1-1について
(5h)本願発明において、半導体基板上に「直接」導電層を形成して、キャパシタンス半導体装置の下部電極とすることはできず、半導体基板上に「絶縁層」を介して、キャパシタンス半導体装置の下部電極となる導電性を有する層を形成することは明らかである。また、キャパシタンス半導体装置の下部電極と同一構成で形成する電界効果トランジスタのゲート電極も、半導体基板上に形成したゲート絶縁膜を介して形成することも明らかである。
(5i)半導体基板上に、導電性を有する嫌酸素性材料で構成される低抵抗部を形成する際に、直接形成するか、導電性の膜を介して形成するかは当業者が適宜なし得ることであるから、刊行物1発明の如く、半導体基板上に導電性の膜(第1の導電性膜)を介して導電性を有する「高融点金属シリサイド膜」を形成するか、本願発明の如く、半導体基板上に「嫌酸素性材料で構成される低抵抗部」を形成するかは当業者が適宜なし得たものである。
(5j)一方、本願の当初明細書等には、半導体基板上のフィールド絶縁膜5上に多結晶シリコン層31、タングステンシリコン化合物層33及び多結晶シリコン層35を順次形成し、前記タングステンシリコン化合物層は、スパッタ法により形成することが記載されている(0036段落〜0038段落)。
(5k)刊行物1において、解決しようとする課題は、キャパシタのシリサイド層を酸化してキャパシタ絶縁膜を形成するとキャパシタ絶縁膜にシリサイドの金属が含まれ、耐圧特性が悪くなるというものであり(0021段落)、そのために、キャパシタ第1電極の上層のシリサイド膜上にさらにアモルファス膜15を形成し、アモルファス膜を950℃、60分熱処理して熱酸化膜16を形成することが記載されており(0032段落、0033段落、0037段落〜0040段落)、一方、刊行物2において、解決しようとする課題は、キャパシタの下部電極表面に金属シリサイド層が露出していると、その表面に形成するキャパシタの誘電体膜となる層間絶縁膜が汚染され、絶縁耐圧や精度が劣化するというものであり(0007段落)、そのためにフィールド絶縁膜上に多結晶シリコン層3,金属シリサイド層4および多結晶シリコン層5からなる下部電極を形成し(0016段落及び0046段落)、その後、金属シリサイド層上に形成した多結晶シリコン層の一部をドライ酸化することにより、キャパシタの誘電体膜となる層間絶縁膜を形成することが記載されている(0035段落)。
(5l)ここで、本願発明の「酸素透過抑制材料」は、当初明細書等に記載されるように「多結晶シリコン」である(0033段落)から、「酸素透過抑制材料で構成される保護部」とは、多結晶シリコン層である。
したがって、刊行物発明において、本願発明の「低抵抗部」に対応する「高融点金属シリサイド膜」上に、刊行物2に記載される如き「多結晶シリコン層」を形成することにより、本願発明の如く、「前記低抵抗部上に酸素透過抑制材料で構成される保護部を形成」することは、当業者が何ら困難性なくなし得たものである。

相違点1-2について
(5m)刊行物発明において、「高融点金属シリサイド膜」上に、刊行物2に記載される如き「多結晶シリコン層」を形成することにより、本願発明の如く、「前記低抵抗部上に酸素透過抑制材料で構成される保護部を形成」することは、当業者が何ら困難性なくなしえたものであることは、「相違点1-1について」において検討したとおりであり、また、前記(5d)において検討したとおり、刊行物発明の「該積層膜をパターニングして前記トランジスタのゲート電極とキャパシタの下部電極とを前記積層膜により形成する工程」は、本願発明の「キャパシタンス半導体装置の下部電極を形成するとともに、前記電界効果トランジスタのゲート電極を同時に形成」することに相当する。
したがって、相違点1-2については、刊行物1及び2に記載された発明に基づいて、当業者が容易になし得たものである。

相違点1-3について
(5n)前記(5h)でも検討したとおり、半導体基板上に「直接」導電層を形成して、キャパシタンス半導体装置の下部電極とすることはできず、また、半導体基板上に「直接」電界効果トランジスタのゲート電極を形成することもできないことは明らかであって、キャパシタ半導体装置の下部電極を形成するための下地絶縁層として「フィールド絶縁膜」を用いること及び、電界効果トランジスタのゲート電極を形成するための下地層として「ゲート絶縁膜」を形成することは、慣用手段にすぎない。
したがって、刊行物発明の備える「(a)半導体基板上に、フィールド絶縁膜を形成する工程と、(b)MOSトランジスタ形成領域にそのトランジスタのゲート絶縁膜となる第1の絶縁膜を形成する工程」との構成を、本願発明は、明示的には備えていないものの、実質的には備えているものであるから、この点は、実質的な相違点ではない。

相違点2について
(5o)本願発明において、「前記キャパシタンス半導体装置の前記保護部」の「前記保護部」は、「酸素透過抑制材料で構成される保護部」であって、「酸素透過抑制材料」とは、多結晶シリコン(層)であるから、「酸素透過抑制材料で構成される保護部」とは、多結晶シリコン層である。
前記(5k)において検討したとおり、刊行物発明において、キャパシタ下部電極の上にシリコン膜を生成することに代えて、刊行物2に記載されるように、キャパシタの下部電極として金属シリサイド層に多結晶シリコン層を形成したものを用いる、言い換えると、刊行物発明の「シリコン膜」をキャパシタ下部電極の一部とすることは、刊行物1及び刊行物2に記載された発明に基づいて当業者が容易に想到しえたものである。
また、シリコン膜をキャパシタ下部電極の一部とすることにより、シリコン膜を「熱処理によりキャパシタ絶縁膜となる第3の絶縁膜」とすること、及び、熱処理として、刊行物1に記載されるように、950℃、60分酸化することにより熱酸化膜を形成することは、当業者が適宜なし得たものである。

したがって、本願発明は、刊行物1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

6.むすび
以上のとおりであるから、本願は、請求項2及び3に係る発明について検討するまでもなく、拒絶されるべきものである。
よって、結論のとおり審決する。
 
審理終結日 2006-07-24 
結審通知日 2006-07-31 
審決日 2006-08-31 
出願番号 特願平9-354626
審決分類 P 1 8・ 57- Z (H01L)
P 1 8・ 561- Z (H01L)
P 1 8・ 121- Z (H01L)
P 1 8・ 575- Z (H01L)
最終処分 不成立  
前審関与審査官 渕 真悟  
特許庁審判長 河合 章
特許庁審判官 今井 拓也
長谷山 健
発明の名称 半導体装置および半導体装置の製造方法  
代理人 古谷 栄男  
代理人 松下 正  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ