ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1154336 |
| 審判番号 | 不服2005-11458 |
| 総通号数 | 89 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2007-05-25 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2005-06-16 |
| 確定日 | 2007-03-16 |
| 事件の表示 | 特願2003- 88221「半導体チップ、半導体装置及びその製造方法、回路基板並びに電子機器」拒絶査定不服審判事件〔平成16年10月21日出願公開、特開2004-296853〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
I.手続の経緯 本願は、平成15年3月27日の出願であって、原審において平成17年2月24日付で拒絶理由通知がなされ、これに対し、平成17年4月15日付で意見書及び手続補正書が提出されたところ、平成17年5月10日付で拒絶査定がなされ、これに対し、平成17年6月16日に拒絶査定に対する審判請求がなされるとともに平成17年7月6日付で手続補正書が提出されたものである。 II.平成17年7月6日付の手続補正についての補正却下の決定 [補正却下の決定の結論] 平成17年7月6日付の手続補正を却下する。 [理由] 1.補正後の本願発明 本件補正により、特許請求の範囲の請求項1?52のうち、請求項1は次のとおりに補正された。 「【請求項1】半導体基板と、 前記半導体基板に形成され、それぞれのグループに複数の端子が含まれる、A(Aは2以上の整数)個のグループの端子と、 前記半導体基板に形成された集積回路と、 前記半導体基板に設けられている樹脂層と、 前記端子上から前記樹脂層上に形成されている配線層と、 前記配線層上に設けられている外部端子と、 を有し、 それぞれの前記グループの前記複数の端子は、前記半導体基板の面上に複数行複数列で並べられ、予め決められた基本端子配列に従って並んでおり、 前記A個のグループは、それぞれ、1点を中心に回転移動した位置に配置されており、 それぞれの前記グループは、前記基本端子配列の同一位置に、同一機能を実現するため の同一機能端子を含む半導体チップ。」 そこで、上記補正を検討すると、補正後の請求項1は、補正前の請求項1の「端子」の外部への接続形態を、「半導体基板に設けられている樹脂層と、前記端子上から前記樹脂層上に形成されている配線層と、前記配線層上に設けられている外部端子」という構成でもって限定するものに該当するから、上記補正は、特許法第17条の2第4項第2号に規定する特許請求の範囲の減縮を目的とする補正に該当する。 そして、上記補正については、願書に最初に添付した明細書又は図面に記載した事項の範囲内である。 次に、補正後の請求項1に係る発明(以下、「本願補正発明1」という。)が特許出願の際独立して特許を受けることができるものであるのかについて以下に検討する。 2.引用刊行物とその記載事項 原査定の拒絶の理由に引用した、本願の出願前に頒布された刊行物である特開平6-132476号公報(以下、「刊行物」という。)には、図面と共に次の事項が記載されている。 (1)刊行物(特開平6-132476号公報) (1a)「【0013】【課題を解決するための手段】このような問題を解決するために本発明は、角板形の基板に複数個の半導体素子を実装するとともに、各半導体素子の端子列を基板の各辺に沿って配置したモジュールを有し、このモジュールを複数個積み重ねて多階層モジュールを構成し、かつ上記複数個のモジュールは、半導体素子の端子列のうち特定の端子を各半導体素子毎に引出し位置をずらせて配置し、多階層モジュールは、複数個の各モジュールの同一位置の特定の端子がモジュールの積み重ね方向において同一位置に配置されないように複数個のモジュールを回転配置して構成したものである。」 (1b)「【0016】・・・図3において、・・・基板1はメモリーICのベアチップ2および面実装形のチップコンデンサ3を実装して集積回路装置を構成するとともにリードフレーム4のリード端子5を接続して、基板1に構成した集積回路装置と外部接続可能に集積回路装置のモジュール7を構成している。 ・・・ 【0018】図2は図3に示した集積回路装置のモジュール7の回路図である。 図2において、メモリーIC2-1とコンデンサ3-1は端子列5-1に接続され、メモリーIC2-2とコンデンサ3-2は端子列5-2に接続され、メモリーIC2-3とコンデンサ3-3は端子列5-3に接続され、メモリーIC2-4とコンデンサ3-4は端子列5-4に接続されている。 【0019】端子列5-1?5-4の端子配列は、電源端子、接地端子、アドレスバス端子群5-1A?5-4A、データバス端子群5-1D?5-4D、/WE信号、/OE信号の端子群5-1E?5-4Eについては同じであるが、/RAS信号の端子、/CAS信号の端子については4辺の端子列のいずれも重複することなく配置されている。 【0020】すなわち、端子列5-1の/RAS信号および/CAS信号の端子位置は端子列5-2,5-3,5-4においてはノンコネクトであり、端子列5-2の/RAS信号および/CAS信号の端子位置は端子列5-1,5-3,5-4においてはノンコネクトであり、端子列5-3の/RAS信号および/CAS信号の端子位置は端子列5-1,5-2,5-4においてはノンコネクトであり、端子列5-4の/RAS信号および/CAS信号の端子位置は端子列5-1,5-2,5-3においてはノンコネクトである。 【0021】図1(a),(b)にモジュール7を多階層化に接続する際の端子配列の説明図を示す。 【0022】図1(a)において、モジュール7-1,7-2,7-3,7-4は同一構造のモジュールであり、・・・ 【0023】モジュールを多層化するに際し、各モジュールを90度ずつ回転させ、図1(b)に示すように端子列5-1-1、端子列5-2-4、端子列5-3-3、端子列5-4-2を重ね、・・・を重ねて多層化している。 【0024】これにより、多層化した各モジュールの電源端子、接地端子、アドレスバス端子群5-1A?5-4A、データバス端子群5-1D?5-4D、/WE信号、/OE信号の端子群5-1E?5-4Eは共通接続され、/RAS信号の端子、/CAS信号の端子については4つのモジュールに実装したメモリーICのいずれにも重複することなく接続される。」 (1c)図3には、角板形の基板1の4辺に沿ったリード端子5からなる4つの端子列がそれぞれ形成されていることが示されている。 3.対比・判断 刊行物には、上記摘記事項(1a)の「角板形の基板に複数個の半導体素子を実装するとともに、各半導体素子の端子列を基板の各辺に沿って配置したモジュールを有し、」という記載、及び上記摘記事項(1c)により、端子列は角板形の基板1の4辺に沿ってそれぞれ形成されていることがわかり、基板の平行な2辺に形成された端子列でもって構成される端子列の組を、1つの「グループの端子」と定義すれば、2個のグループの端子が存在することになる。そして、当該グループが平行な2つの端子列でもって構成されているから、当該グループを構成する複数の端子は、複数行複数列に並んでいるものといえる。 また、上記摘記事項(1b)段落【0019】には、「端子列5-1?5-4の端子配列は、電源端子、接地端子、アドレスバス端子群・・、データバス端子群・・、/WE信号、/OE信号の端子群・・については同じであるが、/RAS信号の端子、/CAS信号の端子については4辺の端子列のいずれも重複することなく配置されている。」と記載されているから、複数の端子列の複数の端子は、予め決められた基本端子配列に従って並び、複数の端子列は、該基本端子配列の同一位置に、同一機能端子を含んでいることが理解でき、結局、平行な2つの端子列でもって構成される当該グループの端子についても、予め決められた基本端子配列に従って並び、該基本端子配列の同一位置に、同一機能端子を含むものと理解できる。 更に、上記摘記事項(1a)の「・・・複数個のモジュールを回転配置して構成したものである。」という記載、及び上記摘記事項(1b)段落【0023】の「各モジュールを90度ずつ回転させ、図1(b)に示すように端子列・・、端子列・・、端子列・・、端子列・・を重ね、・・・」の記載から、複数の端子列は、それぞれ1点を中心に回転移動した位置に配置されているといえるので、当該グループの端子も、それぞれ1点を中心に回転移動した位置に配置されていることになる。 よって、上記摘記事項(1a)?(1c)を総合すると、刊行物には、 「基板と、前記基板に形成され、それぞれのグループに複数の端子が含まれる、2個のグループの端子と、前記基板上に構成された集積回路装置と、を有し、 それぞれの前記グループの複数の端子は、基板の面上に複数行複数列で並べられ、予め決められた基本端子配列に従って並んでおり、 前記2個のグループは、それぞれ、1点を中心に回転移動した位置に配置されており、 それぞれの前記グループは、前記基本端子配列の同一位置に、同一機能を実現するための同一機能端子を含む半導体装置」の発明(以下、「刊行物発明」という。)が記載されていることになる。 そこで、本願補正発明1と刊行物発明とを対比すると、刊行物発明の「集積回路装置」は、本願補正発明1の「集積回路」に相当するから、両者は、 「基板と、 前記基板に形成され、それぞれのグループに複数の端子が含まれる2個のグループ端子と、 集積回路と、を有し、 それぞれの前記グループの前記複数の端子は、基板の面上に複数行複数列で並べられ、予め決められた基本端子配列に従って並んでおり、 前記2個のグループは、それぞれ、1点を中心に回転移動した位置に配置されており、それぞれの前記グループは、前記基本端子配列の同一位置に、同一機能を実現するための同一機能を端子を含む半導体装置」の点で一致し、次の点で相違する。 相違点1:本願補正発明1では、基板が半導体基板であって、該半導体基板に端子と集積回路を形成して構成される半導体チップであるのに対し、刊行物発明では、そのような構成のない点。 相違点2:本願補正発明1では、端子から外部への接続形態を、基板に設けられている樹脂層と、前記端子上から前記樹脂層上に形成されている配線層と、前記配線層上に設けられている外部端子と、によって成っているのに対し、刊行物発明では、そのような構成のない点。 そこで、上記相違点1、2について次に検討する。 相違点1について 半導体素子を積み重ねる半導体装置の分野において、工程数削減等のために、積み重ねる半導体素子として、基板が半導体基板であって、該半導体基板に端子と集積回路を形成して構成される半導体チップを用いることは、例えば次の特許公報に記載されているように周知のことであるから、刊行物発明において、半導体基板に端子と集積回路を形成する構成を採用することは、当業者が容易に想到できたものである。 周知例1:特開2002-208655号公報 (段落【0075】、【0076】、【0141】、【0142】、図1、図11参照。) 周知例2:特開2002-83923号公報 (段落【0026】、【0036】、【0044】、【0045】、図2、図6参照。) 相違点2について 半導体素子を積み重ねる半導体装置の分野において、端子から外部への接続形態を、基板に設けられている樹脂層と、前記端子上から前記樹脂層上に形成されている配線層と、前記配線層上に設けられている外部端子と、によって構成することは、例えば、上記周知例1(段落【0088】、【0106】、図1、図9?図11参照。周知例1の「絶縁膜10」が本願補正発明1の「樹脂層」に相当する。)、上記周知例2(段落【0031】、図2参照。)等に記載されているように周知であるから、刊行物発明において、端子から外部への接続形態として、上記の周知技術を採用することは、格別な困難性を有しない。 そして、本願補正発明1による効果も刊行物の記載、及び上記周知技術から予測することができる程度のものであって格別顕著なものとは認められない。 したがって、本願補正発明1は、刊行物に記載された発明、及び上記周知技術に基いて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものである。 4.むすび 以上のとおり、本件補正は、特許法第17条の2第5項で準用する同法第126条第5項の規定に違反するものであり、同法第159条第1項において読み替えて準用する特許法第53条第1項の規定により却下されるべきものである。 III.本願発明について 1.本願発明1 平成17年7月6日付の手続補正は上記のとおり却下されたので、本願の請求項1に係る発明(以下、「本願発明1」という。)は、平成17年4月15日付手続補正書で補正された明細書の特許請求の範囲の請求項1?52に記載された事項により特定されるとおりのものと認められるところ、請求項1については次のとおりのものである。 「【請求項1】 半導体基板と、 前記半導体基板に形成され、それぞれのグループに複数の端子が含まれる、A(Aは2以上の整数)個のグループの端子と、 前記半導体基板に形成された集積回路と、 を有し、 それぞれの前記グループの前記複数の端子は、前記半導体基板の面上に複数行複数列で並べられ、予め決められた基本端子配列に従って並んでおり、 前記A個のグループは、それぞれ、1点を中心に回転移動した位置に配置されており、 それぞれの前記グループは、前記基本端子配列の同一位置に、同一機能を実現するための同一機能端子を含む半導体チップ。」 2.引用刊行物とその記載事項 原査定の拒絶の理由に引用した、本願の出願前に頒布された刊行物、及びその記載事項は、上記「II.2.引用刊行物とその記載事項」欄に記載されたとおりである。 3.対比・判断 本願発明1は、前記「II.平成17年7月6日付の手続補正についての補正却下の決定」で検討した本願補正発明1から「半導体基板に設けられている樹脂層と、端子上から前記樹脂層上に形成されている配線層と、前記配線層上に設けられている外部端子」という構成を省いたものである。 そうすると、本願発明1の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明1が、前記「II.3.対比・判断」に記載したとおり、刊行物、及び周知技術に基いて当業者が容易に発明をすることができたものであるから、本願発明1も、同様の理由により、刊行物、及び周知技術に基いて、当業者が容易に発明をすることができたものである。 4.むすび 以上のとおり、本願発明1は、刊行物に記載された発明、及び周知技術に基づいて当業者が容易に発明をすることができた発明であるから、特許法第29条第2項の規定により特許を受けることができない。 したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2007-01-11 |
| 結審通知日 | 2007-01-17 |
| 審決日 | 2007-01-30 |
| 出願番号 | 特願2003-88221(P2003-88221) |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
P 1 8・ 575- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 今井 拓也、和瀬田 芳正 |
| 特許庁審判長 |
城所 宏 |
| 特許庁審判官 |
正山 旭 岡 和久 |
| 発明の名称 | 半導体チップ、半導体装置及びその製造方法、回路基板並びに電子機器 |
| 代理人 | 布施 行夫 |
| 代理人 | 竹腰 昇 |
| 代理人 | 大渕 美千栄 |
| 代理人 | 伊奈 達也 |