ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 訂正 ただし書き2号誤記又は誤訳の訂正 訂正する H01L |
|---|---|
| 管理番号 | 1157700 |
| 審判番号 | 訂正2007-390031 |
| 総通号数 | 91 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2007-07-27 |
| 種別 | 訂正の審決 |
| 審判請求日 | 2007-03-09 |
| 確定日 | 2007-04-20 |
| 訂正明細書 | 有 |
| 事件の表示 | 特許第3223490号に関する訂正審判事件について、次のとおり審決する。 |
| 結論 | 特許第3223490号に係る明細書及び図面を本件審判請求書に添付された訂正明細書及び図面のとおり訂正することを認める。 |
| 理由 |
1.審判請求の要旨 本件審判請求の要旨は、特許第3223490号(平成5年6月30日出願、平成13年8月24日設定登録)に係る明細書(以下、「本件特許明細書」という。)を本件審判請求書に添付された訂正明細書のとおり訂正することを求めるものである。 2.訂正事項 本件特許明細書の特許請求の範囲 「【請求項1】 透明絶縁基板からなる同一基板上に形成される複数の半導体集積回路のうち、隣接する上記半導体集積回路同士を導電性部材を介して互いに接続し、 各上記半導体集積回路の外周に、それぞれ環状の導電性配線パターンを、隣接する他の上記導電性配線パターンと上記導電性部材を介して1箇所以上で接続するように形成し、 各上記半導体集積回路における、外部との接続用に設けられた1又は複数の端子のうち少なくとも1以上の端子を、隣接する上記導電性配線パターンと上記導電性部材を介して1箇所以上で接続する ことを特徴とする請求項1に記載の半導体集積回路製造方法。 【請求項2】 上記導電性部材は1本当たり100〔Ω〕以上の抵抗値を有する ことを特徴とする請求項1に記載の半導体集積回路製造方法。 【請求項3】 上記導電性部材は少なくとも1部が多結晶シリコンによつて形成される ことを特徴とする請求項1に記載の半導体集積回路製造方法。 【請求項4】 上記導電性部材は少なくとも1部が金属材料によつて形成される ことを特徴とする請求項1に記載の半導体集積回路製造方法。」を 「【請求項1】 透明絶縁基板からなる同一基板上に形成される複数の半導体集積回路のうち、隣接する上記半導体集積回路同士を導電性部材を介して互いに接続し、各上記半導体集積回路の外周に、それぞれ環状の導電性配線パターンを、隣接する他の上記導電性配線パターンと上記導電性部材を介して1箇所以上で接続するように形成し、 各上記半導体集積回路における、外部との接続用に設けられた1又は複数の端子のうち少なくとも1以上の端子を、隣接する上記導電性配線パターンと上記導電性部材を介して1箇所以上で接続する ことを特徴とする半導体集積回路製造方法。 【請求項2】 上記導電性部材は1本当たり100〔Ω〕以上の抵抗値を有する ことを特徴とする請求項1に記載の半導体集積回路製造方法。 【請求項3】 上記導電性部材は少なくとも1部が多結晶シリコンによつて形成される ことを特徴とする請求項1に記載の半導体集積回路製造方法。 【請求項4】 上記導電性部材は少なくとも1部が金属材料によつて形成される ことを特徴とする請求項1に記載の半導体集積回路製造方法。」 と訂正する。 3.当審の判断 (1)訂正事項の整理 上記訂正事項は、訂正前請求項1に係る発明の「・・・することを特徴とする請求項1に記載の半導体集積回路製造方法。」を「・・・することを特徴とする半導体集積回路製造方法。」と訂正するもの(以下、「訂正事項(a)」という。)である。 (2)訂正の可否 (2-1)訂正の目的の適否、新規事項の有無 訂正前請求項1は、「・・・することを特徴とする請求項1に記載の半導体集積回路製造方法。」と、「請求項1」の記載において「請求項1」自身を引用するものであり、論理的に矛盾するから、明らかな誤記と認められる。そして、上記の引用部分である「請求項1に記載の」を削除し、「・・・することを特徴とする半導体集積回路製造方法。」と訂正することは、平成6年改正前の特許法第126条第1項ただし書き第2号に規定する「誤記の訂正」を目的とするものに該当する。 また、この訂正は、願書に添付した明細書又は図面に記載した事項の範囲内においてしたものである。 よって、訂正事項(a)は、平成6年改正前の特許法第126条第1項の規定に適合する。 (2-2)拡張又は変更の存否 訂正事項(a)は、訂正前請求項1の「請求項1に記載の」を削除し、「・・・することを特徴とする半導体集積回路製造方法。」と訂正するものであって、訂正前請求項1の文言を一部削除するものではあるが、これは誤記の訂正であって、実質上特許請求の範囲を拡張し、又は変更するものではない。また、請求項1を引用する請求項2-4においても、実質上特許請求の範囲を拡張し、又は変更するものではない。 よって、平成6年改正前の特許法第126条第2項の規定に適合する。 4.むすび 以上のとおりであるから、本件訂正審判の請求は、平成6年改正前の特許法第126条第1項及び第2項の規定に適合する。 よって、結論のとおり審決する。 |
| 発明の名称 |
(54)【発明の名称】 半導体集積回路製造方法 (57)【特許請求の範囲】 【請求項1】 透明絶縁基板からなる同一基板上に形成される複数の半導体集積回路のうち、隣接する上記半導体集積回路同士を導電性部材を介して互いに接続し、各上記半導体集積回路の外周に、それぞれ環状の導電性配線パターンを、隣接する他の上記導電性配線パターンと上記導電性部材を介して1箇所以上で接続するように形成し、 各上記半導体集積回路における、外部との接続用に設けられた1又は複数の端子のうち少なくとも1以上の端子を、隣接する上記導電性配線パターンと上記導電性部材を介して1箇所以上で接続する ことを特徴とする半導体集積回路製造方法。 【請求項2】 上記導電性部材は1本当たり100〔Ω〕以上の抵抗値を有する ことを特徴とする請求項1に記載の半導体集積回路製造方法。 【請求項3】 上記導電性部材は少なくとも1部が多結晶シリコンによつて形成される ことを特徴とする請求項1に記載の半導体集積回路製造方法。 【請求項4】 上記導電性部材は少なくとも1部が金属材料によつて形成される ことを特徴とする請求項1に記載の半導体集積回路製造方法。 【発明の詳細な説明】 【0001】 【目次】 以下の順序で本発明を説明する。 産業上の利用分野従来の技術(図7) 発明が解決しようとする課題課題を解決するための手段(図1) 作用実施例(図1?図6) (1)第1の実施例(図1及び図2) (2)第2の実施例(図3) (3)第3の実施例(図4) (4)第4の実施例(図5) (5)他の実施例(図6) 発明の効果 【0002】 【産業上の利用分野】 本発明は半導体集積回路製造方法に関し、特にウエハ処理工程における半導体集積回路の製造方法に適用して好適なものである。 【0003】 【従来の技術】 従来、半導体デバイスを製造する場合、各半導体デバイスに相当する集積回路1を1枚の基板2上に複数並べて形成し、パターンの形成後、チツプ状にダイシングするのが一般的である。これら各集積回路1はダイシングのための隙間(図7において破線で示す)を挟んで個々独立に形成されている。 【0004】 【発明が解決しようとする課題】 ところがこの種の基板では一旦静電気のチヤージアツプが発生すると、基板上に電位差ができ易く基板上に形成されている素子を静電気破壊するおそれがあつた。特に液晶デイスプレイ(LCD:liｑｕid cｒｙｓｔal diｓｐlaｙ)やライセンサのように薄膜素子が基板上に形成される透明絶縁基板は静電気のチヤージアツプが生じ易いため問題となつている。 【0005】 本発明は以上の点を考慮してなされたもので、静電気破壊による歩留まりの低下や信頼性の低下のおそれのない半導体集積回路製造方法を提案しようとするものである。 【0006】 【課題を解決するための手段】 かかる課題を解決するため本発明においては、透明絶縁基板からなる同一基板上に形成される複数の半導体集積回路11、15のうち、隣接する半導体集積回路11、15同士を導電性部材14A?14C、17を介して互いに接続し、各半導体集積回路11、15の外周に、それぞれ環状の導電性配線パターン13Aを、隣接する他の導電性配線パターン13Aと導電性部材14A?14C、17を介して1箇所以上で接続するように形成し、各半導体集積回路11、15における、外部との接続用に設けられた1又は複数の端子のうち少なくとも1以上の端子を、隣接する導電性配線パターン13Aと導電性部材14A?14C、17を介して1箇所以上で接続するようにした。 【0007】 【作用】 透明絶縁基板からなる同一基板上で、隣接する半導体集積回路11、15同士、隣接する他の導電性配線パターン13A同士、各半導体集積回路11、15と隣接する他の導電性配線パターン13Aとのうち、少なくとも1箇所以上をそれぞれ導電性部材14A?14C、17を介して互いに接続するようにしたことにより、静電気のチヤージアツプが生じ易い透明絶縁基板であつても、当該基板内に電位差が起き難くすることができる。この結果、半導体集積回路11、15を構成する素子の静電気破壊や集積回路間の特性の差異を防止することができる。 【0008】 【実施例】 以下図面について、本発明の一実施例を詳述する。 【0009】 (1)第1の実施例 図1において11はシリコン基板12上に形成された複数の集積回路のうちの1つを示し、それぞれ薄膜トランジスタを回路素子として形成されている。各集積回路11の外周には導電性材料で形成されたガードリング13Aが周囲を取り囲むように形成されている。 【0010】 ガードリング13Aは一定線幅(例えば1〔mm〕)に加工されたアルミニウム配線パターンでなり、集積回路11の外周に対して一定距離隔てて形成されている(図2)。このガードリング13Aにより集積回路11の周囲は等電位差に維持される。 【0011】 また隣接する各ガードリング13Aは各辺の中央付近に設けられたくさび状パターン14Aの先端同士で接続されており、このくさび状パターン14Aによつてシリコン基板12上の全てのガードリング13Aが互いに接続されている。これによりチヤージアツプが生じた場合にもシリコン基板12上に形成された集積回路11間で電位差が発生しないようになされている。 【0012】 またくさび状パターン14Aは約100〔Ω〕の抵抗として機能するように抵抗値が設定されている。これはくさび状パターン14Aをヒユーズとして用いるためでチヤージアツプしたシリコン基板12が接地して過電流が流れる場合にはガードリング13A間の接続を断ち切つて静電ダメージの進行を最小限にくい止めるようになされている。 【0013】 以上の構成において、ガードリング13A及びくさび状パターン14Aの果たす機能をチヤージアツプが生じた場合と、チヤージアツプされたシリコン基板12の一端が接地し、過電流が流れた場合に分けて説明する。まずチヤージアツプが生じてた場合、電荷はガードリング13A及びくさび状パターン14Aを介して基板全面に分散されるため、基板上の電位を全て同電位にすることができる。 【0014】 これによりシリコン基板12上に形成されている集積回路11の電位は形成されている場所によらず同じになり、集積回路間での特性差をなくすことができる。また従来では特定の集積回路に静電破壊が生じたであろう程度の電荷が蓄積された場合にも、シリコン基板12にチヤージされた電荷は基板全体に分散されて集積回路1つ当たりに加わる電位差が低減されるため、静電気破壊に対する耐性を向上させることができる。また素子の劣化も防止できる。 【0015】 一方、チヤージアツプされたシリコン基板12の一端が接地して過電流が流れる場合、従来では過電流が流れる経路に位置する全ての集積回路が破壊されていたのに対し、この実施例の場合には、くさび状パターン14Aが切れて過電流の流れを遮断するため、ダメージが生じても被害を最小限にくい止めることができ、隣接する集積回路11に静電ダメージが波及するおそれを有効に回避することができる。 【0016】 以上の構成によれば、シリコン基板12上の全ての集積回路11の周囲を導電部材であるガードリング13Aで取り囲み、かつ各ガードリング13Aをくさび状パターン14Aによつて互いに接続したことにより、チヤージアツプに対する耐性を向上することができ、また過電流による静電ダメージも最小限にくい止めることができる。 【0017】 (2)第2の実施例 この実施例では多結晶シリコンでなる蛇行パターン14Bによつて各ガードリング13A間を接続する(図3)。この多結晶シリコンは350〔nm〕の膜厚を有し、かつ30〔Ω/□〕の抵抗値に形成されている。この例ではパターンを蛇行させることによりパターン長を長くし、200〔Ω〕の抵抗値を実現している。このように構成しても、チヤージアツプに対する耐性を向上することができ、また過電流による静電ダメージも最小限にくい止めることができる。 【0018】 (3)第3の実施例 この実施例ではガードリング13Aの内周にさらに環状のガードリング13Bを配置する。ここで内周側のガードリング13Bは外周側のガードリング13Aとは接続されておらず、分離独立に形成されている(図4)。 【0019】 この場合にも先の2つの実施例と同様の効果を得ることができるが、これに加えて次のような効果が得られる。すなわち外周側のガードリング13Aの電位と集積回路11間と電位差が大きくなつた場合の効果である。この場合、ガードリング13Aから内部の集積回路11に向けて過電流が流れるおそれがあるが、過電流は内周側に配置されたガードリング13Bによつて吸収され、過電流が内部の集積回路11を破壊するおそれを回避することができる。 【0020】 (4)第4の実施例 この実施例の場合、液晶デイスプレイデバイス15がガードリング13Aによつて囲まれているものとする(図5)。このガードリング13Aのうち左右方向はくさび状パターン14Aによつて互いに接続されており、左右方向に並ぶ全てのガードリング間で電荷を分散させるようになされている。 【0021】 一方、ガードリング13Aのうち上下方向は、他の実施例と異なり、外部接続電極16とガードリング13A間の接続になつている。図5の場合、上下方向に並んで配置された2つの液晶デイスプレイデバイスのうち下側に位置する液晶デイスプレイデバイスの複数の外部接続電極16のそれぞれが接続パターン17を介して上側に配置された液晶デイスプレイデバイスを取り囲むガードリング13Aに接続されている。 【0022】 これにより液晶デイスプレイデバイス15の内部電位をガードリング13Aの電位と同電位にすることができる。この結果、チヤージアツプ量が大きくなつてもガードリング13Aから液晶デイスプレイデバイスに向けて過電流が流れるおそれをなくすことができる。 【0023】 (5)他の実施例 なお上述の実施例においては、隣接するガードリング13A間を図2に示すくさび状パターン14Aによつて互いに接続する場合について述べたが、本発明はこれに限らず、他の形状のパターンによつて接続しても良い。例えば長方形形状の接続パターン14Cで接続しても良く、また図3に示すような蛇行パターン14Bによつて接続しても良い。 【0024】 また上述の実施例においては、隣接するガードリング13A間をそれぞれ1箇所で接続する場合について述べたが、本発明はこれに限らず、2箇所以上で接続しても良い(図6)。 【0025】 さらに上述の実施例においては、上下左右に隣接するガードリング13A間をそれぞれ1箇所で接続する場合について述べたが、本発明はこれに限らず、上下方向に隣接するガードリング13A間のみをそれぞれ1箇所で接続しても良く、又は左右方向に隣接するガードリング13A間のみを1箇所で接続しても良い。また上下方向の接続と左右方向の接続を組み合わせても良い。 【0026】 さらに上述の実施例においては、ガードリング13Aを環状に形成する場合について述べたが、本発明はこれに限らず、集積回路11の周囲をほとんど取り囲んでいればパターンの一部が断線していても良い。 【0027】 さらに上述の実施例においては、ガードリング13Aを1〔mm〕の線幅に加工されたアルミニウムによつて形成する場合について述べたが、本発明はこれに限らず、線幅はこれより広くとも狭くとも良く、またアルミニウム以外の導電部材によつて形成しても良い。 【0028】 さらに上述の実施例においては、くさび状パターン14Aの1本当たりの抵抗値を約100〔Ω〕とし、蛇行パターン14Bの1本当たりの抵抗値を200〔Ω〕とする場合について述べたが、本発明はこれに限らず、それぞれ1本当たり100〔Ω〕以上に形成すれば良い。 【0029】 さらに上述の実施例においては、蛇行パターン14Bを350〔nm〕の膜厚を有し、かつ30〔Ω/□〕の抵抗値を有する多結晶シリコンによつて形成する場合について述べたが、本発明はこれに限らず、膜厚条件や単位面積当たりの抵抗値は他の値でも良い。 【0030】 さらに上述の実施例においては、隣接するガードリング13A間を導電パターンによつて接続し、又はガードリング13Aと液晶デイスプレイデバイス15の外部接続電極16間を導電パターンによつて互いに接続する場合について述べたが、本発明はこれに限らず、各集積回路に設けられている外部端子のうちの1つを共通に接続しても良い。例えばシリコン基板12上に形成された全ての集積回路のグランド端子を共通に接続しても良い。 【0031】 さらに上述の実施例においては、くさび状パターン14Aをアルミニウムによつて形成し、また蛇行パターン14Bを多結晶シリコンによつて形成する場合について述べたが、本発明はこれに限らず、それぞれを他の導電性材料で形成しても良い。例えばくさび状パターン14Aを多結晶シリコンで形成しても良く、また蛇行パターン14Bをアルミニウムによつて形成しても良い。またアルミニウム以外の金属を用いても良い。 【0032】 さらに上述の実施例においては、丸型の基板について述べたが、本発明はこれに限らず、角型の基板の場合にも適用し得る。 【0033】 さらに上述の実施例においては、シリコン基板12上に薄膜トランジスタによつて形成される集積回路11を形成する場合について述べたが、本発明はこれに限らず、ホウケイ酸ガラスや石英等の透明絶縁基板上に形成しても良く、また他の半導体基板上に形成しても良い。 【0034】 さらに上述の実施例においては、集積回路を薄膜トランジスタによつて形成する場合について述べたが、本発明はこれに限らず、薄膜トランジスタ以外の能動素子や受動素子によつて形成する場合に広く適用し得る。 【0035】 さらに上述の実施例においては、集積回路として液晶デイスプレイデバイスを形成する場合について述べたが、本発明はこれに限らず、ラインセンサ等、各種のデバイスを形成する場合に広く適用し得る。 【0036】 さらに上述の実施例においては、基板上に多数の集積回路を形成する場合について述べたが、本発明はこれに限らず、少なくとも2つ以上の半導体集積回路を形成する場合に広く適用し得る。 【0037】 【発明の効果】 上述のように本発明によれば、透明絶縁基板からなる同一基板上で、隣接する半導体集積回路同士、隣接する他の導電性配線パターン同士、各半導体集積回路と隣接する他の導電性配線パターンとのうち、少なくとも1箇所以上をそれぞれ導電性部材を介して互いに接続するようにしたことにより、静電気のチヤージアツプが生じ易い透明絶縁基板であつても、当該基板内に電位差が起き難い半導体集積回路製造方法を容易に実現することができる。 【図面の簡単な説明】 【図1】 本発明による半導体集積回路製造方法の一実施例を示す略線的平面図である。 【図2】 ガードリング間の接続の説明に供する部分拡大図である。 【図3】 他の実施例の説明に供する部分拡大図である。 【図4】 他の実施例の説明に供する略線的平面図である。 【図5】 他の実施例の説明に供する略線的平面図である。 【図6】 他の実施例の説明に供する部分拡大図である。 【図7】 ウエハ上に並ぶ半導体集積回路の配置例を示す略線的平面図である。 【符号の説明】 1、11……集積回路、2……基板、12……シリコン基板、13A、13B……ガードリング、14A……くさび状パターン、14B……蛇行パターン、14C、17……接続パターン、15……液晶デイスプレイデバイス、16……外部接続電極。 |
| 訂正の要旨 |
審決(決定)の【理由】欄参照。 |
| 審決日 | 2007-04-10 |
| 出願番号 | 特願平5-189002 |
| 審決分類 |
P
1
41・
852-
Y
(H01L)
|
| 最終処分 | 成立 |
| 前審関与審査官 | 大嶋 洋一 |
| 特許庁審判長 |
河合 章 |
| 特許庁審判官 |
齋藤 恭一 井原 純 |
| 登録日 | 2001-08-24 |
| 登録番号 | 特許第3223490号(P3223490) |
| 発明の名称 | 半導体集積回路製造方法 |
| 代理人 | 田辺 恵基 |
| 代理人 | 佐尾山 和彦 |
| 代理人 | 佐尾山 和彦 |
| 代理人 | 田辺 恵基 |