• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1164672
審判番号 不服2004-10218  
総通号数 95 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2007-11-30 
種別 拒絶査定不服の審決 
審判請求日 2004-05-14 
確定日 2007-09-18 
事件の表示 平成11年特許願第233342号「薄膜トランジスタ」拒絶査定不服審判事件〔平成12年 3月 3日出願公開、特開2000- 68523〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続きの経緯
本願は、平成11年8月20日(優先権主張 1998年8月20日、米国)の出願であって、平成16年2月10日付けで拒絶査定がなされ、これに対して同年5月14日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされ、その後前置審査において、平成16年10月18日付けで最後の拒絶の理由が通知され、その指定期間内である平成17年4月20日に意見書と手続補正書が提出されたものである。

2.本願発明
平成17年4月20日付け手続補正書による補正は、補正前請求項7を削除し、補正前請求項7を引用していた補正前請求項8を独立請求項とするとともに、補正前請求項8乃至補正前請求項11の請求項番号を1ずつ繰り上げるものであるから、これは特許法第17条の2第4項第1号の「第36条第5項に規定する請求項の削除」を目的とするものであり、適法なものである。
よって、本件請求項1に係る発明は、平成17年4月20日付け手続補正書により補正された特許請求の範囲の請求項1に記載された次の事項により特定されるとおりのものである。
「集積回路であって、
a.その頂部面が絶縁材料を含む基板と、
b.前記基板上の、少なくとも1つの相互接続レベルと、
c.前記少なくとも一つの相互接続レベルを覆っている絶縁層と、
d.前記絶縁層上に形成された複数の電界効果トランジスタとを備え、
それぞれの前記電界効果トランジスタが、
i.ソースと、
ii.前記ソースから隔てられたドレインと、
iii.前記ソースとドレインの間のゲートと、
iv.前記ゲート上の有機半導体層とを有し、
ソース、ドレインおよびゲートの少なくとも一つのは前記相互接続レベルによって相互接続されており、
前記少なくとも1つの相互接続レベルの全てが前記複数の電界効果トランジスタの下方に位置している集積回路。」(以下、「本願発明」という。なお、下線部「一つのは」は、「一つは」の誤記と認める。)

3.引用した刊行物に記載の発明
(1)特開平10-189759号公報
前置審査における平成16年10月18日付けで通知した最後の拒絶の理由に引用した本願の優先権主張の日前の平成10年7月21日に頒布された特開平10-189759号公報(以下、「引用文献2」という。)には、図1乃至図12とともに以下の事項が記載されている。
「【請求項1】 絶縁基板の上に配線層と層間絶縁膜との組み合わせによって多層配線層が形成されており、その多層配線層の上に絶縁膜が形成されており、前記絶縁膜に形成されている溝または孔に埋め込まれている配線層の一部をゲート電極とし、そのゲート電極を有するMOSFETが前記絶縁膜の上に形成されていることを特徴とする半導体集積回路装置。」
「【0001】
【発明の属する技術分野】本発明は、半導体集積回路装置およびその製造方法に関し、特に絶縁基板の上に多層配線層を形成した後に、その上に、MOSFET(Metal Oxide Semiconductor Field Effect Transistor )を形成し、微細加工を行うことができる半導体集積回路装置の製造方法およびそれによって製造した半導体集積回路装置に関するものである」
「【0008】本発明の目的は、MOSFETのチャネル長を短縮でき、しかも容易に多層配線層を微細化できる半導体集積回路装置およびその製造方法を提供することにある。」
「【0015】まず、図1に示すように、例えば酸化シリコンまたは窒化シリコンなどの材料からなる絶縁基板1の表面に・・・パターン化されたタングステン層からなる配線層2を形成する。・・・
【0016】次に、絶縁基板1の上に、CVD(Chemical Vapor Deposition )法を使用して・・・酸化シリコン膜からなる層間絶縁膜3を形成した後、フォトリソグラフィ技術と選択エッチング技術とを使用して、接続孔4を形成する(図2)。・・・
【0017】その後、絶縁基板1の上に、・・・パターン化されたタングステン層からなる配線層5を形成する(図3)。
【0018】・・・設計仕様に応じて、前述した層間絶縁膜3および配線層5の製造工程を繰り返して、配線層5の上に、層間絶縁膜および配線層を平坦化された多層配線構造をもって形成し、平坦化された多層配線を絶縁基板1の上に形成することができる。
【0019】次に、絶縁基板1の上に、CVD法を使用して・・・酸化シリコン膜からなる絶縁膜6を形成する。その後、・・・絶縁膜6に接続孔を形成した後、その接続孔に選択CVD法を使用して例えばタングステンからなるプラグ7を形成する(図4)。
【0020】この場合、絶縁膜6は、PSG膜またはBPSG膜などの絶縁膜を使用することができ、その製造工程として回転塗布法などを使用することができる。・・・
【0021】次に、絶縁膜6の選択的な領域に、MOSFETのゲート電極などを配置するための溝8を形成する(図5)。・・・溝8を形成する領域の下部にゲート電極と電気的に接続する配線層などがある場合には、溝8を接続孔(コンタクトホール)などの孔の態様とすることができる。
【0022】その後、絶縁基板1の上に、・・・タングステン層からなる配線層9を形成する(図6)。・・・
【0023】次に、・・・エッチングを行い、溝8にMOSFETのゲート電極となる配線層9aのパターンを形成すると共に絶縁膜6の上にMOSFETのソースおよびドレインのコンタクト領域となる配線層9bのパターンを形成する(図7)。
・・・
【0027】その後、溝8の上に、配線層9aおよび配線層9bとは異なる材料からなる保護膜10を埋め込んで、配線層9bとの平坦化を行った保護膜10を形成する(図8)。・・・
【0028】次に、ソースおよびドレインのコンタクト領域である配線層9bの上に、選択CVD法を使用して、ソースおよびドレインとなる半導体領域(シリコン層からなる半導体領域)11を形成する(図9)。・・・
【0029】その後、不要となった保護膜10を取り除いた後、ゲート電極としての配線層9aの表面にゲート絶縁膜12を形成する(図10)。
・・・
【0031】次に、絶縁基板1の上に、CVD法を使用して、チャネル領域となる半導体領域(シリコン層からなる半導体領域)13を形成する(図11)。・・・
【0032】その後、絶縁基板1の上に、CVD法を使用して、例えば窒化シリコン膜または酸化シリコン膜などからなるパッシベーション膜14を形成することにより、本実施の形態1のMOSFETを有する半導体集積回路装置の製造工程を終了する(図12)。」
「【0033】本実施の形態1の半導体集積回路装置およびその製造方法によれば、絶縁基板1の上に多層配線層を形成していることによって、従来のように半導体基板にMOSFETなどの半導体素子を形成していて半導体基板の表面が凹凸化している場合と異なり、絶縁基板1の表面が平坦であり、その上に形成する配線層2および層間絶縁膜3などが平坦化できるので、配線層2および層間絶縁膜3などを微細加工をもって形成できる。したがって、必要に応じて多数の層からなる配線層を有する多層配線層を形成できると共に微細加工をもって高集積度の多層配線層を形成できる。」

ここで、引用文献2のMOSFETは、ゲート電極となる配線層9a、ソース及びドレインのコンタクト領域となる配線層9b(段落【0023】)、ソース及びドレインとなる半導体領域11(段落【0028】)、及びチャネル領域となる半導体領域(シリコン層からなる半導体領域)13(段落【0031】)を備えており、明細書及び図面(図7乃至図12)の記載から、その構造として「ソース11及びソースのコンタクト領域9bと、前記ソース11及びソースのコンタクト領域9bから隔てられたドレイン11及びドレインのコンタクト領域9bと、前記ソース11及びソースのコンタクト領域9bとドレイン11及びドレインのコンタクト領域9bとの間のゲート電極9aと、前記ゲート電極9a上のシリコン層からなる半導体領域13と」を有したものであることは明らかである。
また、ゲート電極やソース及びドレインのコンタクト領域となる配線層は他の配線層と接続することも開示されており(段落【0021】、図12)、更に、図7乃至図12を参照すると、ゲート電極としての配線層9aが複数あることから、MOSFETが複数形成されていることは明らかである。
したがって、引用文献2には、
「半導体集積回路装置であって、
絶縁基板と、
前記絶縁基板の上に配線層と層間絶縁膜との組み合わせによって多層配線層が形成されており、その多層配線層の上に形成された絶縁膜と、
前記絶縁膜上に形成されている複数のMOSFETとを備え、
それぞれのMOSFETが、
ソース及びソースのコンタクト領域と、
前記ソース及びソースのコンタクト領域から隔てられたドレイン及びドレインのコンタクト領域と、
前記ソース及びソースのコンタクト領域とドレイン及びドレインのコンタクト領域との間のゲート電極と、
前記ゲート電極上のシリコン層からなる半導体領域とを有し、
ソース及びソースのコンタクト領域、ドレイン及びドレインのコンタクト領域、及びゲート電極の少なくとも一つは前記配線層によって接続されており、
絶縁基板の上に多層配線層を形成した後に、その上に、MOSFETを形成している半導体集積回路装置。」(以下、これを「引用発明」という。)
が記載されている。

(2)特開平7-22670号公報
同じく、前置審査において通知した拒絶の理由に引用した本願の優先権主張の日前の平成7年1月24日に頒布された特開平7-22670号公報(以下、「引用文献4」という。)には、図2、図3とともに以下の事項が記載されている。
「【0042】FET素子の構造は特に制限されないが、図1?図3に示される絶縁ゲート型素子等が例示される。
【0043】・・・図2に示すように、ゲート電極5と絶縁膜6とを基板1上に設け、その上に、ソース電極3、ドレイン電極4及び半導体層3を設けてもよい。
【0044】また、目的に応じて、図3に示すように、ソース電極3またはドレイン電極4からのリード線7、8やゲート電極5として、金属膜を用いることもできる。
【0045】基板1としては、ガラス、アルミナ焼結体やポリエステル、ポリイミド等のフィルム形成能を有する電気絶縁性ポリマー等を使用できる。
・・・
【0047】FET素子において、半導体層2、ソース電極3、ドレイン電極4及びゲート電極5のうち少なくとも1つのエレメントは、前記共役系高分子を用いて形成することができる。
【0048】本発明の共役系高分子は、ドーピングしない状態では、p型半導体としての性質を有しており、そのまま半導体層に用いることができる。また、適当なドーパントを用いてドーピングすることによって、例えば、n型半導体として用いることもできる。このような共役系高分子は、前記半導体層の材料として有用である。共役系高分子で半導体層を形成する場合、ソース電極、ドレイン電極、ゲート電極は、金属や導電性高分子で形成できる。」

(3)特開平7-221313号公報
同じく、前置審査において通知した拒絶の理由に引用した本願の優先権主張の日前の平成7年8月18日に頒布された特開平7-221313号公報(以下、「引用文献5」という。)には、図1とともに以下の事項が記載されている。
「【0030】(実施例1)図1に本実施例におけるπ-共役系高分子電界効果型トランジスタの構造を示す。まず、無アルカリガラス基板1上にクロムを蒸着し、ゲート電極2とした。次にプラズマCVD法により、5000オングストロームの窒化シリコン膜3を堆積させた後、クロム、金の順に蒸着を行い、通常の光リソグラフィー技術でソース電極4、ドレイン電極5を形成した。続いて、基板を10%濃度のフッ酸に浸漬することにより表面親水化処理をした後、この基板をポリ[3-(ジメチルクロロシリル)ヘキシルチオフェン]の2wt%キシレン溶液に浸漬してからゆっくり引き上げることにより、半導体層6を形成した。
【0031】以上の手順でチャネル長20μm 、チャネル幅2mm、半導体層の厚さ約1μmのπ-共役系高分子電界効果型トランジスタを得た。」

(4)特開平6-291312号公報
同じく、前置審査において通知した拒絶の理由に引用した本願の優先権主張の日前の平成6年10月18日に頒布された特開平6-291312号公報(以下、「引用文献6」という。)には、図1とともに以下の事項が記載されている。
「【0002】
【従来の技術】従来の電界効果型トランジスタ(以下、FET素子と云う)は、半導体層としてシリコンやGaAs単結晶を用いたものが知られている。しかし、これらは高価であるため、より安価な有機半導体、例えば、ポリアセチレンを使用したFET素子が報告されている・・・。」
「【0019】図1は、本発明のFET素子の一例を示す模式断面図である。透明ITOからなるゲート電極2を有する基板1上に、ゲ-ト絶縁膜3が形成されており、その上に通常の真空蒸着法、フォトリソグラフィ技術及びエッチング技術を用いて金等のソース電極4及びドレイン電極5が形成されている。
【0020】上記ソース電極4及びドレイン電極5の上には前記式〔1〕で示される有機半導体層8が形成されている。
【0021】基板1としては、例えば、ガラス、アルミナ燒結体等の無機材料、ポリイミド、ポリエステル、ポリエチレン、ポリフェニレンスルフィド、ポリパラキシレン等の有機材料が使用可能である。」
「【0025】本発明のポイントである有機半導体層8としては、π電子系を確保できる化学構造を有し、かつ、剛直性を維持できる化合物である。」
「【0067】また、上記有機半導体薄膜は、大面積の基板上にも多数,均一に形成することができるので、FET素子を有するマトリックス型の液晶表示装置を提供することが可能である。」

4.本願発明と引用発明との対比
引用文献2(段落【0001】)には、「MOSFET(Metal Oxide
Semiconductor Field Effect Transistor )」と記載されており、「Field Effect Transistor」は一般に「電界効果トランジスタ」と翻訳することが技術常識であるから、引用発明の「MOSFET」は「MOS電界効果トランジスタ」のことである。そして、引用発明における「ソース及びソースのコンタクト領域」、「ドレイン及びドレインのコンタクト領域」及び「ゲート電極」は、本願発明における「ソース」、「ドレイン」及び「ゲート」にそれぞれ相当する。
また、引用発明における「半導体集積回路装置」及び「絶縁基板」は、本願発明における「集積回路」及び「その頂部面が絶縁材料を含む基板」にそれぞれ相当する。
次に、本願発明における「相互接続レベル」は、本願の発明の詳細な説明において、「熱による制約がなくなったので、『相互接続レベル』の製造に対する処理条件を広い範囲から選択できるようになった。」(本願明細書段落【0009】、『』は付加。)、「電界効果トランジスタを形成する前に、『相互接続レベル』上に少なくとも一つの『相互接続レベル』を形成する」(同段落【0028】、『』は付加。)のごとく使用される言葉であり、「第一のレベルの相互接続パターンの金属ランナ14」(同段落【0015】)、「第二のレベルの金属相互接続のランナ22」(同段落【0016】)等を意味するものと認められる。一方、引用発明の「配線層」は、多層配線層を形成するものであって、多層配線層中に少なくとも1つは存在するものである。よって、引用発明の「配線層」は、本願発明の「少なくとも1つの相互接続レベル」に相当し、配線層による「接続」は、少なくとも1つの相互接続レベルによる「相互接続」に相当する。また、引用発明の「多層配線層の上に形成された絶縁膜」は、CVD法や回転塗布法により形成された絶縁膜であって、下層の配線層を覆っていることは明らかであるから、本願発明の「少なくとも一つの相互接続レベルを覆っている絶縁層」に相当する。
そして、引用発明における「シリコン層からなる半導体領域」は「層」を構成しているから、「半導体層」である。
したがって、本願発明と引用発明とは、
「集積回路であって、
a.その頂部面が絶縁材料を含む基板と、
b.前記基板上の、少なくとも1つの相互接続レベルと、
c.前記少なくとも一つの相互接続レベルを覆っている絶縁層と、
d.前記絶縁層上に形成された複数の電界効果トランジスタとを備え、
それぞれの前記電界効果トランジスタが、
i.ソースと、
ii.前記ソースから隔てられたドレインと、
iii.前記ソースとドレインの間のゲートと、
iv.前記ゲート上の半導体層とを有し、
ソース、ドレインおよびゲートの少なくとも一つは前記相互接続レベルによって相互接続されている、集積回路。」
であることで一致し、以下の2点においてのみ相違している。
(1)
本願発明は、「前記少なくとも1つの相互接続レベルの全てが前記複数の電界効果トランジスタの下方に位置している」のに対して、引用発明は、「絶縁基板の上に多層配線層を形成した後に、その上に、MOSFETを形成している」点(以下、「相違点1」という。)
(2)
本願発明は、電界効果トランジスタが「前記ゲート上の有機半導体層」を有しているのに対し、引用発明は、電界効果トランジスタがMOS電界効果トランジスタあって、「前記ゲート上のシリコン層からなる半導体領域」を有している点。(以下、「相違点2」という。)

5.判断
上記相違点について検討する。
(相違点1について)
引用文献2には、多層配線層を形成した後にMOSFETを形成し、「その後、・・・パッシベーション膜14を形成することにより、・・・MOSFETを有する半導体集積回路装置の製造工程を終了する(図12)。」(段落【0032】)と記載されているから、MOSFETの上には配線層が形成されていないことは明らかであり、引用発明は、複数のMOSFETの下に多層配線層(即ち、配線層と層間絶縁膜との組み合わせ)が完成した形で設けられていることとなる。したがって、引用発明において「絶縁基板の上に多層配線層を形成した後に、その上に、MOSFETを形成している」ことは、全ての配線層が複数のMOSFETの下方に位置していることとなるから、本願発明における「前記少なくとも1つの相互接続レベルの全てが前記複数の電界効果トランジスタの下方に位置している」ことと構造的に同等であり、相違点1は実質的なものではない。
(相違点2について)
引用発明は、容易に多層配線層を微細化できるようにすることをその目的の一つとしており(引用文献2段落【0008】)、絶縁基板の上に多層配線層を形成していることによって、多数の層からなる配線層を有する多層配線層を形成できると共に微細加工をもって高集積度の多層配線層を形成できるという効果を得るものであって(同段落【0033】)、この目的・効果は、シリコンを用いた半導体集積回路装置に限られるものでないことは明らかである。
そして、引用発明は、電界効果トランジスタ(MOSFET)の構造として、ゲート電極としての配線層9aを下部に設け、その上にゲート絶縁膜12、該ゲート絶縁膜12上にチャンネル領域となる半導体領域13を形成した、下部ゲート型の構造を採用している。
一方、引用文献6には、ゲート電極を有する基板上に、ゲ-ト絶縁膜が形成され、更にその上に「有機半導体層」が形成された電界効果トランジスタが記載されている。
また、引用文献4には、ゲート電極と絶縁膜とを基板上に設け、その上に、ソース電極、ドレイン電極及び半導体層を設けた絶縁ゲート型の電界効果トランジスタ(FET素子)が記載され、この半導体層を共役系高分子で形成することが記載されており、更に、引用文献5にもπ-共役系高分子電界効果型トランジスタが記載され、無アルカリガラス基板上に、ゲート電極、窒化シリコン膜を形成した後、π-共役系高分子からなる半導体層、即ち、有機半導体層を形成することが記載されている。
したがって、本願の優先権主張の時点において、半導体層として「有機半導体層」を用いた電界効果トランジスタは既に周知のものにすぎず、その構造として、ゲートを下部に設け、その上にゲート絶縁膜、有機半導体層を順次形成した、下部ゲート型の電界効果トランジスタ構造を採用し得ることも、引用文献4ないし6に記載されている。
そして、引用文献6には、安価な有機半導体を使用した電界効果トランジスタが報告されていること(段落【0002】)、有機半導体薄膜は、大面積の基板上にも多数,均一に形成することができること(段落【0067】)が記載されているから、安価な有機半導体を使用した電界効果トランジスタを集積回路に利用することは、引用文献6の記載から直ちに想到し得ることであり、引用発明における、下部にゲートを設けた電界効果トランジスタとして、引用文献4ないし6に記載された、半導体層として「有機半導体層」を用いた電界効果トランジスタを使用すること、即ち、引用発明の「前記ゲート上のシリコン層からなる半導体領域」に代えて、ゲート上の半導体層を「前記ゲート上の有機半導体層」とすることは、当業者が容易になし得ることである。
そして、高い歩留まりとより低いコストの達成という本願発明の効果は、当業者が容易に予測し得る程度のものにすぎない。
なお、請求人が平成17年4月20日付け意見書で主張するように、本願発明が、有機半導体を伴うTFTにおける2つの重要な特殊性、即ち、「有機半導体材料は例えばシリコンのように頑丈ではないこと」、「有機半導体を伴うTFT構造が上下逆のプロセスに適していること」を認識し、これらの技術的問題点を解決するものであるとしても、これらの認識及び副次的効果は、有機半導体に関する技術常識及び引用文献4ないし6に記載の技術的事項に基づいて、当業者が当然に予測し得ることである。
したがって、本願発明は、引用文献2及び引用文献4ないし6に記載された発明に基づいて当業者が容易に発明をすることができたものであり、特許法第29条第2項の規定により特許を受けることができない。

6.むすび
以上のとおりであるから、本願は請求項2ないし請求項10に係る発明について判断するまでもなく、拒絶されるべきものである。
よって、結論のとおり審決する。
 
審理終結日 2007-04-17 
結審通知日 2007-04-18 
審決日 2007-05-07 
出願番号 特願平11-233342
審決分類 P 1 8・ 121- WZ (H01L)
最終処分 不成立  
前審関与審査官 北島 健次河本 充雄  
特許庁審判長 河合 章
特許庁審判官 橋本 武
齋藤 恭一
発明の名称 薄膜トランジスタ  
代理人 岡部 正夫  
代理人 越智 隆夫  
代理人 本宮 照久  
代理人 朝日 伸光  
代理人 臼井 伸一  
代理人 産形 和央  
代理人 加藤 伸晃  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ