• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 4号2号請求項の限定的減縮 特許、登録しない。 H01L
審判 査定不服 4項4号特許請求の範囲における明りょうでない記載の釈明 特許、登録しない。 H01L
審判 査定不服 4項1号請求項の削除 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1173401
審判番号 不服2005-23291  
総通号数 100 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2008-04-25 
種別 拒絶査定不服の審決 
審判請求日 2005-12-01 
確定日 2008-02-21 
事件の表示 特願2002-183513「半導体装置及びその製造方法」拒絶査定不服審判事件〔平成16年 1月29日出願公開、特開2004- 31525〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成14年6月24日の出願であって、平成17年10月28日付けで拒絶査定がなされ、これに対して同年12月1日に拒絶査定に対する審判請求がなされるとともに、同年12月27日に手続補正がなされたものである。

第2 本願発明
1.平成17年12月27日付け手続補正(以下、「本件補正」という。)の適法性
(1)本件補正の内容
本件補正は、補正前の請求項4を補正後の請求項4と補正し、補正前の請求項5を削除し、補正前の請求項6を補正後の請求項5とするとともに、補正前の請求項6が引用する請求項の項番を請求項4とし、なおかつ、明細書の【0022】、【0029】、【0067】、【0068】を補正するものであって、補正後の請求項4は以下のとおりのものである。
「【請求項4】 抵抗値制御のための第1不純物が導入されている高抵抗ポリシリコン領域と、電位を取るために高抵抗ポリシリコン領域よりも高濃度に不純物が導入されている低抵抗ポリシリコン領域を備えた高抵抗素子、及びポリシリコン膜からなるゲート電極を備えたMOSトランジスタを含む半導体装置の製造方法において、以下の工程(A)から(D)を含むことを特徴とする半導体装置の製造方法。
(A)半導体基板上に絶縁膜を介して、高抵抗素子の高抵抗ポリシリコン領域用の第1不純物が導入された高抵抗ポリシリコン膜を形成する工程、
(B)前記高抵抗ポリシリコン膜上に、高抵抗素子の形成領域を覆う第1マスクを形成し、前記第1マスクをマスクにして、前記高抵抗ポリシリコン膜に第3不純物を導入して低抵抗ポリシリコン膜を形成する工程、
(C)前記第1マスクを除去した後、前記高抵抗ポリシリコン膜及び前記低抵抗ポリシリコン膜をパターニングして、前記高抵抗ポリシリコン膜から高抵抗素子パターンを形成し、前記低抵抗ポリシリコン膜からゲート電極パターンを形成する工程、
(D)少なくとも前記高抵抗素子パターンの高抵抗ポリシリコン領域形成領域を覆い、前記高抵抗素子パターンの低抵抗ポリシリコン領域形成領域並びにMOSトランジスタのソース及びドレイン形成領域に開口部をもつ第2マスクを形成し、前記第2マスクをマスクにして、前記低抵抗ポリシリコン領域形成領域並びに前記ソース及びドレイン形成領域に前記第1不純物と同じ導電型であって前記第1不純物よりも拡散係数が小さい第2不純物を注入する工程、を含み、
前記工程(A)における第1不純物が導入された高抵抗ポリシリコン膜を形成する工程は、ポリシリコン膜を堆積した後、イオン注入法により前記第1不純物としてリンを加速エネルギー15?50keV、注入量1×10^(13)?1×10^(16)/cm^(2)程度の条件で前記ポリシリコン膜全面に注入して前記高抵抗ポリシリコン膜とする工程であり、
前記工程(D)における第2不純物を注入する工程は、イオン注入法により、前記第2不純物としてヒ素を加速エネルギー15?50keV、注入量1×10^(14)?1×10^(16)/cm^(2)程度の条件で注入する工程である。」

(2)補正事項の整理
(a)補正事項1
補正事項1は、以下のとおり、補正事項1-1と補正事項1-2に分けられる。
補正事項1-1
補正前の請求項4に、「前記工程(A)における第1不純物が導入された高抵抗ポリシリコン膜を形成する工程は、ポリシリコン膜を堆積した後、イオン注入法により前記第1不純物としてリンを加速エネルギー15?50keV、注入量1×10^(13)?1×10^(16)/cm^(2)程度の条件で前記ポリシリコン膜全面に注入して前記高抵抗ポリシリコン膜とする工程であり、」を追加すること。
補正事項1-2
補正前の請求項4に、「前記工程(D)における第2不純物を注入する工程は、イオン注入法により、前記第2不純物としてヒ素を加速エネルギー15?50keV、注入量1×10^(14)?1×10^(16)/cm^(2)程度の条件で注入する工程である。」を追加すること。
(b)補正事項2
補正前の請求項5を削除すること。
(c)補正事項3
補正前の請求項6を補正後の請求項5とし、補正前の請求項6が引用する請求項4又は5を請求項4とすること。
(d)補正事項4
補正前の【0022】、【0029】、【0067】、【0068】を、補正後の【0022】、【0029】、【0067】、【0068】と補正すること。

(3)補正の内容の検討
(a)補正事項1について
補正事項1-1について
補正事項1-1についての補正は、工程(A)における第1不純物が導入された高抵抗ポリシリコン膜を形成する工程において、第1不純物の導入方法を技術的に限定するものであるから、特許請求の範囲の減縮を目的とするものに該当する。
また、本願明細書の【0039】には、「P型基板1上全面にポリシリコン膜を例えば1500?5000Åの膜厚に堆積する。そのポリシリコン膜の全面に、イオン注入法により、例えば加速エネルギーは15?50keV、注入量は1×10^(13)?1×10^(16)/cm^(2)程度の条件でN型不純物であるリン(第1不純物)を注入して高抵抗ポリシリコン膜31を形成する((A)参照)。」と記載されているから、補正事項1-1についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
補正事項1-2について
補正事項1-2についての補正は、工程(D)における第2不純物を注入する工程において、第2不純物の導入方法を技術的に限定するものであるから、特許請求の範囲の減縮を目的とするものに該当する。
また、本願明細書の【0046】には、「イオン注入法により、フォトレジストパターン37をマスクにして、例えば加速エネルギーは15?50keV、注入量は1×10^(14)?1×10^(16)/cm^(2)程度の条件で、N型不純物であってリンよりも拡散係数が小さいヒ素(第2不純物)を注入する。」と記載されているから、補正事項1-2についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
(b)補正事項2について
補正事項2についての補正は、請求項の削除を目的とするものに該当する。
(c)補正事項3について
補正事項3についての補正は、請求項5を削除することに伴って、請求項の項番を繰り上げ、なおかつ、引用する請求項の項番のうち、請求項5を削除することであるから、明りょうでない記載の釈明を目的とするものに該当する。
(d)補正事項4について
補正事項4についての補正は、補正事項1ないし3についての補正をおこなうことに伴って、発明の詳細な説明を補正するものであり、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。

したがって、補正事項1ないし4についての補正を含む本件補正は、特許法第17条の2第3項及び第4項に規定する要件を満たす。

2.本願発明について
本願の請求項1ないし5に係る発明は、平成17年12月27日付け手続補正により補正された明細書及び図面の記載からみて、その請求項1ないし5に記載された事項により特定されるとおりのものであり、その請求項1に係る発明は、その請求項1に記載された事項により特定される以下のとおりのものである。
「【請求項1】 抵抗値制御のための第1不純物が導入されている高抵抗ポリシリコン領域と、電位を取るために高抵抗ポリシリコン領域よりも高濃度に不純物が導入されている低抵抗ポリシリコン領域を備えた高抵抗素子を含む半導体装置において、
前記低抵抗ポリシリコン領域には、前記高抵抗ポリシリコン領域に導入されている前記第1不純物と同じ導電型であって前記第1不純物よりも拡散係数が小さい第2不純物が導入されており、かつ、
前記低抵抗ポリシリコン領域には前記高抵抗ポリシリコン領域と同じ濃度の前記第1不純物が導入されていることを特徴とする半導体装置。」

第3 刊行物発明
刊行物1.特開2001-320019号公報
原査定の拒絶の理由に引用された、本願の出願日前に日本国内で頒布された特開2001-320019号公報(以下、「刊行物1」という。)には、図1ないし3とともに以下の事項が記載されている。
「【0013】図1(A)?(G)は本発明の半導体装置の製造方法を示す模式的断面図である。
【0014】まず、図1(A)に示すように、半導体基板101内に、通常知られているイオン注入法と適当な熱処理による不純物拡散工程によって、P型の薄い不純物領域であるPWELL領域103とN型の薄い不純物領域であるNWELL領域104を形成し、いわゆるLOCOS法により選択的にフィールド酸化膜102を形成する。ここで図示しないが、必要に応じてフィールド酸化膜102下面に素子分離用のチャネルストップ用の比較的濃い不純物領域を設けておいてもよい。またPWELL領域103とNWELL領域104の一方は必ずしも必要ではないので、形成しなくても良い。
【0015】次に図1(B)に示すように、後にMOSトランジスタが形成される領域に、所定の膜厚のゲート酸化膜201を形成する。なお、ゲート酸化膜201の形成前後に、必要に応じてMOSトランジスタのしきい値制御のためのイオン注入を行なってもよい。その後、全面に多結晶シリコン膜301をCVD法等で形成する。
【0016】次に図1(C)に示すように、多結晶シリコン膜301上を選択的にフォトレジストで覆い、イオン注入法により、リン等のN型の不純物を比較的少量(例えば1E14atms/平方センチメートル)導入したN型の高抵抗領域705およびボロン等のP型の不純物を導入したP型の高抵抗領域702を形成する。
【0017】次に図1(D)に示すように、フィールド酸化膜102上に位置する多結晶シリコン膜301上の、後に抵抗体707となる領域をCVD酸化膜などによるマスク酸化膜302で覆い、それ以外の多結晶シリコン膜301に固相拡散法等によりリンを導入し、配線の用途に十分な低抵抗となるような、濃い不純物濃度の多結晶シリコン膜304を形成する。
【0018】次に図1(E)に示すように、マスク酸化膜302をフッ化水素酸溶液等で除去した後、MOSトランジスタのゲート電極305と、 P型多結晶シリコン抵抗体703及びN型多結晶シリコン抵抗体706部分を残して多結晶シリコン膜301をエッチング除去した後、NMOSトランジスタ領域708とN型多結晶シリコン抵抗体706内の、N型の低抵抗領域704以外の領域をフォトレジストで覆い、イオン注入法によりリンなどのN型の不純物を導入する。この工程によりNMOSトランジスタ領域708にN型のソース領域501とN型のドレイン領域502が形成されると同時に、N型多結晶シリコン抵抗体706内にはN型の低抵抗領域704が形成される。・・・
【0020】引き続き、通常のIC製造工程にのっとり、中間絶縁膜801を形成し、所定の位置にコンタクトホール505を開口し、アルミニウム等からなる配線802を形成し、所定のパタンにエッチング除去した後、保護膜803を形成することにより、図1(G)に示すような半導体装置が完成する。」
「【0025】図2は本発明によるブリーダ抵抗回路を用いたボルテージディテクタの一実施例のブロック図である。・・・
【0027】ボルテージディテクタの基本的な回路構成要素は電流源903、基準電圧回路901、ブリーダー抵抗回路902、誤差増幅器904であり他にインバータ906、N型トランジスタ905および908、P型トランジスタ907などが付加されている。以下に簡単に動作の一部を説明をする。
【0028】VDDが所定の解除電圧以上のときはN型トランジスタ905、908がOFFし、P型トランジスタ907はONとなり出力OUTにはVDDが出力される。このとき誤差増幅器904の入力電圧は(RB+RC)/(RA+RB+RC)*VDDとなる。
【0029】VDDが低下し検出電圧以下になると出力OUTにはVSSが出力される。このときN型トランジスタ905はONで、誤差増幅器904の入力電圧はRB/(RA+RB)*VDDとなる。
【0030】このように、基本的な動作は、基準電圧回路901で発生した基準電圧とブリーダー抵抗回路902で分圧された電圧とを誤差増幅器904で比較することにより行われる。従ってブリーダー抵抗回路902で分圧された電圧の精度がきわめて重要となる。ブリーダー抵抗回路902の分圧精度が悪いと誤差増幅器904への入力電圧がバラツキ、所定の解除あるいは検出電圧が得られなくなってしまう。本発明によるブリーダー抵抗回路を用いることによりICを樹脂パッケージした後も高精度の分圧が可能となるためICとしての製品歩留まりが向上したり、より高精度なボルテージディテクタを製造する事が可能となる。
【0031】図3は本発明によるブリーダ抵抗回路を用いたボルテージレギュレータの一実施例ののブロック図である。
【0032】簡単のため単純な回路の例を示したが、実際の製品には必要に応じて機能を追加すればよい。
【0033】ボルテージレギュレータの基本的な回路構成要素は電流源903、基準電圧回路901、ブリーダー抵抗回路902、誤差増幅器904そして電流制御トランジスタとして働くP型トランジスタ910などである。以下に簡単に動作の一部を説明をする。
【0034】誤差増幅器904は、ブリーダー抵抗回路902によって分圧された電圧と基準電圧回路901で発生した基準電圧とを比較し、入力電圧VINや温度変化の影響を受けない一定の出力電圧VOUTを得るために必要なゲート電圧をP型トランジスタ910に供給する。ボルテージレギュレータにおいても図2で説明したボルテージディテクタの場合と同様に、基本的な動作は、基準電圧回路901で発生した基準電圧とブリーダー抵抗回路902で分圧された電圧とを誤差増幅器904で比較することにより行われる。従ってブリーダー抵抗回路902で分圧された電圧の精度がきわめて重要となる。ブリーダー抵抗回路902の分圧精度が悪いと誤差増幅器904への入力電圧がバラツキ、所定の出力電圧VOUTが得られなくなってしまう。本発明によるブリーダー抵抗回路を用いることによりICを樹脂パッケージした後も高精度の分圧が可能となるためICとしての製品歩留まりが向上したり、より高精度なボルテージレギュレータを製造する事が可能となる。」
したがって、刊行物1には、以下の発明が記載されている。
「多結晶シリコン膜301に、イオン注入法により、リン等のN型の不純物を比較的少量(例えば1E14atms/平方センチメートル)導入したN型の高抵抗領域705から形成されたN型多結晶シリコン抵抗体706と、N型多結晶シリコン抵抗体706内にリンなどのN型の不純物を導入したN型の低抵抗領域704を備えたN型多結晶シリコン抵抗体706を含む半導体装置。」

刊行物2.特開平9-51072号公報
原査定の拒絶の理由に引用された、本願の出願日前に日本国内で頒布された特開平9-51072号公報(以下、「刊行物2」という。)には、図24、28とともに、以下の事項が記載されている。
「【0090】また、先に述べたように、一般的に図24にように、多結晶シリコンで形成される最小抵抗体の長さを短くすると、最小抵抗体の抵抗値ばらつきが大きくなる。これは、前述のグレインサイズの影響と同時に、図28に示すような最小抵抗体R201端部に形成される、オーミックコンタクトを得るための高濃度不純物領域105の熱処理などによる拡散ばらつきの影響が、最小抵抗体の長さ短縮化に伴い大きくなるためである。高濃度不純物領域105の拡散ばらつきが大きいと、1つの最小抵抗体内の2つの高濃度不純物領域105間に存在する低濃度高抵抗領域106の長さのばらつきが大きくなるので抵抗値ばらつきが大きくなる。この拡散自体を小さくすることにより、図24のような多結晶シリコン抵抗の長さを短くすることによって生じる抵抗値ばらつきの増大を抑えることができる。
【0091】例えば、多結晶シリコン抵抗の一部に形成する前述の高濃度不純物をリンを用いずにヒ素を用いることで、抵抗値ばらつきを低減できる。これは、ヒ素の方が拡散係数が小さいため、熱処理などによる拡散及び拡散ばらつきが小さいことを利用している。」

第4 当審の判断
(1)対比
本願の請求項1に係る発明(以下、「本願発明」という。)と刊行物1に記載された発明(以下、「刊行物発明」という。)とを対比検討する。
(a)刊行物発明の「多結晶シリコン膜301に、イオン注入法により、リン等のN型の不純物を比較的少量(例えば1E14atms/平方センチメートル)導入したN型の高抵抗領域705から形成されたN型多結晶シリコン抵抗体706」は、リン等のN型の不純物を導入して抵抗体としており、リン等のN型の不純物により抵抗値を制御していることは明らかであるから、刊行物発明の「N型多結晶シリコン抵抗体706」のうち、「N型の低抵抗領域704」を除く領域は、本願発明の「抵抗値制御のための第1不純物が導入されている高抵抗ポリシリコン領域」に相当する。
(b)刊行物発明の「N型の低抵抗領域704」は、図1(G)及び【0020】の記載から、アルミニウム等からなる配線802が接続されていることは明らかであり、さらに、図2、3及び【0025】ないし【0034】の記載から、刊行物発明を用いたブリーダー抵抗回路は、分圧された電圧を取り出すものであることは明らかであるから、刊行物発明の「N型の低抵抗領域704」は電位を取り出すために設けられたものである。
また、刊行物発明の「N型の低抵抗領域704」は、「リン等のN型の不純物を比較的少量(例えば1E14atms/平方センチメートル)導入したN型の高抵抗領域705から形成されたN型多結晶シリコン抵抗体706」内の一部に、更に、リンなどのN型の不純物を導入したものであるから、「N型多結晶シリコン抵抗体706」のうち、「N型の低抵抗領域704」を除く領域よりも不純物が高濃度に導入されていることは明らかである。
したがって、刊行物発明の「N型多結晶シリコン抵抗体706内にリンなどのN型の不純物を導入したN型の低抵抗領域704」は、本願発明の「電位を取るために高抵抗ポリシリコン領域よりも高濃度に不純物が導入されている低抵抗ポリシリコン領域」に相当する。
(c)刊行物発明の「N型多結晶シリコン抵抗体706」は、本願発明の「高抵抗素子」に相当する。
(d)刊行物発明の「N型の低抵抗領域704」は、「リン等のN型の不純物を比較的少量(例えば1E14atms/平方センチメートル)導入したN型の高抵抗領域705から形成されたN型多結晶シリコン抵抗体706」内の一部に、更に、リンなどのN型の不純物を導入したものであるから、刊行物発明の「N型の低抵抗領域704」には、刊行物発明の「N型多結晶シリコン抵抗体706」のうち、「N型の低抵抗領域704」を除く領域に導入されている不純物と同じ不純物が導入されていることは明らかである。よって、刊行物発明は、本願発明の「前記低抵抗ポリシリコン領域には前記第1不純物が導入されている」構成を備えていることは明らかである。
したがって、本願発明と刊行物発明とは、
「抵抗値制御のための第1不純物が導入されている高抵抗ポリシリコン領域と、電位を取るために高抵抗ポリシリコン領域よりも高濃度に不純物が導入されている低抵抗ポリシリコン領域を備えた高抵抗素子を含む半導体装置において、
前記低抵抗ポリシリコン領域には前記第1不純物が導入されていることを特徴とする半導体装置。」である点で一致し、以下の点で相違する。

相違点
本願発明は、「前記低抵抗ポリシリコン領域には、前記高抵抗ポリシリコン領域に導入されている前記第1不純物と同じ導電型であって前記第1不純物よりも拡散係数が小さい第2不純物が導入されており、かつ、 前記低抵抗ポリシリコン領域には前記高抵抗ポリシリコン領域と同じ濃度の前記第1不純物が導入されている」のに対して、刊行物発明では、「N型の低抵抗領域704」には、「N型多結晶シリコン抵抗体706」全体に導入されている不純物と同じ導電型のリン等のN型の不純物が導入されており、「N型の低抵抗領域704」を形成するためのイオン注入の前に、「N型の低抵抗領域704」を含む「N型多結晶シリコン抵抗体706」全体に、リン等のN型の不純物が導入されているものの、「N型の低抵抗領域704」に導入されている不純物が、「N型多結晶シリコン抵抗体706」全体に導入されているリン等のN型の不純物よりも拡散係数が小さいものであるか否か明らかでない点。

(2)判断
以下、相違点について検討する。
刊行物2には、高濃度不純物領域105と低濃度不純物領域106とからなる多結晶シリコンで形成される最小抵抗体において、高濃度不純物領域105の熱処理などによる拡散ばらつきの影響で抵抗値ばらつきが大きくなることを防ぐために、高濃度不純物をリンを用いずにヒ素を用いることが記載されている。そして、刊行物発明も多結晶シリコンに不純物を導入することにより抵抗体を形成しているから、刊行物2に記載されている抵抗値ばらつきの問題が生じうることは、刊行物発明においても内在する技術的課題となることは当業者には明らかである。したがって、刊行物発明において、「N型の低抵抗領域704」を形成するための不純物として、リンではなく、ヒ素を用いることは当業者にとって何等困難なくなしうる程度のことである。そして、刊行物発明では、「N型の低抵抗領域704」を形成するための不純物の導入の前に、「N型の低抵抗領域704」を含む「N型多結晶シリコン抵抗体706」全体に、リン等のN型の不純物を導入しているから、「N型の低抵抗領域704」を形成するための不純物の導入の前の時点においては、「N型の低抵抗領域704」を含む「N型多結晶シリコン抵抗体706」全体は、同じ濃度のリン等のN型の不純物が導入されていることも明らかである。また、「リン等のN型の不純物」として、刊行物1に明記されている具体的な不純物であるリンを選択することは当業者が適宜選択しうる程度のものにすぎない。
よって、刊行物発明において、「N型の低抵抗領域704」を含む「N型多結晶シリコン抵抗体706」全体に導入されるリン等のN型の不純物としてリンを採用し、なおかつ、「N型の低抵抗領域704」を形成するための不純物としてヒ素を採用することにより、本願発明の如く、「前記低抵抗ポリシリコン領域には、前記高抵抗ポリシリコン領域に導入されている前記第1不純物と同じ導電型であって前記第1不純物よりも拡散係数が小さい第2不純物が導入されており、かつ、 前記低抵抗ポリシリコン領域には前記高抵抗ポリシリコン領域と同じ濃度の前記第1不純物が導入されている」とすることは当業者が容易になし得たものである。
よって、本願発明は、刊行物1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

第5 むすび
以上のとおりであるから、本願は、請求項2ないし5に係る発明について検討するまでもなく、拒絶されるべきものである。
よって、結論のとおり審決する。
 
審理終結日 2007-12-21 
結審通知日 2007-12-25 
審決日 2008-01-07 
出願番号 特願2002-183513(P2002-183513)
審決分類 P 1 8・ 571- Z (H01L)
P 1 8・ 574- Z (H01L)
P 1 8・ 121- Z (H01L)
P 1 8・ 572- Z (H01L)
最終処分 不成立  
前審関与審査官 宇多川 勉  
特許庁審判長 河合 章
特許庁審判官 井原 純
棚田 一也
発明の名称 半導体装置及びその製造方法  
代理人 野口 繁雄  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ