• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 4項4号特許請求の範囲における明りょうでない記載の釈明 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 4号2号請求項の限定的減縮 特許、登録しない。 H01L
審判 査定不服 4項3号特許請求の範囲における誤記の訂正 特許、登録しない。 H01L
審判 査定不服 4項1号請求項の削除 特許、登録しない。 H01L
管理番号 1180060
審判番号 不服2005-21079  
総通号数 104 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2008-08-29 
種別 拒絶査定不服の審決 
審判請求日 2005-11-01 
確定日 2008-06-26 
事件の表示 特願2001-333458「半導体装置の製造方法」拒絶査定不服審判事件〔平成15年 5月16日出願公開、特開2003-142500〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成13年10月30日の出願であって、平成14年4月4日付けで手続補正がなされ、平成17年9月29日付けで拒絶査定がなされ、これに対し、同年11月1日に拒絶査定に対する審判請求がなされるとともに、同年11月17日付けで手続補正がなされたものである。

第2 平成17年11月17日付けの手続補正についての補正却下の決定
[補正却下の決定の結論]
平成17年11月17日付けの手続補正(以下、「本件補正」という。)を却下する。

[理由]
1 本件補正の内容
本件補正は、特許請求の範囲を補正するとともに、明細書の0015段落ないし0018段落を補正するものであり、請求項1ないし4についての補正は以下のとおりである。
補正事項a
本件補正前の請求項1を、
「【請求項1】
全面に広がる最下層のレジストに形成され、ゲート電極のファインゲート部に相当する第1開口部と、第1開口部上に位置しファインゲート部よりも広いオーバーゲート部に相当し且つその断面形状が庇形状をなす第2開口部とを備え、当該第2開口部の前記オーバーゲート部の先端に位置する角部がすべて90度よりも大きな角度で構成された、複数回の現像工程がなされる多層構造のレジストパターンを形成する工程と、
前記多層構造のレジストパターン上の全面に電極材料を蒸着法により被着した後、前記多層構造のレジストを除去することで前記ファインゲート部とオーバーゲート部を備えるゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。」と補正したこと。
補正事項b
本件補正前の請求項2を、
「【請求項2】
全面に広がる最下層のレジストに形成され、ゲート電極のファインゲート部に相当する第1開口部と、第1開口部上に位置しファインゲート部よりも広いオーバーゲート部に相当し且つその断面形状が庇形状をなす第2開口部とを備え、当該第2開口部の前記オーバーゲート部の先端に位置する角部が円弧状にせしめられた、複数回の現像工程がなされる多層構造のレジストパターンを形成する工程と、
前記多層構造のレジストパターン上の全面に電極材料を蒸着法により被着した後、前記多層構造のレジストを除去することで前記ファインゲート部とオーバーゲート部を備えるゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。」と補正したこと。
補正事項c
本件補正前の請求項3を、
「【請求項3】
全面に広がる最下層のレジストに形成され、ゲート電極のファインゲート部に相当する第1開口部と、第1開口部上に位置しファインゲート部よりも広いオーバーゲート部に相当し且つその断面形状が庇形状をなす第2開口部とを備え、当該第2開口部の前記オーバーゲート部の先端に位置する角部が開口の内側に凸の階段形状で構成された、複数回の現像工程がなされる多層構造のレジストパターンを形成する工程と、
前記多層構造のレジストパターン上の全面に電極材料を蒸着法により被着した後、前記多層構造のレジストを除去することで前記ファインゲート部とオーバーゲート部を備えるゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。」と補正したこと。
補正事項d
本件補正前の請求項4を、
「【請求項4】
全面に広がる最下層のレジストに形成され、ゲートゲート電極のファインゲート部に相当する第1開口部と、第1開口部上に位置しファインゲート部よりも広いオーバーゲート部に相当し且つその断面形状が庇形状をなす第2開口部とを備え、当該第2開口部の前記オーバーゲート部の先端に位置する角部が選択的に多重に露光された、複数回の現像工程がなされる多層構造のレジストパターンを形成する工程と、
前記多層構造のレジストパターン上の全面に電極材料を蒸着法により被着した後、前記多層構造のレジストを除去することで前記ファインゲート部とオーバーゲート部を備えるゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。」と補正したこと。

2 本件補正についての検討
2-1 補正事項の整理
補正事項a?dを整理すると、以下のとおりである。
2-1-1 補正事項a
補正事項aについての補正は、本件補正前の請求項1の「ゲート電極のファインゲート部に相当する第1開口部」を、「全面に広がる最下層のレジストに形成され、ゲート電極のファインゲート部に相当する第1開口部」と補正(以下、「補正事項a-1」という。)し、本件補正前の請求項1の「前記レジストパターン」を、「前記多層構造のレジストパターン」と補正(以下、「補正事項a-2」という。)し、本件補正前の請求項1の「電極材料を被着」を、「全面に電極材料を蒸着法により被着」と補正(以下、「補正事項a-3」という。)し、本件補正前の請求項1の「被着する」を、「被着した後、前記多層構造のレジストを除去する」と補正(以下、「補正事項a-4」という。)したものである。
2-1-2 補正事項b
補正事項bについての補正は、上記補正事項aと同様に、本件補正前の請求項2の「ゲート電極のファインゲート部に相当する第1開口部」を、「全面に広がる最下層のレジストに形成され、ゲート電極のファインゲート部に相当する第1開口部」と補正(以下、「補正事項b-1」という。)し、本件補正前の請求項2の「前記レジストパターン」を、「前記多層構造のレジストパターン」と補正(以下、「補正事項b-2」という。)し、本件補正前の請求項2の「電極材料を被着」を、「全面に電極材料を蒸着法により被着」と補正(以下、「補正事項b-3」という。)し、本件補正前の請求項2の「被着する」を、「被着した後、前記多層構造のレジストを除去する」と補正(以下、「補正事項b-4」という。)したものである。
2-1-3 補正事項c
補正事項cについての補正は、上記補正事項a、bと同様に、本件補正前の請求項3の「ゲート電極のファインゲート部に相当する第1開口部」を、「全面に広がる最下層のレジストに形成され、ゲート電極のファインゲート部に相当する第1開口部」と補正(以下、「補正事項c-1」という。)し、本件補正前の請求項3の「前記レジストパターン」を、「前記多層構造のレジストパターン」と補正(以下、「補正事項c-2」という。)し、本件補正前の請求項3の「電極材料を被着」を、「全面に電極材料を蒸着法により被着」と補正(以下、「補正事項c-3」という。)し、本件補正前の請求項3の「被着する」を、「被着した後、前記多層構造のレジストを除去する」と補正(以下、「補正事項c-4」という。)したものである。
2-1-4 補正事項d
補正事項dについての補正は、上記補正事項a?cと同様に、本件補正前の請求項4の「ゲート電極のファインゲート部に相当する第1開口部」を、「全面に広がる最下層のレジストに形成され、ゲート電極のファインゲート部に相当する第1開口部」と補正(以下、「補正事項d-1」という。)し、本件補正前の請求項4の「前記レジストパターン」を、「前記多層構造のレジストパターン」と補正(以下、「補正事項d-2」という。)し、本件補正前の請求項4の「電極材料を被着」を、「全面に電極材料を蒸着法により被着」と補正(以下、「補正事項d-3」という。)し、本件補正前の請求項4の「被着する」を、「被着した後、前記多層構造のレジストを除去する」と補正(以下、「補正事項d-4」という。)したものである。

2-2 補正の目的の適否及び新規事項の追加の有無についての検討
以下、補正事項aないしdについて検討する。
2-2-1 補正事項aについて
補正事項aについての補正は、補正事項a-1ないし補正事項a-4からなるので、それぞれ検討する。
・補正事項a-1について
補正事項a-1についての補正は、本件補正前の請求項1の「ゲート電極のファインゲート部に相当する第1開口部」を「全面に広がる最下層のレジストに形成され、ゲート電極のファインゲート部に相当する第1開口部」と限定したものである。
そして、本願の願書に最初に添付した明細書の【0024】段落及び【0027】段落には、「ストッパ層5の露出した表面上に第1レジスト層10、第2レジスト層11、第3レジスト層12を公知のスピンコート法などによって形成する。」及び、「図2に示す工程によって露出した第1レジスト層10に対して、電子ビーム露光法を使用してファインゲート部のパターンを露光し、その後、現像処理(さらにはリンス処理など)を実施することにより、ファインゲート部のパターンを形成する。」と記載されているので、第1開口部に相当するファインゲート部のパターンは、最下層のレジストに相当する第1レジスト層10に形成されており、しかも、第1レジスト層10を公知のスピンコート法によって形成すると、レジストが全面に広がることは、明らかである。
したがって、補正事項a-1についての補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当するので、補正事項a-1についての補正は、特許法第17条の2第4項第2号に規定する要件を満たす。
・補正事項a-2について
補正事項a-2についての補正は、本件補正前の請求項1の「前記レジストパターン」を「前記多層構造のレジストパターン」と補正したものであり、本件補正前の請求項1の「前記レジストパターン」が、単層であるか多層であるかについて、多層から構成されるものであると限定するものである。
したがって、補正事項a-2についての補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当するので、補正事項a-2についての補正は、特許法第17条の2第4項第2号に規定する要件を満たす。
・補正事項a-3について
補正事項a-3についての補正は、本件補正前の請求項1の「電極材料を被着」を「全面に電極材料を蒸着法により被着」と限定したものである。
そして、本願の願書に最初に添付した明細書の【0028】段落及び【0029】段落には、「図4に示すように、以上の工程によって形成されたレジストパターンに対してゲート電極材料を被着する。」及び、「本実施形態では、Ti層/Pt層/Au層の三層構造をもっている。各層の詳細は以下の通りである。
Ti層7-1: 厚み: 10nm 成膜方法:蒸着法
Pt層7-2: 厚み: 50nm 成膜方法:蒸着法
Au層7-3: 厚み: 400 nm 成膜方法:蒸着法」と記載されている。また、図4を参照すると、電極材料は、全面に被着されていることが示されている。
したがって、補正事項a-3についての補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当するので、補正事項a-3についての補正は、特許法第17条の2第4項第2号に規定する要件を満たす。
・補正事項a-4について
補正事項a-4についての補正は、本件補正前の請求項1の「被着する」を「被着した後、前記多層構造のレジストを除去する」と補正したものである。
そして、本件補正後の請求項1の「前記多層構造のレジストを除去する」(工程)という発明を特定するための事項は、本件補正前の請求項1の「被着する」(工程)という発明を特定するための事項に追加されたものであり、工程の追加となっている。
すると、補正事項a-4についての補正は、発明を特定するための事項である工程を追加するものであるから、特許請求の範囲の減縮を目的とするものではない。また、補正事項a-4についての補正は、請求項の削除、誤記の訂正、明りょうでない記載の釈明のいずれを目的とするものにも該当しないことは明らかであるので、補正事項a-4についての補正は、特許法第17条の2第4項第1号から第4号に規定する要件を満たさない。
したがって、補正事項a-4についての補正を含む補正事項aについての補正は、特許法第17条の2第4項に規定する要件を満たさない。
2-2-2 補正事項bないしdについて
補正事項bないしdについての補正は、検討すべき事項が、上記「2-2-1 補正事項aについて」と同様であるので、「補正事項aについて」において検討したと同様の理由により、補正事項b-4、c-4、d-4についての補正を含む補正事項b、c、dについての補正は、特許法第17条の2第4項に規定する要件を満たさない。

3 むすび
以上のとおり、本件補正は、特許法第17条の2第4項に規定する要件を満たさない。
よって、本件補正は、特許法第159条第1項において読み替えて準用する同法第53条第1項の規定により、却下されるべきものである。

第3 本願発明について
平成17年11月17日付けの手続補正は上記「第2」のとおり却下されたので、本願の請求項1ないし9に係る発明は、願書に最初に添付した明細書の特許請求の範囲の請求項1ないし9に記載された事項により特定されるものであり、また、本願の請求項10に係る発明は、平成14年4月4日付けの手続補正により補正された特許請求の範囲の請求項10に記載された事項により特定されるものであり、本願の請求項1ないし10に係る発明のうち、請求項2に係る発明は、次のとおりのものである。
「【請求項2】 ゲート電極のファインゲート部に相当する第1開口部と、第1開口部上に位置しファインゲート部よりも広いオーバーゲート部に相当し且つその断面形状が庇形状をなす第2開口部とを備え、当該第2開口部の前記オーバーゲート部の先端に位置する角部が円弧状にせしめられた、複数回の現像工程がなされる多層構造のレジストパターンを形成する工程と、
前記レジストパターン上に電極材料を被着することで前記ファインゲート部とオーバーゲート部を備えるゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。」

第4 引用刊行物記載の発明
1 原査定の拒絶の理由に引用され、本願の出願前に日本国内において頒布された刊行物1(特開平10-144582号公報)には、図13及び図14とともに、「半導体装置の製造方法」(発明の名称)に関して、
「【0002】
【従来の技術】ミリ波等の周波数帯域で動作させる電界効果トランジスタ(以下、FETと称す)である例えばHEMTやMESFET等には、ゲートとしていわゆるT型ゲートが用いられている。このT型ゲートを用いると、ゲート抵抗、ソース抵抗を低減できると共に、ゲート-ソース間容量を低減できるため、FETの遮断周波数を向上させることができる。このようなT型ゲートを形成する方法は、従来より多数発明されているが、その一例として、感度の異なるレジストを複数層形成し、これら複数のレジスト層を用いてT型ゲートを形成する方法がある。例えば3層のレジストを用いてT型ゲートを形成する方法の一つに、特開平5-265223号公報に記載された方法がある。
【0003】3層レジスト法の適応形態の一つに以下の方法がある。図13(a)に示すように、半導体基板1上に、まず感度が低いレジストにより第1レジスト層2を形成する。そして、この第1レジスト層2上に、第1レジスト層2よりも感度の高いレジストで第2レジスト層3を形成する。更に、この第2レジスト層3上に、第2レジスト層3よりも感度の低いレジストで第3レジスト層4を形成する。この後、第3レジスト層4及び第2レジスト層3の広い範囲を電子線で一括描画(図13(a)にて矢印で示す)してから、一括現像することにより、T型ゲートの頭部を形成するための開口部5を第2レジスト層3及び第3レジスト層4に形成する(図13(b)参照)。
【0004】次に、第1レジスト層2のうちの上記開口部5によって露出した部分の中央部を電子線で描画(図13(b)にて矢印で示す)してから、現像することにより、T型ゲートの足部を形成するための開口部6を形成する(図13(c)参照)。続いて、ゲート用の金属を蒸着した後、レジスト層2、3、4及びレジスト層4上に蒸着された金属層をリフトオフすることにより、T型ゲートを形成するように構成されている。
【0005】
【発明が解決しようとする課題】しかしながら、上記従来構成では、図14に示すように、第2レジスト層3の現像時、または、その後の工程時に、開口部5の底部において第2レジスト層3の下端部から第1レジスト層2を貫くようなクラック7が発生するという問題点が生じた。このクラック7が発生する原因として、以下のことが考えられる。即ち、レジスト層2、3、4を形成する際のベーキング工程において、半導体基板1とレジスト層2、3、4との熱膨張係数の差により、レジスト層の内部に応力が発生する。そして、第2レジスト層3及び第3レジスト層4の現像時に、開口部5の形状によってクラック7が発生する部分に上記応力が集中するため、クラック7が発生してしまうと考えられるのである。」ことが、記載されている。

以上の記載から、刊行物1には、従来の技術として、以下の発明が記載されている。
「半導体基板1上に、感度が低いレジストにより第1レジスト層2を形成し、前記第1レジスト層2上に、第1レジスト層2よりも感度の高いレジストで第2レジスト層3を形成し、前記第2レジスト層3上に、第2レジスト層3よりも感度の低いレジストで第3レジスト層4を形成して、感度の異なるレジストを複数層形成し、第3レジスト層4及び第2レジスト層3の広い範囲を電子線で一括描画してから、一括現像することにより、T型ゲートの頭部を形成するための開口部5を第2レジスト層3及び第3レジスト層4に形成し、第1レジスト層2のうちの前記開口部5によって露出した部分の中央部を電子線で描画してから、現像することにより、T型ゲートの足部を形成するための開口部6を形成し、続いて、ゲート用の金属を蒸着することにより、T型ゲートを形成することを特徴とする半導体装置の製造方法。」

2 原査定の拒絶の理由に引用され、本願の出願前に日本国内において頒布された刊行物2(特開平5-166810号公報)には、図1?図8とともに、「半導体装置」(発明の名称)に関して、
「【0002】
【従来の技術】図5は従来の半導体装置の一例を示す要部斜視図であり、図において1は半導体素子、2は外部との電気的接続用としてAu等の金属厚膜で半導体素子1上に形成されたバンプである。
【0003】つぎに、図6の(a)?(f)に基づいて上記従来のバンプ2の形成方法について説明する。まず、図6の(a)に示すように、半導体素子1上に例えばTi-W/Auからなる金属膜3を1000Å被覆する。ついで、図6の(b)に示すように、フォトレジスト4を約25μm被覆する。その後、所望のパターンのフォトマスク(図示せず)を用いて露光現像を行い、図6の(c)に示すように、フォトレジスト4にフォトマスクのパターンと同等の開口部4aを形成する。この時、開口部4aは、図7に示すように、矩形形状となっている。さらに、金属膜3を陰極として例えばAuの電気めっきを行い、図6の(d)に示すように、フォトレジスト4の開口部4aの金属膜3上にバンプ2となるAuを約20μm析出させる。
【0004】そこで、図6の(e)に示すように、フォトレジスト4を剥離した後、図6の(f)に示すように、露出している金属膜3を除去し、半導体素子1上に、フォトレジスト4の開口部4aと同等の形状のAuのバンプ2を形成している。」
「【0006】
【発明が解決しようとする課題】従来の半導体装置は以上のように、半導体素子1上に矩形形状のバンプ2を形成していたので、半導体素子1上に形成されたフォトレジスト4の開口部4a内にバンプ2を形成する厚膜の金属膜を析出させる際に、金属膜の析出成長がフォトレジスト4の開口部4aの側壁部分で強制的に阻止されるため、開口部4aの側壁部分が押されてフォトレジスト4の内部に応力が生じ、この応力が開口部4aの角部に集中して、図8に示すように、フォトレジスト4にクラック5が発生してしまう。その結果、クラック5に沿って金属膜が成長してバンプ2間がショートしたり、隣接する開口部4a間のフォトレジスト4がめっき工程中に剥離するという課題があった。」、
「【0010】
【実施例】以下、この発明の実施例を図について説明する。
実施例1.図1はこの発明の実施例1を示す半導体装置の要部斜視図であり、図において図5に示した従来の半導体装置と同一または相当部分には同一符号を付し、その説明を省略する。図において、6は角部に角度θの面取り6aが設けられた矩形形状を有し、半導体素子1上に形成されたバンプである。
【0011】つぎに、上記実施例1の作製方法について説明する。Ti-W/Auからなる金属膜3が被覆された半導体素子1上にフォトレジスト4を被覆した後、所望のパターンのフォトマスクを用いて露光現像を行い、図2に示すように、フォトレジスト4の角部に面取り部4bを有する矩形形状の開口部4aを形成する。ついで、金属膜3を陰極としてAuの電気メッキを行い、開口部4aの形状と同等の形状に約20μmのAuを析出し、その後フォトレジスト4および露出する金属膜3を剥離除去して、半導体素子1上にバンプ6を形成する。
【0012】ここで、10μm以上の厚膜のバンプ6を析出形成する場合、バンプ6の面取り6aの角度θを120°未満とすると、バンプ6の金属析出成長時に生じるフォトレジスト4の内部応力により、フォトレジスト4の開口部4aの角部にクラックが発生してしまい、クラック5に沿って金属膜が成長してバンプ6間がショートしたり、隣接する開口部4a間のフォトレジスト4がめっき工程中に剥離してしまった。また、バンプ6の面取り6aの角度θを120°以上とすると、バンプ6の金属析出成長時に生じるフォトレジスト4の内部応力の開口部4aの角部への集中が抑えられ、クラック5の発生を防止できた。
【0013】このように、上記実施例1によれば、半導体素子1上に形成するバンプ6の形状を、角部に120°以上の角度θの面取り6aを有する矩形形状としているので、10μm厚以上の厚膜のバンプ6形成の際に、フォトレジスト4の開口部4aの角部への応力集中が低減され、クラック5の発生が抑えられ、バンプ6間のショートや電気メッキ工程中のフォトレジスト4の剥離がなく、安定して厚膜のバンプ6を形成できるという効果がある。
【0014】実施例2.上記実施例1では、バンプ6の形状を角部に面取り6aを有する矩形形状とするものとしているが、この実施例2では、図3および図4に示すように、バンプ6の形状を角部に円弧6bを有する矩形形状とするものとし、同様の効果を奏する。」、
が、記載されている。

第5 当審の判断
1 対比
本願の請求項2に係る発明(以下、「本願発明2」という。)と刊行物1に記載された発明(以下、「刊行物1発明」という。)とを対比する。
(a)刊行物1の図13及びその説明から、レジスト層3を除去した部分の上部にもレジスト層4が形成されることは明らかであり、その形状は「ひさし」と同等の形状であるからも明らかであるから、刊行物1発明の「T型ゲートの足部を形成するための開口部6」、「T型ゲートの頭部を形成するための開口部5」は、それぞれ、本願発明2の「ゲート電極のファインゲート部に相当する第1開口部」、「第1開口部上に位置しファインゲート部よりも広いオーバーゲート部に相当し且つその断面形状が庇形状をなす第2開口部」に相当する。
(b)刊行物1発明の「感度が低いレジストにより第1レジスト層2を形成し、前記第1レジスト層2上に、第1レジスト層2よりも感度の高いレジストで第2レジスト層3を形成し、前記第2レジスト層3上に、第2レジスト層3よりも感度の低いレジストで第3レジスト層4を形成して、感度の異なるレジストを複数層形成し、第3レジスト層4及び第2レジスト層3の広い範囲を電子線で一括描画してから、一括現像することにより、T型ゲートの頭部を形成するための開口部5を第2レジスト層3及び第3レジスト層4に形成し、第1レジスト層2のうちの前記開口部5によって露出した部分の中央部を電子線で描画してから、現像することにより、T型ゲートの足部を形成するための開口部6を形成」するとの構成は、第1レジスト層2、第2レジスト層3、第3レジスト層4からなる複数層のレジストを有し、また、現像が2回行われているので、本願発明2の「複数回の現像工程がなされる多層構造のレジストパターンを形成する工程」に相当する。
(c)刊行物1の「T型ゲートの足部を形成するための開口部6を形成する(図13(c)参照)。続いて、ゲート用の金属を蒸着した後、レジスト層2、3、4及びレジスト層4上に蒸着された金属層をリフトオフすることにより、T型ゲートを形成するように構成されている。」(0004段落)の記載から、刊行物1において、ゲート用の金属は、レジスト層4の上にも蒸着することは明らかであるから、刊行物1発明の「ゲート用の金属を蒸着することにより、T型ゲートを形成する」との構成は、本願発明2の「前記レジストパターン上に電極材料を被着することで前記ファインゲート部とオーバーゲート部を備えるゲート電極を形成する工程」に相当する。

したがって、本願発明2と刊行物1発明とは、
「ゲート電極のファインゲート部に相当する第1開口部と、第1開口部上に位置しファインゲート部よりも広いオーバーゲート部に相当し且つその断面形状が庇形状をなす第2開口部とを備え、複数回の現像工程がなされる多層構造のレジストパターンを形成する工程と、
前記レジストパターン上に電極材料を被着することで前記ファインゲート部とオーバーゲート部を備えるゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。」という点で一致し、以下の点で相違している。
相違点1
本願発明2は、「当該第2開口部の前記オーバーゲート部の先端に位置する角部が円弧状にせしめられた」「レジストパターンを形成」する工程を備えているのに対して、刊行物1発明は、このようなレジストパターンを形成する工程を備えていない点。

2 判断
そこで、上記相違点1について検討する。
(a)刊行物2には、「半導体素子1上に形成されたフォトレジスト4の開口部4a内にバンプ2を形成する厚膜の金属膜を析出させる際に、金属膜の析出成長がフォトレジスト4の開口部4aの側壁部分で強制的に阻止されるため、開口部4aの側壁部分が押されてフォトレジスト4の内部に応力が生じ、この応力が開口部4aの角部に集中して、図8に示すように、フォトレジスト4にクラック5が発生してしまう。」(【0006】段落)という課題の記載があり、その解決のために、「露光現像を行い、図2に示すように、フォトレジスト4の角部に面取り部4bを有する矩形形状の開口部4aを形成する。」(【0011】段落)こと、「実施例2.上記実施例1では、バンプ6の形状を角部に面取り6aを有する矩形形状とするものとしているが、この実施例2では、図3および図4に示すように、バンプ6の形状を角部に円弧6bを有する矩形形状とするものとし、同様の効果を奏する。」(【0014】段落)ことが記載されている。そして、上記【0014】段落に記載の実施例2においては、図4を参照すると、フォトレジスト4の角部に円弧を有する矩形形状の開口部4aを形成していることが示されている。
(b)ところで、本願発明2の課題は、「図10から明らかなように、レジスト層の最上層である第3レジスト層12が、ゲート電極の先端部の角部において割れていることがわかる。このレジスト割れは、第1レジスト層10のパターン(ファインゲート部)を現像あるいはその後のリンス工程において発生しており、これら工程において、第1レジスト層10が(さらには、第2あるいは第3レジスト層をも含み)急激に膨張・収縮が起きた結果、発生していると思われる。なお、第3レジスト層12のレジスト割れは、第2レジスト層11がサイドエッチングされた領域、すなわち、庇(ひさし)状になった領域だけでなく、その下部の第2レジスト層11や第1レジスト層10が積層された領域にも進行している。」(本願明細書【0011】段落)ことであり、レジスト割れは、「第1レジスト層10が(さらには、第2あるいは第3レジスト層をも含み)急激に膨張・収縮が起きた結果、発生している」ので、膨張・収縮によるストレス(応力に相当)が生じることにより、レジスト割れが発生していることが、理解できる。
(c)すると、刊行物2の記載の「金属膜の析出成長」により「フォトレジスト4の開口部4a」の「側壁部分が押されてフォトレジスト4の内部に」生じる「応力」と、本願発明2の「第1レジスト層10のパターン(ファインゲート部)を現像あるいはその後のリンス工程において」、「第1レジスト層10が(さらには、第2あるいは第3レジスト層をも含み)急激に膨張・収縮が起きた結果、発生している」ストレス(応力に相当)とは、応力の原因は、違うものの、「各角部におけるストレス」を「分散」する(本願明細書【0015】段落)ため、あるいは「角部への応力の集中を緩和する」(刊行物2【0009】段落)ために、応力に対して、割れ、あるいはクラックが発生しないようなレジストパターンの形状にしたいという点では、課題が共通である。
(d)また、刊行物1には、「上記従来構成では、図14に示すように、第2レジスト層3の現像時、または、その後の工程時に、開口部5の底部において第2レジスト層3の下端部から第1レジスト層2を貫くようなクラック7が発生するという問題点が生じた。このクラック7が発生する原因として、以下のことが考えられる。即ち、レジスト層2、3、4を形成する際のベーキング工程において、半導体基板1とレジスト層2、3、4との熱膨張係数の差により、レジスト層の内部に応力が発生する。そして、第2レジスト層3及び第3レジスト層4の現像時に、開口部5の形状によってクラック7が発生する部分に上記応力が集中するため、クラック7が発生してしまう」(【0006】段落)という課題の記載があり、複数層のレジスト層中のクラック7が発生する場所は異なるものの、応力によりレジスト層にクラック7が発生するという点では、本願発明2及び刊行物2の記載と課題が共通である。
(e)さらに、例えば、以下の周知文献1又は2に記載されているように、レジストパターンを形成するにあたり、応力の集中を緩和するために、レジストパターンの必要な角部を円弧状にすることは、周知技術である。
(e-1)周知文献1.特開平10-154651号公報(原審の拒絶理由通知で提示した先行技術文献)には、図4及び図10とともに、以下の事項が記載されている。
「【0005】 【発明が解決しようとする課題】しかしながら、上記従来構成では、図10に示すように、第2レジスト層3の現像時、または、その後の工程時に、開口部5の底部において第2レジスト層3の下端部から第1レジスト層2を貫くようなクラック7が発生するという問題点が生じた。このクラック7が発生する原因として、以下のことが考えられる。まず、第2レジスト層3及び第3レジスト層4を電子線で描画するときに、第1レジスト層2がある程度電子線に被曝することにより、第2レジスト層3及び第3レジスト層4を現像するときに第1レジスト層2が現像液に溶解し易くなることである。
【0006】また、レジスト層2、3、4を形成する際のベーキング工程において、半導体基板1とレジスト層2、3、4との熱膨張係数の差により、レジスト層の内部に応力が発生する。そして、第2レジスト層3及び第3レジスト層4の現像時に、開口部5の形状によってクラック7が発生する部分に上記応力が集中することである。そして、これら2つの要因が加わることによって、上記クラック7が発生してしまうと考えられるのである。」
「【0030】これにより、上記露光後現像したときにレジスト層25、26に形成される電極形成用開口部27の形状は、該電極形成用開口部27の左右の端部の下部に位置する隅部27aが丸みを帯びた形状となる(図4(c)参照)。」
「【0032】更に、上記構成では、電極形成用開口部27の内底部の隅部27aが丸みを帯びた形状であるので、現像時またはその後の工程において、下地構造23と複数のレジスト層24、25、26との熱膨張係数の差により発生する応力の集中を緩和することができる。
【0033】これにより、上記実施例の場合、第1レジスト層24のうちの電極形成用開口部27の内底部端部において、クラック(レジストクラック)が発生し難くなる。」
(e-2)周知文献2.特開2000-306958号公報(原審の拒絶理由通知で提示した先行技術文献)には、図1?図5とともに、以下の事項が記載されている。
「【0008】・・・ベースフィルム6の上面にはフォトソルダーレジスト11が配設されている。このフォトソルダーレジスト11は、従来ではデバイスホール7を囲繞するように矩形枠状形状(図3参照)に形成されていた。また、このフォトソルダーレジスト11は通常ベースフィルム6よりも硬質な絶縁性樹脂(例えば、エポキシ系樹脂)により形成されており、配線パターン8の上部を覆うことにより、この配線パターン8を保護する機能を奏している。・・・
【0009】・・・前記のように、フォトソルダーレジスト11は、配線パターン8の保護及び絶縁性の確保を図るためベースフィルム6と異なる樹脂を用いており、よってフォトソルダーレジスト11の熱線膨張率とベースフィルム6の熱線膨張率は異なっている。」
「【0011】 【発明が解決しようとする課題】・・・上記した従来構成の半導体装置1において、この加熱処理により急激な温度変化等の熱ストレスが印加されると、フォトソルダーレジスト11とベースフィルム6の熱線膨張率差に起因してTABテープ3内には応力が発生する。
【0012】前記のようにベースフィルム6に対しフォトソルダーレジスト11は硬度が高いため、この応力は主にフォトソルダーレジスト11側に発生する。また、応力の発生は断面積の変化が急激な箇所に集中する特性がある(応力集中)。よって、前記のように矩形枠状形状を有したフォトソルダーレジスト11では、特にデバイスホール7のコーナー部と対向する位置(図3に矢印Bで示す位置)に応力は集中する。
【0013】このため従来構成の半導体装置1では、図1に示すように、加熱処理時においてフォトソルダーレジスト11のデバイスホール7のコーナー部と対向する位置にクラック15や割れが発生してしまうという問題点があった。」
「【0029】 【発明の実施の形態】 次に、本発明の実施の形態について図面と共に説明する。図4及び図5は、本発明の第1実施例である半導体装置20Aを示している。図4は半導体装置20AのTABテープ23が切断される前の状態を示す平面図であり、図5は半導体装置20Aのデバイスホール27の近傍を拡大して示す平面図である。」
「【0037】ここで、フォトソルダーレジスト31の形成状に注目する。本実施例では、フォトソルダーレジスト31のデバイスホール17のコーナー部と対向する位置に湾曲形状を有した面取り部35を形成したことを特徴としている。尚、ここで言う“対向”とは、ベースフィルム26上において、平面方向に対し対峙した状態をいう。
【0038】この面取り部35は、半径Rの円弧形状とされている。・・・ところで、前記のようにフォトソルダーレジスト31とベースフィルム26との間に熱膨張差があると、熱印加時においてTABテープ23の内部に応力が発生する。また、ポリイミドよりなるベースフィルム26に対してエポキシ系樹脂よりなるフォトソルダーレジスト31の方が硬度が高いため、この応力は主にフォトソルダーレジスト31側に発生し、また断面積の変化が急激なデバイスホール27のコーナー部と対向する位置に集中する特性(応力集中)があることも前述した通りである。
【0039】本実施例では、この応力が集中しやすいフォトソルダーレジスト31のデバイスホール27のコーナー部と対向する位置に面取り部35を形成している。このように面取り部35を形成することにより、図1に示される従来のような直角な形状に比べ、フォトソルダーレジスト31のデバイスホール27のコーナー部と対向する位置における断面積の変化を緩やかにすることができ、よって応力集中の発生を有効に防止することが可能となる。即ち、面取り部35は、フォトソルダーレジスト31内に発生する内部残留応力を緩和する応力緩和部として機能する。
【0040】このように、フォトソルダーレジスト31内に発生する内部残留応力を緩和する応力緩和部として機能する面取り部35を、応力集中が発生し易い箇所に配設することにより、ベースフィルム26とフォトソルダーレジスト31との熱膨張差に起因して発生する応力が上記のコーナー部に集中することを防止でき、よって応力集中によりフォトソルダーレジスト31にクラックが発生することを防止することができる。これにより、クラックの発生により配線パターン28が切断されることもなくなり、半導体装置20Aの信頼性を向上させることができる。」
(f)すると、上記周知技術によれば、レジストパターンを形成するにあたり、応力の集中を緩和するために、レジストパターンの必要な角部を円弧状にすることは、周知であるから、上記周知技術と同様に、フォトレジスト4の角部に円弧を有する矩形形状の開口部4aを形成している刊行物2に記載されている技術を、本願発明2及び刊行物2の課題と課題が共通である、刊行物1発明の複数層のレジスト層に適用することは、当業者が容易になしえたものである。
(g)応力の集中を緩和するためにレジストパターンの必要な角部を円弧状にするとの従来周知の技術を刊行物1発明の複数のレジスト層に適用する際に、第1レジスト層2に適用することは、T型ゲートの足部を形成するための開口部6が細長く微細な構造であるために、応力を緩和する効果がほとんどなく、庇形状の下側の第2レジスト層3に適用することは、第2レジスト層3は、現像液等による横方向エッチングによって、ある程度角部が円弧になるものであるから、適用する必要が少なく、本願発明2の庇形状をなす第2の開口部に相当する部分に相当する、刊行物1発明の複数層のレジスト層の第3レジスト層4に適用することは、最も効果が高いものであることは容易に予想できるものと認められるから、レジストパターンの必要な角部を円弧状にするとの構成を第3レジスト層4に用いることは、当業者が適宜なしえたものである。
(h)したがって、刊行物1発明の「第3のレジスト層4」に、刊行物2に記載の、フォトレジスト4の角部に円弧を有する矩形形状の開口部4aを形成しているものを適用し、本願発明2のごとく、「当該第2開口部の前記オーバーゲート部の先端に位置する角部が円弧状にせしめられた」ようにすることは、当業者が容易になしえたものと認められる。
(i)よって、本願の請求項2に係る発明は、刊行物1及び刊行物2に記載された発明に基づいて当業者が容易に発明をすることができたものである。

第6 むすび
以上のとおり、本願の請求項2に係る発明は、特許法第29条第2項の規定により特許を受けることができないものであるので、他の請求項に係る発明についての検討をするまでもなく、本願は拒絶すべきものである。
よって、結論のとおり審決する。
 
審理終結日 2008-04-25 
結審通知日 2008-04-30 
審決日 2008-05-13 
出願番号 特願2001-333458(P2001-333458)
審決分類 P 1 8・ 572- Z (H01L)
P 1 8・ 571- Z (H01L)
P 1 8・ 573- Z (H01L)
P 1 8・ 574- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 萩原 周治  
特許庁審判長 河合 章
特許庁審判官 棚田 一也
北島 健次
発明の名称 半導体装置の製造方法  
代理人 片山 修平  
代理人 片山 修平  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ