ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L 審判 査定不服 4号2号請求項の限定的減縮 特許、登録しない。 H01L 審判 査定不服 2項進歩性 特許、登録しない。 H01L 審判 査定不服 4項4号特許請求の範囲における明りょうでない記載の釈明 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1180267 |
| 審判番号 | 不服2005-8496 |
| 総通号数 | 104 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2008-08-29 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2005-05-06 |
| 確定日 | 2008-06-23 |
| 事件の表示 | 特願2000-514335「高いパッケージング密度を有する電界効果トランジスタおよび電界効果トランジスタの製造方法」拒絶査定不服審判事件〔平成11年 4月 8日国際公開、WO99/17370、平成13年10月16日国内公表、特表2001-518715〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続きの経緯 本願は、1998年8月14日(パリ条約による優先権主張外国庁受理1997年9月30日、独国)を国際出願日とする出願であって、平成17年1月27日付けで拒絶査定がなされ、これに対して同年5月6日に拒絶査定に対する審判請求がなされるとともに、同年6月6日付けで手続補正がなされたものである。 そして、その後当審において、平成18年8月1日付けで審尋がなされ、同年10月31日に回答書が提出されている。 2.平成17年6月6日付けの手続補正(以下、「本件補正」という。)について [補正却下の決定の結論] 平成17年6月6日付けの手続補正を却下する。 [理由] (1)本件補正の内容 本件補正は、補正前の特許請求の範囲である請求項1ないし請求項15を、補正後の請求項1ないし請求項15と補正するとともに、明細書の段落【0006】を補正するものであって、補正前及び補正後の請求項1に係る発明は、それぞれ、以下のとおりである。 (補正前の請求項1) 「【請求項1】 半導体基体内に少なくとも1つのソースゾーン(6)およびドレインゾーン(7)が収容されており、かつ該半導体基体には絶縁層(8)を介してソースゾーン(6)とドレインゾーン(7)との間のチャネル領域から分離されたゲート電極(10)が設けられており、 ソースゾーン(6)、ドレインゾーン(7)およびチャネル領域がそれぞれ1つずつ半導体基体(1)内に設けられた切欠部(3、4、5)のウォールに配置されており、 チャネル領域に対する切欠部(4)はソースゾーン(6)に対する切欠部(3)とドレインゾーン(7)に対する切欠部(5)との間に配置されており、ソースゾーン(6)およびドレインゾーン(7)はそれぞれ絶縁層(8)に接触している 主表面を有する半導体基体(1)を備えた電界効果トランジスタにおいて、 切欠部(3、4、5)はそれぞれほぼ円形の断面を有しており、 該切欠部(3、4、5)内へそれぞれ1つずつ電極(9、10、11)が収容されており、 さらに、前記半導体基体(1)の端子(B)に対する別の切欠部(23)が設けられている ことを特徴とする電界効果トランジスタ。」 (補正後の請求項1) 「【請求項1】 半導体基体(1)は主表面に第1の切欠部(3)、第2の切欠部(4)、第3の切欠部(5)を有しており、各切欠部は半導体基体のウォールによって区切られている 電界効果トランジスタにおいて、 各切欠部がほぼ円形の断面を有し、 第1の切欠部(3)のウォールに少なくとも1つのソースゾーン(6)が配置され、 第2の切欠部(4)のウォールに絶縁層(8)が配置され、 第3の切欠部(5)のウォールに少なくとも1つのドレインゾーン(7)が配置され、 ソースゾーン(6)およびドレインゾーン(7)がそれぞれ絶縁層(8)に接触するように第2の切欠部(4)が配置され、第1の切欠部(3)と第3の切欠部(5)とのあいだにチャネル領域が形成され、 第1の切欠部(3)にソース電極(9)が配置され、 第3の切欠部(5)にドレイン電極(11)が配置され、 絶縁層を介してチャネル領域から分離された状態でゲート電極(10)が配置され、 さらに付加的な第4の切欠部(23)内に第4の電極(B)が設けられる ことを特徴とする電界効果トランジスタ。」 (2)本件補正の内容の整理 請求項1についての本件補正の内容を、補正前の請求項1の記載と補正後の請求項1の記載とを対応させて、以下に整理する。 (a)補正前の「半導体基体内に少なくとも1つのソースゾーン(6)およびドレインゾーン(7)が収容されており、」「ソースゾーン(6)、ドレインゾーン(7)およびチャネル領域がそれぞれ1つずつ半導体基体(1)内に設けられた切欠部(3、4、5)のウォールに配置されており、」及び「主表面を有する半導体基体(1)を備えた電界効果トランジスタにおいて、」の記載は、補正後の「半導体基体(1)は主表面に第1の切欠部(3)、第2の切欠部(4)、第3の切欠部(5)を有しており、各切欠部は半導体基体のウォールによって区切られている 電界効果トランジスタにおいて、」「第1の切欠部(3)のウォールに少なくとも1つのソースゾーン(6)が配置され、」「第3の切欠部(5)のウォールに少なくとも1つのドレインゾーン(7)が配置され、」の記載に対応する。 (b)補正前の「チャネル領域に対する切欠部(4)はソースゾーン(6)に対する切欠部(3)とドレインゾーン(7)に対する切欠部(5)との間に配置されており、ソースゾーン(6)およびドレインゾーン(7)はそれぞれ絶縁層(8)に接触している」の記載は、補正後の「第2の切欠部(4)のウォールに絶縁層(8)が配置され、」及び「ソースゾーン(6)およびドレインゾーン(7)がそれぞれ絶縁層(8)に接触するように第2の切欠部(4)が配置され、第1の切欠部(3)と第3の切欠部(5)とのあいだにチャネル領域が形成され、」の記載に対応する。 (c)補正前の「切欠部(3、4、5)はそれぞれほぼ円形の断面を有しており、」の記載は、補正後の「各切欠部がほぼ円形の断面を有し、」の記載に対応する。 (d)補正前の「該切欠部(3、4、5)内へそれぞれ1つずつ電極(9、10、11)が収容されており、」及び「かつ該半導体基体には絶縁層(8)を介してソースゾーン(6)とドレインゾーン(7)との間のチャネル領域から分離されたゲート電極(10)が設けられており、」の記載は、補正後の「第1の切欠部(3)にソース電極(9)が配置され、 第3の切欠部(5)にドレイン電極(11)が配置され、 絶縁層を介してチャネル領域から分離された状態でゲート電極(10)が配置され、」の記載に対応する。 (e)補正前の「さらに、前記半導体基体(1)の端子(B)に対する別の切欠部(23)が設けられている ことを特徴とする電界効果トランジスタ。」の記載は、補正後の「さらに付加的な第4の切欠部(23)内に第4の電極(B)が設けられる ことを特徴とする電界効果トランジスタ。」の記載に対応する。 (3)本件補正についての検討 (3-1)補正の目的について 上記(e)において、補正前の「前記半導体基体(1)の端子(B)」を、補正後の「第4の電極(B)」と補正することは、「端子(B)[電極(B)]」が、「半導体基体(1)の端子」であるとの限定を削除するものであって、これは、特許法第17条の2第4項第2号の「特許請求の範囲の減縮」を目的とするものに該当しない。また、請求項の削除、誤記の訂正、明りょうでない記載の釈明のいずれにも該当しない。 また、上記(a)ないし(d)について検討すると、請求項1についての補正は、特許法第36条第5項の規定により請求項に記載した発明を特定するために必要な事項を限定するものではないから、「特許請求の範囲の減縮」を目的とするものに該当しない。これは、平成18年10月31日付けの審尋回答書における『出願人としては、平成17年6月6日付手続補正書での補正は、平成17年1月6日付手続補正書での補正の記載をいっそう明瞭にすべく、日本語としての表現を改めたのみのつもりであります。』との主張からも裏付けられる。また、請求項の削除、誤記の訂正に該当しないことは明らかであり、審判請求人が主張するように、『記載をいっそう明瞭に』するものであるとしても、拒絶理由通知に係る拒絶の理由に示す事項についてするものではないから、特許法第17条の2第4項第4号の「明りょうでない記載の釈明」を目的とするものにも該当しない。 したがって、請求項1についての補正は、特許法第17条の2第4項各号に掲げる事項を目的とするものではないから、同法第17条の2第4項に規定する要件を満たしていない。 (3-2)独立特許要件の検討 上記(3-1)で検討したとおり、請求項1についての補正を含む本件補正は、特許法第17条の2第4項に規定する要件を満たしていないが、仮に、請求項1についての補正が特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当しているとして、本件補正後の請求項1に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものであるか否か、すなわち、同法同条第5項において準用する同法第126条第5項の規定に適合するか否かについても、更に検討する。 (3-2-1)補正後の発明 本件補正後の請求項1に係る発明(以下、「補正発明」という。)は、上記「2.(1)本件補正の内容(補正後の請求項1)」に記載したとおりのものである。 (3-2-2)刊行物に記載された発明 刊行物1.特開昭51-147269号公報 原査定の拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された刊行物である特開昭51-147269号公報(以下、「刊行物1」という。)は、「電界効果トランジスタ」(発明の名称)に関するものであって、第2図及び第3図とともに以下の事項が記載されている。 「本発明は電界効果トランジスタ、更に詳しくは基板に掘り込んだ溝の内壁をチャネルとした新規な構成をもつ絶縁ゲート型電界効果トランジスタに関する。 すなわち、本発明は平面面積を拡大することなくチャネルの幅Wを増大することによって高いgmとあわせて高い耐圧をもつMOS型電界効果トランジスタを製作することを特徴とする。その骨子はシリコン｛110｝面のウェハーにODE(Orientation Dependent Etching)を利用して垂直なエッチング溝を形成し、このエッチング溝の内壁にシリコンの熱酸化膜で代表される絶縁膜3を被着し、さらにこの絶縁膜3の上にゲート電極6を被着する。」(第1頁左下欄第16行?右下欄第9行) 「第2図に本発明の実施例の一つ第3図にその詳細な説明図を示した。ソースおよびドレインを形成するためにエッチング溝8-1および8-2を形成し、この内壁を通して公知の熱拡散法やイオン打込み法を用いて第2導電型の領域2を形成する。この第2導電型の領域2にまたがるように溝8-3を形成し、溝8-3の内壁を800℃?1200℃の範囲でO_(2)雰囲気中で熱酸化し、所定の厚さのSiO_(2)3を形成する。その後内面にゲート電極6を被着する。」(第2頁左上欄第3行?第12行) 「ソース電極4、ドレイン電極5は単体のトランジスタの場合には必要であるが、集積回路では第2導電型の領域2そのもので相互配線を行なうことが多いので必ずしも必要ではない。」(第2頁右上欄第13行?第16行) ここで、第3図(c)を参照すると、エッチング溝8-1に形成された第2導電型の領域2には、ソース電極4が接続され、エッチング溝8-2に形成された第2導電型の領域2には、ドレイン電極5が接続されているから、溝8-1側の領域2がソースであり、また、溝8-2側の領域2がドレインであることは明らかである。 したがって、刊行物1には、以下の発明(以下、「刊行物発明」という。)が記載されている。 「シリコン基板に掘り込んだエッチング溝の内壁をチャネルとした電界効果トランジスタにおいて、 ソースおよびドレインを形成するためのエッチング溝8-1および8-2と、 前記エッチング溝8-1の内壁を通して形成された第2導電型の領域2からなるソースと、 前記エッチング溝8-2の内壁を通して形成された第2導電型の領域2からなるドレインと、 この第2導電型の領域2にまたがるように形成されたエッチング溝8-3と、 前記エッチング溝8-3の内壁に形成された所定の厚さのSiO_(2)3と、 その内面に設けられたゲート電極6と、 領域2に接続するソース電極4及びドレイン電極5と、 を有する電界効果トランジスタ」 刊行物2.特開平4-91479号公報 原査定の拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された刊行物である特開平4-91479号公報(以下、「刊行物2」という。)は、「MIS電界効果トランジスタ」(発明の名称)に関するものであり、第1図ないし第3図とともに以下の事項が記載されている。 「第1図はn-型シリコン基板を用いた際の本発明のMIS電界効果トランジスタにおける第1の実施例の模式図で、(a)は平面図、(b)はチャネル長方向の側断面図、(C)はチャネル幅方向の側断面図、・・・ 同図においては、n-型シリコン基板1に設けられた第1のトレンチ5及び第1のトレンチ5を埋め込んだ絶縁膜6により素子分離領域が形成され、素子形成領域のn型ウェル領域2が設けられたn-型シリコン基板1に互いに離間して設けられた第2のトレンチ7及び第2のトレンチ7を埋め込んだ低抵抗の導電膜(チタンシリサイド膜)8且つ第2のトレンチ7の側面及び底面に設けられた低濃度のｐ型ソースドレイン領域4により深いソースドレイン領域が形成され、ソースドレイン領域間のn-型シリコン基板1の両端の第1のトレンチ5内に設けられた、第2のトレンチ7及びｐ型ソースドレイン領域4より深い第3のトレンチ9及び第3のトレンチ9を薄いゲート酸化膜10を介して埋め込んだ導電層によりゲート電極11が形成された構造を有するPチャネルのMIS電界効果トランジスタが形成されている。」(第3頁右下欄第15行?第4頁右上欄第8行) 刊行物3.HIROO FUMA ET AL."HIGH TEMPERATURE OPERATED ENHANCEMENT-TYPE β-SiC MOSFET",JAPANESE JOURNAL OF APPLIED PHYSICS,Vol.27,No.11,November 1988,p.L2143-L2145 原査定の拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された刊行物であるJAPANESE JOURNAL OF APPLIED PHYSICS,Vol.27,No.11,p.L2143-L2145(以下、「刊行物3」という。)は、第1図とともに以下の事項が記載されている。 「§3.デバイス製造 第1図には製造されたMOSFETの断面構造図と上面図が示されている。・・・CF_(4)と17%のO_(2)の混合ガスを用いたRIEにより、ソースとドレインの領域を除いて、4000Åの厚さのβ-SiC層が最上面からエッチング除去された。・・・1100℃のウエット酸素中で、2時間熱酸化することにより、β-SiC層上にゲート絶縁膜が形成された。この酸化処理は、n-型のβ-SiC層上に約500Åの酸化物を形成した。この酸化物層にソース、ドレイン、及びバックゲート接続のためのコンタクトホールを開口した後、アルミニウム電極が形成された。」(L2143頁右欄第24行?L2144頁左欄第6行の訳文) (3-2-3)対比・判断 補正発明と刊行物発明とを対比する。 (a)刊行物発明の「シリコン基板」、「エッチング溝8-1」、「エッチング溝8-2」及び「エッチング溝8-3」は、補正発明の「半導体基体(1)」、「第1の切欠部(3)」、「第3の切欠部(5)」及び「第2の切欠部(4)」にそれぞれ相当する。また、刊行物発明において、各「エッチング溝」は「シリコン基板に掘り込んだ」ものであるから、シリコン基板の内壁によって区切られていることは明らかである。したがって、刊行物発明は、補正発明の「各切欠部は半導体基体のウォールによって区切られている」に相当する構成を備えているものである。 (b)刊行物発明の「ソース」、「ドレイン」及び「所定の厚さのSiO_(2)3」は、エッチング溝8-1ないし8-3の内壁(即ち、「ウォール」)に設けられているのは明らかであり、補正発明の「ソースゾーン(6)」、「ドレインゾーン(7)」及び「絶縁層(8)」にそれぞれ相当する。 (c)刊行物発明の「エッチング溝8-3」が「第2導電型の領域2にまたがるように形成」され、且つ、「所定の厚さのSiO_(2)3」が「前記エッチング溝8-3の内壁に形成」されることは、補正発明の「ソースゾーン(6)およびドレインゾーン(7)がそれぞれ絶縁層(8)に接触するように第2の切欠部(4)が配置」されることに相当し、また、刊行物発明において「シリコン基板に掘り込んだエッチング溝(具体的には、「エッチング溝8-3」)の内壁をチャネルとした」ことは、補正発明の「第1の切欠部(3)と第3の切欠部(5)とのあいだにチャネル領域が形成」されることに相当する。 (d)刊行物発明において、「前記エッチング溝8-3の内壁に形成された所定の厚さのSiO_(2)3」の内面に「ゲート電極6」が設けられることは、補正発明の「絶縁層を介してチャネル領域から分離された状態でゲート電極(10)が配置」されることに相当する。 よって、補正発明と刊行物発明とは、 「半導体基体(1)は主表面に第1の切欠部(3)、第2の切欠部(4)、第3の切欠部(5)を有しており、各切欠部は半導体基体のウォールによって区切られている 電界効果トランジスタにおいて、 第1の切欠部(3)のウォールに少なくとも1つのソースゾーン(6)が配置され、 第2の切欠部(4)のウォールに絶縁層(8)が配置され、 第3の切欠部(5)のウォールに少なくとも1つのドレインゾーン(7)が配置され、 ソースゾーン(6)およびドレインゾーン(7)がそれぞれ絶縁層(8)に接触するように第2の切欠部(4)が配置され、第1の切欠部(3)と第3の切欠部(5)とのあいだにチャネル領域が形成され、 ソース電極(9)が配置され、 ドレイン電極(11)が配置され、 絶縁層を介してチャネル領域から分離された状態でゲート電極(10)が配置される ことを特徴とする電界効果トランジスタ。」 であることにおいて一致しており、以下の3点で相違している。 [相違点1] 補正発明は、「各切欠部がほぼ円形の断面」を有しているのに対して、刊行物発明は、エッチング溝がこのような断面形状をしていない点。 [相違点2] 補正発明は、「第1の切欠部(3)にソース電極(9)が配置され、 第3の切欠部(5)にドレイン電極(11)が配置され」ているのに対し、刊行物発明は、ソース電極とドレイン電極を有するものの、このような配置になっていない点。 [相違点3] 補正発明は、「さらに付加的な第4の切欠部(23)内に第4の電極(B)が設けられる」のに対して、刊行物発明は、このような第4の電極を設けることが明らかではない点。 以下、各相違点について検討する。 [相違点1について] (a) 刊行物1においては、各エッチング溝が円形ではなく矩形の断面を有しており、ウェハー表面に垂直な平面を電界効果トランジスタのチャネルとしているが、これはODE(Orientation Dependent Etching)を利用して垂直な壁面(｛111｝面)を有するエッチング溝を形成した結果にすぎない。 (b) ここで、まず、ゲート電極及びチャネルを形成するエッチング溝8-3について検討すると、半導体基板の表面に形成された電界効果トランジスタは、通常、チャネル領域(ゲート絶縁膜と半導体層の界面)が平面を構成するように形成されるが、一方で、以下の周知例1ないし周知例3等に記載されるように、チャネル領域を曲面に形成した電界効果トランジスタは周知のものであり、このようなトランジスタが短チャネル効果の抑制やリーク電流の低減等の作用・効果を奏することも、周知の技術的事項である。 周知例1:特開平2-110973号公報 (「半導体基板表面に半円筒型の凹部が形成され、前記凹部にゲート絶縁膜を介してゲート電極が埋込み形成され、前記ゲート電極に自己整合的にソース、ドレイン層が形成されたMOSトランジスタを有することを特徴とするMOS型半導体装置。」[特許請求の範囲、第1図参照]、「本発明の構造では、チャネル領域が半円筒型の凹部をもって形成されるため、・・・短チャネル効果の改善、パンチスルー耐圧の向上が図られる。・・・チャネル領域は一様な曲率を持った連続曲面をなしているために、欠陥性のリーク電流が低減され、また相互コンダクタンスの低下も防止される。」[第2頁左下欄第8行?第15行]) 周知例2:特開平5-13760号公報 (「半導体基板に陥没部を設け、その陥没部にMOSトランジスタのチャネルを形成する構造としたから、従来のMOS構造に比べ、ゲートの実効チャネル長が長くなり、短チャネル効果を抑制できる。」[段落【0013】、図1参照]) 周知例3:特開平6-61487号公報 (「ゲート電極が、シリコン基板表面に形成される断面逆かまぼこ形状の凹陥部を多結晶シリコン層で埋設した形態のものであることを特徴とする半導体装置。」[特許請求の範囲、第1図参照]、「本発明によれば、・・・ホットキャリアによる劣化現象を防止することができる。」[段落【0019】]、「デザインルールの微細化に伴う短チャネル効果による動作特性の劣化が少ない。」[段落【0020】]) そして、刊行物発明のように半導体基板表面に対して垂直に形成した面にチャネル領域を形成した電界効果トランジスタにおいても、以下の周知例4及び周知例5等に記載されるように、チャネル領域を曲面に形成すること、及びその際に、チャネル領域及びゲート電極を形成するための円形の開口部を基板に形成することは、よく知られたことである。 周知例4:特開平5-175498号公報 (「この発明は、チャネルのキャリア走行方向を半導体基板に平行方向に、かつ、チャネル幅方向を半導体基板に垂直方向にした縦型MOSトランジスタを形成することにより、ゲート柱部の両側をチャネルとして使うことができ、大きな電流駆動能力が得られるようにしたMOSトランジスタの製造方法に関するものである。特に、ゲート部を柱状にすることにより、実効チャネル長が稼げるため、微細化を行ってもショートチャネル効果に強いMOSトランジスタの製造方法に関するものである。」[段落【0001】]、「図7に示すように、基板1のエッチングを行い、ゲート部、素子分離部を、それぞれ円柱井戸状、溝状に形成する。」[段落【0020】、図1?図8参照]) 周知例5:特開昭62-81052号公報 (「本発明の骨子は、チャネル領域をゲート酸化膜に沿った曲面形状に形成することにより、インパクトイオン化により発生したキャリア対のゲート酸化膜への侵入を軽減することにある。」[第2頁右上欄第9行?第12行]、「シリコン層(半導体層)12に対して、直径1[μm]の円形の開口部13を形成する。・・・さらに、シリコン層12の表面を酸化して開口部13の側壁にゲート酸化膜15を形成する。・・・開口部13内にゲート電極用のポリシリコン膜16を埋込み形成する。」[第2頁右下欄第3行?第20行、第1図?第3図参照]) したがって、刊行物発明において、短チャネル効果の抑制等を目的として、チャネル領域を曲面に形成するために、エッチング溝8-3をほぼ円形の断面とすることは、当業者が直ちに想到し得ることにすぎない。 (c) 次に、エッチング溝8-1及び8-2について検討すると、刊行物発明において、ソース・ドレインはエッチング溝の内壁を通して形成されるから、ソース・ドレインの形状はエッチング溝の断面形状に依存することは明らかである。 そして、電界効果トランジスタにおいて、ソース・ドレインやその電極の形状を円形とすることは、以下の周知例6及び周知例7等に記載されるように、周知の技術的事項であるから、刊行物発明においても、耐圧の向上等を目的として、ソース・ドレイン形状を円形とするために、エッチング溝8-1及び8-2をほぼ円形の断面とすることは、当業者が直ちに想到し得ることである。 周知例6:特開平5-102481号公報 (「ドレイン耐圧をさらに上げようとした場合、正方形セルのように角があると電界が角に集中し易く、十分に耐圧を上げることが難しくなる。その場合、セル形状としては、正6角形、正8角形、又は円形の方が有利となる。」[段落【0004】]、「図8及び図9は、円形セルが正方形配置された横型MOSFETからなる他の従来例を示している。・・・15はN^(+)ドレインコンタクト領域であり、・・・16はN^(+)ソース領域、18はP^(+)ウェルコンタクト領域である。」[段落【0005】、図8参照]) 周知例7:特開平4-171765号公報 (「第5図はセル輪郭を六角形に、N^(+)ソース領域、N^(+)ドレインコンタクト領域の拡散マスクをなすゲートポリSi開口部を円形にしたものである。」[第4頁左下欄第15行?第17行、第5図参照]) (d) したがって、上記(a)ないし(c)より、刊行物発明において、エッチング溝8-1ないし8-3(即ち、「各切欠部」)が「ほぼ円形の断面」を有するように構成することは、当業者が容易になし得ることである。 [相違点2について] 刊行物1においては、ソース・ドレインが形成されるエッチング溝8-1及び8-2内には、ソース電極4,ドレイン電極5が形成されていないが、拒絶査定の理由で引用した刊行物2には、刊行物発明のように半導体基板表面に対して垂直に形成した面にチャネル領域を形成した電界効果トランジスタにおいて、第2のトレンチ7(補正発明の「切欠部」、刊行物発明の「エッチング溝」に相当)を埋め込んだ低抵抗の導電膜(チタンシリサイド膜)8と、第2のトレンチ7の側面及び底面に設けられた低濃度のｐ型ソース・ドレイン領域4とにより、深いソース・ドレイン領域を形成することが記載されており、この構造においては、第2のトレンチ7内の低抵抗の導電膜8が、ソース・ドレイン領域から電流を取り出す際に電極として機能することは、当業者にとって明らかである。 また、刊行物発明においても、ゲート電極6はエッチング溝8-2内に形成されている。 よって、刊行物発明においても、刊行物2に記載の構造を適用してエッチング溝8-1及び8-2内に第2導電型の領域2に接続する低抵抗の導電膜を形成し、ゲート電極と同様に、溝内の導電膜をソース電極4及びドレイン電極5とすること、即ち、補正発明のごとく、「第1の切欠部(3)にソース電極(9)が配置され、 第3の切欠部(5)にドレイン電極(11)が配置され」るようにすることは、当業者が容易になし得ることである。 [相違点3について] 一般に、電界効果トランジスタの形成された半導体基板に端子を設け、基板に所定の電圧を与えて、トランジスタのしきい値の調整等を行うことは、半導体分野の技術常識にすぎない。そして、拒絶査定の理由で引用した刊行物3には、半導体基板に形成した電界効果トランジスタにおいて、半導体層が最上面からエッチング除去された部分(即ち、「エッチング溝」又は「切欠部」)に、バックゲート接続のアルミニウム電極を形成することが記載されており、このバックゲート接続のアルミニウム電極は、半導体基板に設けられた端子であって、補正発明の「第4の電極」に相当する。 したがって、上記技術常識及び刊行物3に記載の技術的事項を刊行物発明に適用し、刊行物発明において、更にエッチング溝を追加形成し、該エッチング溝内に電極を設けること、即ち、補正発明のごとく、「さらに付加的な第4の切欠部(23)内に第4の電極(B)が設けられる」ことは、当業者が何の困難もなくなし得ることである。 そして、上記相違点1ないし3に基づいて、補正発明が奏する作用・効果も、各刊行物の記載及び周知技術に基づいて、当業者が容易に予測し得る程度のものにすぎない。 したがって、補正発明は、刊行物1ないし刊行物3に記載された発明及び周知の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができず、補正発明は、特許出願の際独立して特許を受けることができない。 (3-3)まとめ よって、補正発明を含む本件補正は、特許法第17条の2第4項に規定する要件を満たしておらず、また、仮に、本件補正が特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当しているとしても、同法第17条の2第5項において準用する同法第126条第5項に規定する要件を満たさないものであり、特許法第159条第1項で読み替えて準用する同法53条第1項の規定により却下すべきものである。 3.本願発明 平成17年6月6日付けの手続補正は上記のとおり却下されたので、本願の請求項1ないし15に係る発明は、平成17年1月6日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし15に記載されたとおりのものと認められるところ、その請求項1に係る発明(以下、「本願発明」という。)は、前記「2.(1)本件補正の内容(補正前の請求項1)」に記載されたとおりのものである。 4.引用した刊行物に記載の発明 刊行物1ないし刊行物3に記載される事項は、「2.(3-2-2)刊行物に記載された発明」に記載したとおりであり、刊行物1には、先に認定したとおりの「刊行物発明」が記載されている。 5.対比・判断 本願発明と刊行物発明とを対比する。 (a)刊行物発明の「シリコン基板」、「ソース」、「ドレイン」及び「所定の厚さのSiO_(2)3」は、本願発明の「半導体基体(1)」、「ソースゾーン(6)」、「ドレインゾーン(7)」及び「絶縁層(8)」にそれぞれ相当する。また、刊行物発明の「チャネル」及び「ゲート電極6」は、本願発明の「チャネル領域」及び「ゲート電極(10)」に相当することは明らかである。 (b)刊行物発明の「エッチング溝」は、本願発明の「切欠部(3、4、5)」に相当する。 (c)刊行物発明において、「前記エッチング溝8-3の内壁に形成された所定の厚さのSiO_(2)3」の内面に「ゲート電極6」が設けられることは、本願発明の「該半導体基体には絶縁層(8)を介してソースゾーン(6)とドレインゾーン(7)との間のチャネル領域から分離されたゲート電極(10)が設けられて」いることに相当するとともに、本願発明の「該切欠部(4)内へ」「電極(10)が収容されて」いることに相当する。 (d)上記(a)及び(b)を参照すると、刊行物発明において、「前記エッチング溝8-1の内壁を通して形成された第2導電型の領域2からなるソースと、 前記エッチング溝8-2の内壁を通して形成された第2導電型の領域2からなるドレインと」を有し、「シリコン基板に掘り込んだエッチング溝の内壁をチャネルとした」ことは、本願発明の「ソースゾーン(6)、ドレインゾーン(7)およびチャネル領域がそれぞれ1つずつ半導体基体(1)内に設けられた切欠部(3、4、5)のウォールに配置され」ることに相当する。 (e)刊行物発明の「エッチング溝8-3」が「第2導電型の領域2にまたがるように形成」され、且つ、「所定の厚さのSiO_(2)3」が「前記エッチング溝8-3の内壁に形成」されることは、本願発明の「チャネル領域に対する切欠部(4)はソースゾーン(6)に対する切欠部(3)とドレインゾーン(7)に対する切欠部(5)との間に配置されており、ソースゾーン(6)およびドレインゾーン(7)はそれぞれ絶縁層(8)に接触している」ことに相当する。 よって、本願発明と刊行物発明とは、 「半導体基体内に少なくとも1つのソースゾーン(6)およびドレインゾーン(7)が収容されており、かつ該半導体基体には絶縁層(8)を介してソースゾーン(6)とドレインゾーン(7)との間のチャネル領域から分離されたゲート電極(10)が設けられており、 ソースゾーン(6)、ドレインゾーン(7)およびチャネル領域がそれぞれ1つずつ半導体基体(1)内に設けられた切欠部(3、4、5)のウォールに配置されており、 チャネル領域に対する切欠部(4)はソースゾーン(6)に対する切欠部(3)とドレインゾーン(7)に対する切欠部(5)との間に配置されており、ソースゾーン(6)およびドレインゾーン(7)はそれぞれ絶縁層(8)に接触している 主表面を有する半導体基体(1)を備えた電界効果トランジスタにおいて、 該切欠部(4)内へ電極(10)が収容されている ことを特徴とする電界効果トランジスタ。」 であることにおいて一致しており、以下の3点で相違している。 [相違点1] 本願発明は、「切欠部(3、4、5)はそれぞれほぼ円形の断面」を有しているのに対して、刊行物発明は、エッチング溝がこのような断面形状をしていない点。 [相違点2] 本願発明は、「切欠部(3、4、5)内へそれぞれ1つずつ電極(9、10、11)が収容され」ているのに対し、刊行物発明は、ソース電極とドレイン電極については、このような配置になっていない点。 [相違点3] 補正発明は、「さらに、前記半導体基体(1)の端子(B)に対する別の切欠部(23)が設けられている」のに対して、刊行物発明は、このような端子及びエッチング溝を設けることが明らかではない点。 以下、各相違点について検討する。 [相違点1について] (a) 刊行物1においては、各エッチング溝が円形ではなく矩形の断面を有しており、ウェハー表面に垂直な平面を電界効果トランジスタのチャネルとしているが、これはODE(Orientation Dependent Etching)を利用して垂直な壁面(｛111｝面)を有するエッチング溝を形成した結果にすぎない。 (b) ここで、まず、ゲート電極及びチャネルを形成するエッチング溝8-3について検討すると、半導体基板の表面に形成された電界効果トランジスタは、通常、チャネル領域(ゲート絶縁膜と半導体層の界面)が平面を構成するように形成されるが、一方で、前記周知例1ないし周知例3等に記載されるように、チャネル領域を曲面に形成した電界効果トランジスタは周知のものであり、このようなトランジスタが短チャネル効果の抑制やリーク電流の低減等の作用・効果を奏することも、周知の技術的事項である。 そして、刊行物発明のように半導体基板表面に対して垂直に形成した面にチャネル領域を形成した電界効果トランジスタにおいても、前記周知例4及び周知例5等に記載されるように、チャネル領域を曲面に形成すること、及びその際に、チャネル領域及びゲート電極を形成するための円形の開口部を基板に形成することは、よく知られたことである。 したがって、刊行物発明において、短チャネル効果の抑制等を目的として、チャネル領域を曲面に形成するために、エッチング溝8-3をほぼ円形の断面とすることは、当業者が直ちに想到し得ることにすぎない。 (c) 次に、エッチング溝8-1及び8-2について検討すると、刊行物発明において、ソース・ドレインはエッチング溝の内壁を通して形成されるから、ソース・ドレインの形状はエッチング溝の断面形状に依存することは明らかである。 そして、電界効果トランジスタにおいて、ソース・ドレインやその電極の形状を円形とすることは、前記周知例6及び周知例7等に記載されるように、周知の技術的事項であるから、刊行物発明においても、耐圧の向上等を目的として、ソース・ドレイン形状を円形とするために、エッチング溝8-1及び8-2をほぼ円形の断面とすることは、当業者が直ちに想到し得ることである。 (d) したがって、上記(a)ないし(c)より、刊行物発明において、エッチング溝8-1ないし8-3(即ち、「切欠部(3、4、5)」)が「それぞれほぼ円形の断面」を有するように構成することは、当業者が容易になし得ることである。 [相違点2について] 刊行物1においては、ソース・ドレインが形成されるエッチング溝8-1及び8-2内には、ソース電極4,ドレイン電極5が形成されていないが、拒絶査定の理由で引用した刊行物2には、刊行物発明のように半導体基板表面に対して垂直に形成した面にチャネル領域を形成した電界効果トランジスタにおいて、第2のトレンチ7(本願発明の「切欠部」、刊行物発明の「エッチング溝」に相当)を埋め込んだ低抵抗の導電膜(チタンシリサイド膜)8と、第2のトレンチ7の側面及び底面に設けられた低濃度のｐ型ソース・ドレイン領域4とにより、深いソース・ドレイン領域を形成することが記載されており、この構造においては、第2のトレンチ7内の低抵抗の導電膜8が、ソース・ドレイン領域から電流を取り出す際に電極として機能することは、当業者にとって明らかである。 また、刊行物発明においても、ゲート電極6はエッチング溝8-2内に形成され、収容されている。 よって、刊行物発明においても、刊行物2に記載の構造を適用してエッチング溝8-1及び8-2内に第2導電型の領域2に接続する低抵抗の導電膜を形成し、ゲート電極と同様に、溝内の導電膜をソース電極4及びドレイン電極5とすること、即ち、 本願発明のごとく、「切欠部(3、4、5)内へそれぞれ1つずつ電極(9、10、11)が収容され」るようにすることは、当業者が容易になし得ることである。 [相違点3について] 一般に、電界効果トランジスタの形成された半導体基板に端子を設け、基板に所定の電圧を与えて、トランジスタのしきい値の調整等を行うことは、半導体分野の技術常識にすぎない。そして、拒絶査定の理由で引用した刊行物3には、半導体基板に形成した電界効果トランジスタにおいて、半導体層が最上面からエッチング除去された部分(即ち、「エッチング溝」又は「切欠部」)に、バックゲート接続のアルミニウム電極を形成することが記載されており、このバックゲート接続のアルミニウム電極は、半導体基板に設けられた端子であって、本願発明の「前記半導体基体(1)の端子(B)」に相当する。 したがって、上記技術常識及び刊行物3に記載の技術的事項を刊行物発明に適用し、刊行物発明において、更にエッチング溝を追加形成し、該エッチング溝内に半導体基体に接続する端子を設けること、即ち、本願発明のごとく、「さらに、前記半導体基体(1)の端子(B)に対する別の切欠部(23)が設けられている」ことは、当業者が何の困難もなくなし得ることである。 そして、上記相違点1ないし3に基づいて、本願発明が奏する作用・効果も、各刊行物の記載及び周知技術に基づいて、当業者が容易に予測し得る程度のものにすぎない。 したがって、本願発明は、刊行物1ないし刊行物3に記載された発明及び周知の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 6.むすび 以上のとおりであるから、本願は、請求項2ないし15に係る発明について検討するまでもなく、拒絶されるべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2008-01-18 |
| 結審通知日 | 2008-01-25 |
| 審決日 | 2008-02-06 |
| 出願番号 | 特願2000-514335(P2000-514335) |
| 審決分類 |
P
1
8・
574-
Z
(H01L)
P 1 8・ 121- Z (H01L) P 1 8・ 572- Z (H01L) P 1 8・ 575- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 河口 雅英 |
| 特許庁審判長 |
齋藤 恭一 |
| 特許庁審判官 |
棚田 一也 井原 純 |
| 発明の名称 | 高いパッケージング密度を有する電界効果トランジスタおよび電界効果トランジスタの製造方法 |
| 代理人 | 山崎 利臣 |
| 代理人 | 矢野 敏雄 |
| 代理人 | 久野 琢也 |
| 代理人 | ラインハルト・アインゼル |