ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 G06F |
|---|---|
| 管理番号 | 1180271 |
| 審判番号 | 不服2005-21930 |
| 総通号数 | 104 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2008-08-29 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2005-11-14 |
| 確定日 | 2008-06-24 |
| 事件の表示 | 特願2002-554857「モジュロ・アドレシング」拒絶査定不服審判事件〔平成14年 7月11日国際公開、WO02/54227、平成16年 8月 5日国内公表、特表2004-523823〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯 本願は、2001年12月28日(パリ条約による優先権主張外国庁受理2000年12月29日、米国)を国際出願日とする出願であって、平成17年3月9日付けで拒絶の理由が通知され、同年6月17日付けで手続補正がなされたが、同年8月16日付けで拒絶査定がなされ、これに対し、同年11月14日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされたものである。 2.本願発明 本願の請求項1に係る発明(以下、「本願発明」という。)は、平成17年11月14日付けの手続補正書によって補正された特許請求の範囲の請求項1に記載された次のとおりのものである。 「電気的に並列構造で接続され、かつ、指標アドレスおよび修正子値に基づいて得られる未訂正のターゲット・モジュロ・アドレス、および、前記指標アドレス、前記修正子値および長さの値に基づいて得られる少なくとも2つの訂正されたターゲット・モジュロ・アドレスを、同時に出力するために配列された複数の加算器であって、前記加算器のそれぞれは他の前記加算器の出力とは独立してアドレスを計算する、加算器と、 前記ターゲット・モジュロ・アドレスを前記複数の加算器から受け取り、前記ターゲット・モジュロ・アドレスの1つを選択するマルチプレクサと、 前記修正子値のサインから独立して前記ターゲット・モジュロ・アドレスの1つを選択するために、マルチプレクサを制御する複数の選択信号を出力する比較器であって、前記比較器は循環バッファのベース・アドレス(B)、前記循環バッファの長さ(L)、指標アドレス(I)、および修正子値(M)に基づいて得られる前記選択信号をアサートする、比較器と、 から成ることを特徴とする装置。」 3.引用発明 原査定の拒絶の理由に引用された特開平4-230545号公報(以下、「引用文献」という。)には、図面とともに以下の事項が記載されている。 A.「【0001】 【産業上の利用分野】本発明は、アドレス生成回路に関し、特にシグナルプロセッサで用いられるデータRAM(ランダムアクセスメモリ)のアドレス指定に好適なアドレス生成回路に関する。」 B.「【0011】以下、図5を参照して従来のアドレス生成回路を説明する。アドレス生成回路に入力される信号はループエリアを特定するバンク番号及びベースポインタからの距離dと距離dの示す方向をあらわす信号である。まず、ベースポインタを保持するラッチ回路201から、バンク番号“1”によって指定されたループエリアのベースポインタBP1が選択回路202によって選択される。一方、ベースポインタBP1からの距離はdとしてEXOR(排他的論理和)ゲート204に入力される。ここで、距離dは2進数であらわした際には複数ビット幅のデータであり、EXORゲート204はその全ビットに対する処理である。EXORゲート204はベースポインタBP1からの距離dが負側で有れば“1”、正側で有れば“0”なる信号+/-によって各々d、及びその論理否定『d』(説明の便宜上、論理否定は上線を付す代わりに「『」と「』」とで囲んで示すこととする。即ち「d」の論理否定は「『d』」と表記する。)を得る。 【0012】加算器203は、上述のラッチ回路201のベースポインタBP1とEXORゲート204の出力とを加算する。この際、キャリー入力C1により、加算器203の出力はBP+『d』+1又はBP+dとなる。BP+『d』+1はBP-dと同等とみなすことができるため、加算器203の出力としては、BP-d又はBP+dが得られる。ここで、距離dとしてはループエリアの幅を超える指定は行わない。即ち、｜d｜＞(ループエリア幅)とする。」 C.「【0013】一方、バンク番号により指定されるループエリアのアドレス上限値及びアドレス下限値は夫々データ保持回路205及び206に夫々格納されており、バンク番号が指定されることにより、データ保持回路205は指定されたループエリアのアドレス上限値を、データ保持回路206はアドレス下限値を夫々出力する。加算器203の演算結果は、マグニチュードコンパレータである比較器210_(T)及び201_(B)に与えられて、前述のデータ保持回路205及び206の出力と夫々比較され、加算器203の演算結果即ちBP±dがバンク番号“1”のループエリアのアドレス下限より小さいか、及びアドレス上限より大きいかが判定され、判定信号が選択回路211に転送される。また、データ保持回路205と206の出力、即ちループエリアの上限値と下限値は減算器207に入力される。減算器207の演算結果は、ループエリアの幅を意味しており、減算器208及び加算器209に入力される。減算器208は加算器203の演算結果から減算器207の演算結果を減算することによりBP+dがアドレス上限値を超えた場合の補正を行う。加算器209は加算器203の演算結果と減算器207の演算結果とを加算することによりBP-dがアドレス下限値以下となった場合の補正を行う。選択器211は、前述の比較器210_(T)及び201_(B)の比較信号に応じて、BP±dの演算結果がループエリア内であれば加算器203の出力を選択し、アドレス上限値より大きい場合には減算器208の出力を選択し、アドレス下限値以下の場合には加算器209の出力を選択して出力する。選択された出力信号はアドレスラッチ212にラッチされてRAMへの実アドレスとして使用される。」 上記Aに記載されているように、引用文献は、特にシグナルプロセッサで用いられるアドレス生成回路について開示するものであり、上記B、Cの記載は、引用文献の図5に関連して、その従来技術として記載されたアドレス生成回路に関するものである。以下では、この従来技術として記載されたアドレス生成回路について述べる。 上記Bの記載から見て、加算器203及びEXORゲート204からなる回路は、ベースポインタBP、ベースポインタからの距離d及び距離dの示す方向を表す信号+/-を入力とし、距離dが正側(信号+/-が0)であればBP+dを、距離dが負側(信号+/-が1)であればBP-dを出力するものであるから、ベースポインタBPと、距離dにその方向すなわち符号を含めた値との和としてアドレスBP±dを求めるものである。 上記Cの記載から見て、減算器207の演算結果は、ループエリアの幅であり、減算器208は、加算器203の演算結果であるアドレスBP±dから減算器207の演算結果であるループエリアの幅を減算することにより補正されたアドレスを求めるものである。同様に、加算器209は、加算器203の演算結果であるアドレスBP±dと減算器207の演算結果であるループエリアの幅とを加算することにより補正されたアドレスを求めるものである。 上記Cに記載されているように、選択回路211は、加算器203、減算器208及び加算器209のいずれかの出力を選択して出力するものであるから、選択回路211は、加算器203、減算器208及び加算器209の出力である複数のアドレスを入力として受け取るものである。 また、上記Cの記載及び引用文献の図5の記載から見て、比較器210_(T)及び201_(B)は、加算器203の演算結果であるアドレスBP±d、ループエリアのアドレス上限値及びアドレス下限値を入力として得られる複数の判定信号を出力し、選択回路211に転送するものであり、この判定信号は選択回路211を制御するためのものである。 よって、上記A-Cの記載事項及び関連する図面を参照すると、引用文献には、次の発明(以下、「引用発明」という。)が記載されていると認められる。 「ベースポインタBPとベースポインタからの距離dにその符号を含めた値との和としてアドレスBP±dを出力する、加算器203及びEXORゲート204からなる回路と、加算器203の出力であるアドレスBP±dからループエリアの幅を減算することにより補正されたアドレスを出力する減算器208と、加算器203の出力であるアドレスBP±dとループエリアの幅とを加算することにより補正されたアドレスを出力する加算器209と、 加算器203、減算器208及び加算器209の出力である複数のアドレスを受け取り、その1つを選択する選択回路211と、 選択回路211を制御するための複数の判定信号を出力する比較器210_(T)及び201_(B)であって、アドレスBP±d、ループエリアのアドレス上限値及びアドレス下限値を入力として前記判定信号を得る、比較器210_(T)及び201_(B)と、 から成ることを特徴とするアドレス生成回路。」 4.対比 本願発明と引用発明とを対比すると、引用発明の「ループエリア」、「ベースポインタBP」、「ベースポインタからの距離dにその符号を含めた値」、「ループエリアのアドレス下限値」、「ループエリアの幅」及び「アドレス生成回路」は、それぞれ、本願発明の「循環バッファ」、「指標アドレス(I)」、「修正子値(M)」、「ベース・アドレス(B)」、「循環バッファの長さ(L)」及び「装置」に相当する。 さらに、引用発明の「加算器203及びEXORゲート204からなる回路」は、ベースポインタBPとベースポインタからの距離dにその符号を含めた値との和としてアドレスBP±dを出力する加算器として機能するものであり、この「アドレスBP±d」は、ループエリアの幅による補正のなされていないアドレスであって、本願発明の「未訂正のターゲット・モジュロ・アドレス」に相当するから、引用発明の上記「加算器203及びEXORゲート204からなる回路」は、本願発明の「複数の加算器」のうちの「指標アドレスおよび修正子値に基づいて得られる未訂正のターゲット・モジュロ・アドレス」を出力するために配列されたものに対応する。 また、引用発明の「加算器203の出力であるアドレスBP±dからループエリアの幅を減算することにより補正されたアドレスを出力する減算器208」及び「加算器203の出力であるアドレスBP±dとループエリアの幅とを加算することにより補正されたアドレスを出力する加算器209」は、いずれも、ベース・アドレスBP、ベースポインタからの距離dにその符号を含めた値及びループエリアの幅に基づいて補正されたアドレスを出力するものであり、また、正の数を減算する減算器は、負の数を加算する加算器とも言えるから、引用発明の上記「加算器203の出力であるアドレスBP±dからループエリアの幅を減算することにより補正されたアドレスを出力する減算器208」及び「加算器203の出力であるアドレスBP±dとループエリアの幅とを加算することにより補正されたアドレスを出力する加算器209」は、本願発明の「複数の加算器」のうちの「前記指標アドレス、前記修正子値および長さの値に基づいて得られる少なくとも2つの訂正されたターゲット・モジュロ・アドレス」を出力するために配列されたものに対応する。 すると、引用発明の「加算器203、減算器208及び加算器209の出力である複数のアドレスを受け取り、その1つを選択する選択回路211」は、本願発明の「前記ターゲット・モジュロ・アドレスを前記複数の加算器から受け取り、前記ターゲット・モジュロ・アドレスの1つを選択するマルチプレクサ」に相当する。 また、引用発明の「比較器210_(T)及び201_(B)」は、上記選択回路211を制御するための複数の判定信号を出力するものであり、判定信号を得るに当たり、ベースポインタBPとベースポインタからの距離dにその符号を含めた値との和BP±0を用いているが、これは距離dの符号すなわちサインそのものに依存するものではないから、引用発明の「比較器210_(T)及び201_(B)」は、本願発明の「前記修正子値のサインから独立して前記ターゲット・モジュロ・アドレスの1つを選択するために、マルチプレクサを制御する複数の選択信号を出力する比較器」に対応する。 なお、この点に関連し、審判請求人は、平成17年11月14日付けで提出された審判請求書の請求の理由において、以下の主張をしている。 「3.引用発明の説明 引用文献1に開示された発明は、アドレス生成回路に関するものであるが、そのアドレスを計算するに際して、本願発明における修正子値のサインに対応する信号+/-が用いられている。引用文献1の図5において、信号+/-がEXORゲート204に与えられ、その出力は加算器203に送られてベースポインタと加算される。その加算結果は、比較器203T,203Bの双方へ与えられる。すなわち、選択回路211でアドレスを選択する際に用いられる比較器203T,203Bの比較信号は、信号+/-に依存することになる。 4.本願発明と引用発明との対比 引用文献1記載の発明が、本願発明の修正子値のサインに相当する信号+/-に依存してアドレスの選択が行なわれるのに対して、上記1.(2)において述べたように、本願発明は、循環バッファのベース・アドレス(B)、循環バッファの長さ(L)、指標アドレス(I)、および、修正子値(M)に基づいて得られる選択信号によってターゲット・モジュロ・アドレスがマルチプレクサで選択されるので、修正子値のサインから独立してターゲット・モジュロ・アドレスの1つを選択することができる。 」 審判請求人の主張するとおり、確かに、引用発明においては、ベースアドレスBPとベースポインタからの距離dにその符号を含めた値との和を求めるために、距離dの符号が用いられ、その演算結果は、比較器210_(T)及び201_(B)における比較に用いられているから、距離dの符号は、比較器210_(T)及び201_(B)における比較にも間接的には利用されていると言える。 しかしながら、本願発明における「前記修正子値のサインから独立して」との限定が、そのような間接的な修飾子値のサインの利用をも全く含んでいないことを意味するものでないことは、 ・本願発明に従属する本願の請求項4に係る発明において「I+M＜B」となる場合について言及されており、本願発明の修飾子値(M)が負の値もとり得るものであり、I+Mの演算においては、修飾子値(M)のサインも含めて演算を行うことが前提とされていること、 ・本願の明細書の発明の詳細な説明においても「Mは正か負の整数のいずれかである。」(段落【0006】)と記載されており、Mに符号を含まない実施例についての記載も示唆もないこと から、明らかであって、上記出願人の主張は採用できない。 したがって、本願発明と引用発明とは、 「指標アドレスおよび修正子値に基づいて得られる未訂正のターゲット・モジュロ・アドレス、および、前記指標アドレス、前記修正子値および長さの値に基づいて得られる少なくとも2つの訂正されたターゲット・モジュロ・アドレスを出力するために配列された複数の加算器と、 前記ターゲット・モジュロ・アドレスを前記複数の加算器から受け取り、前記ターゲット・モジュロ・アドレスの1つを選択するマルチプレクサと、 前記修正子値のサインから独立して前記ターゲット・モジュロ・アドレスの1つを選択するために、マルチプレクサを制御する複数の選択信号を出力する比較器と、 から成ることを特徴とする装置。」 である点で一致し、以下の2点で相違している。 [相違点1] ターゲット・モジュロ・アドレスを出力するために配列された複数の加算器について、本願発明では、複数の加算器が「電気的に並列構造で接続され」、ターゲット・モジュロ・アドレスを「同時に」出力し、「他の前記加算器の出力とは独立してアドレスを計算する」のに対し、引用発明においては、加算器203の出力が減算器208及び加算器209の入力として用いられており、複数の加算器が電気的に並列構造接続され、アドレスを同時に出力し、他の加算器の出力とは独立してアドレスを計算する構成とはなっていない点。 [相違点2] 複数の選択信号が、本願発明では、「循環バッファのベース・アドレス(B)、前記循環バッファの長さ(L)、指標アドレス(I)、および修正子値(M)に基づいて」得られるものであるのに対し、引用発明では、「アドレスBP±d、ループエリアのアドレス上限値及びアドレス下限値を入力として」得られるものである点。 5.当審の判断 以下、上記相違点について検討する。 [相違点1について] 引用発明において、選択回路211に入力される3つのアドレスは、アドレスBP±d、アドレスBP±dからループエリアの幅を減算することにより補正されたアドレス、アドレスBP±dとループエリアの幅とを加算することにより補正されたアドレスであって、いずれもBP±dという値を含むものである。このため、引用発明においては、3つのアドレスの演算のそれぞれにおいて、別々にBP±dを求める演算を行うことなく、BP±dを求める加算器203の出力を、減算器208及び加算器209の入力にも用いることで、回路の共用化が図られている。 しかしながら、一般に、電子回路の設計において、演算器等の回路の共用化を図るか否かは、動作速度やレイアウト面積、消費電力等の諸条件を考慮して適宜選択すべきものであることは、本願の優先権主張の日前に頒布された刊行物である、 ・若林、外7名,「伝送用LSIを動作合成で開発,機能設計の期間が1/10に短縮」,日経エレクトロニクス,日経BP社,1996年2月12日,第655号,ｐ.147-169(特に、158頁中欄8行?26行及び160頁のコラム「現在の動作合成技術はどこまで適用可能か」の右欄7行?21行の記載を参照。)、 ・特開2000-112815号公報(特に、段落【0103】の記載を参照。なお、図11の回路(サーキュラバッファのアドレス演算装置)を元に、加算器の共用化を行ったものとして示された図14の回路では、逆に、アドレスレジスタ値Aと加減算オフセット値Cの加算結果については共用されずに、別々に計算される回路構成が採用されている。) に記載されているように、当業者において周知であるから、引用発明においても、動作速度やレイアウト面積、消費電力等の諸条件を考慮し、加算器203の出力を共用せず、選択回路211に入力される3つのアドレスの演算のそれぞれにおいて、別々にBP±dの演算を行うようにして、上記3つのアドレスの演算を行う加算回路を、本願発明と同様、電気的に並列構造で接続され、その演算結果であるアドレスを同時に出力し、他の前記加算器の出力とは独立してアドレスを計算するものとすることは当業者が容易になし得ることである。 [相違点2について] 循環バッファの領域を、バッファ領域の上限値と下限値ではなく、バッファ領域の下限値とバッファ領域の長さを用いて指定することは、本願の優先権主張の日前に頒布された刊行物である、特表平5-507378号公報(循環バッファの基底アドレスBと循環バッファの長さLによって、循環バッファの領域が基底された循環バッファ用アドレス・ジェネレータの記載がある。)に記載されているように周知であり、バッファ領域の上限値、下限値とバッファ領域の長さの間には簡単な代数関係(バッファ領域の上限値-バッファの下限値=バッファ領域の長さ)が成り立つから、引用発明において、ループエリアの指定をアドレス上限値とアドレス下限値に代えて、ループエリアのアドレス下限値とループエリアの長さすなわち幅で指定し、複数の選択信号を、本願発明と同様、ループエリアのアドレス下限値、ループアドレスの幅、ベースポインタBP、及び、距離dにその符号を含めた値に基づいて得るようにすることに、格別の困難性はない。 そして、本願発明の作用効果も、引用発明及び周知技術から当業者が容易に予測できる範囲のものである。 6.むすび 以上のとおり、本願発明は、引用発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 よって、結論のとおり審決する。 |
| 審理終結日 | 2008-01-22 |
| 結審通知日 | 2008-01-28 |
| 審決日 | 2008-02-08 |
| 出願番号 | 特願2002-554857(P2002-554857) |
| 審決分類 |
P
1
8・
121-
Z
(G06F)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 滝谷 亮一、須原 宏光 |
| 特許庁審判長 |
赤川 誠一 |
| 特許庁審判官 |
相崎 裕恒 野仲 松男 |
| 発明の名称 | モジュロ・アドレシング |
| 代理人 | 本城 雅則 |
| 代理人 | 本城 吉子 |
| 代理人 | 本城 吉子 |
| 代理人 | 本城 雅則 |