ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 G09G |
|---|---|
| 管理番号 | 1181806 |
| 審判番号 | 不服2005-21203 |
| 総通号数 | 105 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2008-09-26 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2005-11-04 |
| 確定日 | 2008-07-24 |
| 事件の表示 | 平成10年特許願第 75136号「液晶表示装置並びに液晶表示装置の駆動回路及び駆動方法」拒絶査定不服審判事件〔平成11年 2月 2日出願公開、特開平11- 30975〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯 本件は、平成9年5月13日にされた特許出願(平成9年特許願第1222284号)に基づく優先権を主張して平成10年3月24日にされた特許出願(平成10年特許願第75136号)につき、平成17年9月29日付け(同年10月4日発送)で拒絶査定がされたところ、これに対して、同年11月4日に拒絶査定不服審判が請求されるとともに、同年同月14日付けで明細書を補正対象とする手続補正書が提出されたものである。 2.平成17年11月14日付け手続補正についての補正却下の決定 [補正却下の決定の結論] 平成17年11月14日付けの手続補正を却下する。 [理由] (1)補正の内容 平成17年11月14日提出の手続補正(以下、「本件補正」という。)は、 「 【請求項1】 複数のゲートラインと複数のソースラインの各交点にスイッチング素子と液晶容量とを有する液晶表示部を駆動する液晶表示装置の駆動回路において、 前記ゲートラインを駆動するゲートライン駆動部と、 ある期間に第1のスイッチにより前記ソースラインと電気的に切り離されるソースドライバと、前記ソースラインと所定の電位が印加されるノードとの間に設けられ、前記期間に前記ソースラインと前記ノードとを電気的に接続する第2のスイッチとにより構成されるソースライン駆動部と を備えたことを特徴とする液晶表示装置の駆動回路。 【請求項2】 前記ノードと前記第2のスイッチとの間に抵抗が設けられたことを特徴とする請求項1記載の液晶表示装置の駆動回路。 【請求項3】 前記所定の電位は、前記液晶容量に印加される電位と同じであることを特徴とする請求項1または2に記載の液晶表示装置の駆動回路。 【請求項4】 前記所定の電位は、前記ゲートラインの出力電位の半分であることを特徴とする請求項1記載の液晶表示装置の駆動回路。 【請求項5】 液晶表示部のソースラインを駆動するソースドライバと、前記ソースドライバと前記ソースラインとの間に設けられる第1のスイッチと、一端は前記ソースドライバに接続され、他端は所定の電位が印加されるノードに接続される第2のスイッチと により構成されるソースライン駆動部を有し、前記液晶駆動部を駆動する液晶表示装置の駆動方法であって、 第1の期間は、前記第1のスイッチをオン状態とするとともに、前記第2のスイッチをオフ状態とし、 第2の期間は、前記第1のスイッチをオフ状態とするとともに、前記第2のスイッチをオン状態とすることを特徴とする液晶表示装置の駆動方法。 【請求項6】 前記所定の電位は、前記液晶容量に印加される電位と同じであることを特徴とする請求項5記載の液晶表示装置の駆動方法。 【請求項7】 前記所定の電位は、前記ゲートラインの出力電位の半分であることを特徴とする請求項5記載の液晶表示装置の駆動方法。 【請求項8】 液晶表示部のソースラインを駆動するソースドライバを有する液晶表示装置であって、 ある期間に前記ソースドライバと前記ソースラインとを電気的に切り離す第1のスイッチと、 前記期間に前記ソースドライバに所定の電位を印加する第2のスイッチと を備えたことを特徴とする液晶表示装置。 【請求項9】 前記所定の電位は、抵抗を介して印加されることを特徴とする請求項8記載の液晶表示装置。 【請求項10】 前記所定の電位は、前記液晶容量に印加される電位と同じであることを特徴とする請求項9記載の液晶表示装置。 【請求項11】 前記所定の電位は、前記ゲートラインの出力電位の半分であることを特徴とする請求項9記載の液晶表示装置。」 を、 「 【請求項1】 複数のゲートラインと複数のソースラインの各交点にスイッチング素子と液晶容量とを有する液晶表示部を駆動する液晶表示装置の駆動回路において、 前記ゲートラインを駆動するゲートライン駆動部と、 ある期間に第1のスイッチにより前記ソースラインと電気的に切り離されるソースドライバと、前記ソースラインと所定の電位が印加されるノードとの間に設けられ、前記期間に前記ソースラインと前記ノードとを電気的に接続する第2のスイッチと、前記ノードと前記第2のスイッチとの間に設けられる抵抗とにより構成されるソースライン駆動部と を備えたことを特徴とする液晶表示装置の駆動回路。 【請求項2】 前記所定の電位は、前記液晶容量に印加される電位と同じであることを特徴とする請求項1に記載の液晶表示装置の駆動回路。 【請求項3】 前記所定の電位は、前記前記ソースドライバの出力電位の半分の電位と同じであることを特徴とする請求項1に記載の液晶表示装置の駆動回路。 【請求項4】 液晶表示部のソースラインを駆動するソースドライバを有する液晶表示装置であって、 ある期間に前記ソースドライバと前記ソースラインとを電気的に切り離す第1のスイッチと、 所定の電位が与えられるノードと、 前記期間に前記ソースドライバと前記ノードとを電気的に接続する第2のスイッチと、 前記ノードと前記第2スイッチとの間に設けられる抵抗と を備えたことを特徴とする液晶表示装置。 【請求項5】 前記所定の電位は、前記液晶表示部に設けられた液晶容量に印加される電位と同じであることを特徴とする請求項4に記載の液晶表示装置。 【請求項6】 前記所定の電位は、前記前記ソースドライバの出力電位の半分の電位と同じであることを特徴とする請求項4に記載の液晶表示装置。」 と補正する内容を含むものである。 (2)補正の目的の適合性 上記手続補正による請求項4乃至6に係る発明に関する補正は、補正前の請求項8を削除するとともに、請求項9乃至11をそれぞれ繰り上げて新たな請求項4乃至6とし、さらに、補正前の請求項9乃至11に記載された発明特定事項に、「ノードと第2のスイッチとの間に設けられる抵抗」との限定事項を加えるものであるから、特許法第17条の2第4項第2号の特許請求の範囲の減縮を目的とするものであるということができる。 (3)独立特許要件 本件補正の請求項に係る発明は、平成17年11月14日付け手続補正書より補正された明細書の記載からみて、その特許請求の範囲の請求項1乃至6に記載された事項により特定されるとおりのものと認められるところ、その請求項4に記載された発明は、次のとおりである。 「【請求項4】 液晶表示部のソースラインを駆動するソースドライバを有する液晶表示装置であって、 ある期間に前記ソースドライバと前記ソースラインとを電気的に切り離す第1のスイッチと、 所定の電位が与えられるノードと、 前記期間に前記ソースドライバ(「ソースライン」の誤記と認める。)と前記ノードとを電気的に接続する第2のスイッチと、 前記ノードと前記第2スイッチとの間に設けられる抵抗と を備えたことを特徴とする液晶表示装置。(以下「本願補正発明」という。)」 そこで、本願補正発明が、特許出願の際に独立して特許を受けることができるものであるか(平成18年改正前特許法第17条の2第5項において準用する同法第126条第5項の規程に適合するか)について、以下検討する。 (4)先願明細書に記載された発明 当審において新たに発見された本願の優先権主張の日前の他の出願であって、その出願後に出願公開された特願平9-109292号(特開平10-301537号公報参照。)の願書に最初に添付された明細書及び図面(以下、「先願明細書」という。)には、次の事項が記載されている。 ア.「【0039】 【発明の実施の形態】次に、本発明の第1の実施の形態を図9と共通の構成要素には共通の参照文字/数字を付して同様にブロックで示す図1を参照すると、この図に示す本実施の形態のマトリクス表示装置は、従来と共通のマトリクス状に配置した画素P11,P12…P63…と、走査線(ゲート線)g1,g2…と、映像信号線(ドレイン線)d1,d2…とから成る表示部3に加えて、ドレイン線d1,d2…の上側に接続しこれら信号線d1,d2…を駆動する映像信号駆動回路(ドレインドライバ)1と、ゲート線g1,g2…の左側で接続しこれらゲート線g1,g2…を駆動する走査線駆動回路(ゲートドライバ)2とを備える。なお、ここでは説明の便宜上、マトリクス表示装置の代表としてTFT液晶ディスプレイについて説明し、従来と同様括弧内の名称を用いるとともに、他の単純マトリクス薄膜EL装置等については説明の必要の都度取り上げる。 【0040】個々の画素P11,P12…は、容量性の素子であり、電荷を蓄える性質を持っている。TFT液晶ディスプレイではTFTスイッチ,画素電極,液晶セル等から成る。また、単純マトリクス薄膜EL装置においては、画素は画素電極と薄膜EL素子とから成る。 【0041】ドレインドライバ1は、ドレイン線d1,d2…へそれぞれ映像信号を与える映像信号の出力バッファB1,B2…と、電力供給線に直接接続されていない共通短絡線CLと、出力バッファB1,B2…の外側と共通短絡線CLとの間をそれぞれ接続する電荷中和スイッチT1,T2…と、電荷中和スイッチT1,T2…の開閉制御部(ゲート)に接続した電荷中和スイッチの開閉制御線OSとを備える。 【0042】本実施の形態では電荷中和スイッチT1,T2…としてMOSトランジスタを用いる。 【0043】図には示していないが、共通短絡線CLは、直接あるいは間接に、上記画素電極に対向する対向共通電極に接続してもよい。この場合、装置構成の簡略化が可能になる。 【0044】また、共通短絡線CLは高抵抗を介して定電位源へ接続してもよい。この場合、共通短絡線CL自身の電気擾乱の抑制が可能である。」 イ.「【0048】また、映像信号駆動回路1は、半導体ICであることが望ましく、その半導体ICは出力バッファB1,B2…、及び、電荷中和スイッチT1、T2…を内蔵していることが望ましい。さらに、その半導体ICは、共通短絡線CLも内蔵していることが望ましい。 【0049】次に、図1及び動作順序をタイムチャートで示す図2を参照して本実施の形態の第1の動作方式について説明すると、各々のゲート線の走査期間に関し、シーケンスSeｑ1で示す電荷中和スイッチT1,T2…をオンする動作すなわち開閉制御線OSへのオン電圧印加開始、シーケンスSeｑ2で示す電荷中和スイッチT1,T2…をオフする動作すなわち開閉制御線OSへのオン電圧印加終了、シーケンスSeｑ3で示すゲート線g1、g2…へのオン電圧印加開始、シーケンスSeｑ4で示すゲート線へのオン電圧印加終了の順番に動作を行う。 【0050】さて、これにおいて、映像信号電圧の書き込みはシーケンスSeｑ3からシーケンスSeｑ4までの期間の全て、または一部に行われる。具体的には、出力バッファB1、B2…からの映像信号電圧の出力開始は、シーケンスSeｑ2以降かつシーケンスSeｑ4以前であればよく、映像信号電圧の出力終了は、シーケンスSeｑ4以前でもシーケンスSeｑ4以降でもよい。 【0051】本動作方式は、画素の容量とドレイン線の容量との総和において、ドレイン線の容量の割合がある程度または非常に大きい場合に有効である。 【0052】次に、第1の動作方式に代わる第2の方式の動作順序をタイムチャートで示す図3(A)を参照して、本実施の形態の第2の動作方式について説明すると、各々のゲート線の走査期間に関し、シーケンスSeｑ1’で示すゲート線g1,g2…へのオン電圧印加開始、シーケンスSeｑ2’で示す電荷中和スイッチT1,T2…をオンする動作すなわち開閉制御線OSへのオン電圧印加開始、シーケンスSeｑ3’で示す電荷中和スイッチT1、T2…をオフする動作すなわち開閉制御線OSへのオン電圧印加終了、シーケンスSeｑ4’で示すゲート線へのオン電圧印加終了の順番に動作を行う。なお、ここで、図3(B)のごとく、シーケンスSeｑ1’とシーケンスSeｑ2’とは順序が逆転しても構わない。 【0053】さて、これにおいて、映像信号電圧の書き込みはシーケンスSeｑ3’からシーケンスSeｑ4’までの期間の全て、または一部に行われる。具体的には、出力バッファB1,B2…からの映像信号電圧の出力開始は、シーケンスSeｑ3’以降かつシーケンスSeｑ4’以前であればよく、映像信号電圧の出力終了は、シーケンスSeｑ4’以前でもシーケンスSeｑ4’以降でもよい。」 ウ.「【0063】また、共通短絡線CLはポリシリコン等の高抵抗を経由して定電位源へ接続してもよく、これにより、共通短絡線の電位擾乱を抑制し、安定動作を保証することが可能である。」 エ.「図4には出力バッファ(B1,B3,B5…乃至B2,B4,B6…)の出力が、少なくとも開閉制御線OSへのオン電圧印加期間であるSeｑ1からSeｑ2の期間においては点線で示されており、してみると、電子回路の技術分野において、一般に点線で示された信号の波形図は、出力がハイインピーダンス状態であることを示すための慣用的手段として用いられていることから、よって、上記期間において出力バッファの出力が、映像信号線と電気的に切り離されている構成が読み取れる。」 上記摘記事項ア?エからみて、先願明細書には、以下の発明が記載されているものと認められる。 「表示部(3)の映像信号線(d1,d2,…)を駆動する出力バッファ(B1,B2,…)を有するTFT液晶ディスプレイであって、開閉制御線OSへのオン電圧印加期間であるSeｑ1からSeｑ2の期間に前記出力バッファ(B1,B2,…)と前記映像信号線(d1,d2,…)とを電気的に切り離し、所定の電位が与えられる定電位源と、前記Seｑ1からSeｑ2の期間に前記映像信号線(d1,d2,…)と前記定電位源とを電気的に接続する電荷中和スイッチ(T1,T2,…)と、前記定電位源と前記電荷中和スイッチとの間に設けられるポリシリコン等の高抵抗とを備えたTFT液晶ディスプレイ。」 (5)対比・判断 本願補正発明と先願明細書に記載された発明とを対比すると、先願明細書に記載された「表示部(3)」、「映像信号線(d1,d2,…)」、「出力バッファ(B1,B2,…)」、「TFT液晶ディスプレイ」、「Seｑ1からSeｑ2の期間」、「定電位源」、「電荷中和スイッチ(T1,T2,…)」、「ポリシリコン等の高抵抗」は、それぞれ本願補正発明の「液晶表示部」、「ソースライン」、「ソースドライバ」、「液晶表示装置」、「ある期間」、「ノード」、「第2のスイッチ」、「抵抗」に相当するから、両者は、 ＜一致点1＞ 「液晶表示部のソースラインを駆動するソースドライバを有する液晶表示装置であって、ある期間に前記ソースドライバと前記ソースラインとを電気的に切り離し、所定の電位が与えられるノードと、前記期間に前記ソースラインと前記ノードとを電気的に接続する第2のスイッチと、前記ノードと前記第2スイッチとの間に設けられる抵抗とを備えた液晶表示装置。」である点で一致し、 ＜相違点1＞ 本願補正発明では,ソースドライバとソースラインとを電気的に切り離すための構成として「第1のスイッチ」が設けられているのに対して、先願明細書に記載された発明においては、ソースドライバとソースラインとを電気的に切り離してはいるが、そのための構成が明確ではない点で一応相違している。 上記相違点について検討するに、電子回路の技術分野において、一方と他方とを電気的に切り離すための構成として、スイッチを用いることは、周知、慣用されていることから、本願補正発明は、先願明細書に記載された発明と実質的に同一である。 したがって、本願補正発明は、先願明細書に記載された発明と同一であり、しかも、本願補正発明の発明者が上記先願明細書に記載された発明の発明者と同一であるとも、また、本願の出願時に、その出願人が上記他の出願の出願人と同一であるとも認められないので、本願補正発明は、特許法29条の2の規定により、特許出願の際独立して特許を受けることができないものである。 (6)むすび 以上のとおりであるから、本件手続補正は、平成18年改正前特許法第17条の2第5項において準用する同法第126条第5項の規程に違反するものであり、特許法第159条第1項において読み替えて準用する同法第53条第1項の規程により却下すべきものである。 3.本願発明 平成17年11月14日付けの手続補正は前記とおり却下されたので、本願の請求項に係る発明は、平成17年2月24日付け手続補正書の特許請求の範囲の請求項1ないし11に記載された事項により特定されるとおりのものと認められるところ、その請求項1に記載された発明(以下「本願発明」という。)は、次のとおりである。 「【請求項1】 複数のゲートラインと複数のソースラインの各交点にスイッチング素子と液晶容量とを有する液晶表示部を駆動する液晶表示装置の駆動回路において、 前記ゲートラインを駆動するゲートライン駆動部と、 ある期間に第1のスイッチにより前記ソースラインと電気的に切り離されるソースドライバと、前記ソースラインと所定の電位が印加されるノードとの間に設けられ、前記期間に前記ソースラインと前記ノードとを電気的に接続する第2のスイッチとにより構成されるソースライン駆動部と を備えたことを特徴とする液晶表示装置の駆動回路。(以下、「本願発明」という。)」 (1)刊行物に記載された発明 原査定の拒絶の理由に引用された本願の出願前に頒布された刊行物である特開平2-204718号公報(以下、「刊行物」という。)には、図面とともに、次の事項が記載されている。 ア.「〔産業上の利用分野〕 本発明は、例えば液晶表示素子をX-Yマトリクス状に配置して画像の表示を行う液晶ディスプレイ装置に関する。」 イ.「 すなわち第3図において、(1)はテレビの映像信号が供給される入力端子で、この入力端子(1)からの信号がそれぞれ例えばNチャンネルFETからなるスイッチング素子M1,M2,・・・Mmを通じて垂直(Y軸)方向のラインL1,L2,・・・Lmに供給される。なおmは水平(X軸)方向の画素数に相当する数である。さらにm段のシフトレジスタ(2)が設けられ、このシフトレジスタ(2)に水平周波数のm倍のクロック信号Φ1H,Φ2Hが供給され、このシフトレジスタ(2)の各出力端子からのクロック信号Φ1H,Φ2Hによって順次走査される駆動パルス信号φH1,φH2・・・φHmがスイッチング素子M1?Mmの各制御端子に供給される。なおシフトレジスタ(2)には低電位(VSS)と高電位(VDD)が供給され、この2つの電位の駆動パルスが形成される。 また各ラインL1?Lmにそれぞれ例えばNチャンネルFETからなるスイッチング素子M11,M21・・・Mn1,M12,M22・・・Mn2,・・・M1m,M2m・・・Mnmの一端が接続される。なおnは水平走査線数に相当する数である。このスイッチング素子M11?Mnmの他端がそれぞれ液晶セルC11,C21・・・Cnmを通じてターゲット端子(3)に接続される。 さらにn段のシフトレジスタ(4)が設けられ、このシフトレジスタ(4)に水平周波数のクロック信号Φ1V,Φ2Vが供給され、このシフトレジスタ(4)の各出力端子からのクロック信号Φ1V,Φ2Vによって順次走査される駆動パルス信号φV1,φV2・・・φVn、が、水平(X軸)方向のゲート線G1,G2・・・Gnを通じてスイッチング素子M11?MnmのX軸方向の各列(M11?M1m),(M21?M2m)・・・(Mn1?Mnm)ごとの制御端子にそれぞれ供給される。なお、シフトレジスタ(4)にもシフトレジスタ(2)と同様にVSSとVDDが供給される。 すなわちこの回路において、シフトレジスタ(2),(4)には第4図A,Bに示すようなりロック信号Φ1H,Φ2H,Φ1V,Φ2Vが供給される。そしてシフトレジスタ(2)からは同図Cに示すように各画素期間ごとにφH1?φHm、が出力され、シフトレジスタ(4)からは同図Dに示すように1水平期間ごとにφV1?φVnが出力される。さらに入力端子(1)には同図Eに示すような信号が供給される。 そしてφV1,φH1が出力されているときは、スイッチング素子M1とM11?M1mがオンされ、入力端子(1)→M1→L1→M11→C11→ターゲット端子(3)の電流路が形成されて液晶セルC11に入力端子(1)に供給された信号とターゲット端子(3)との電位差が供給される。このためこのセルC11の容量分に、1番目の画素の信号による電位差に相当する電荷がサンプルホールドされる。この電荷量に対応して液晶の光透過率が変化される。これと同様のことがセルC12?Cnmについて順次行われ、さらに次のフィールドの信号が供給された時点で各セルC11?Cnmの電荷量が書き換えられる。 このようにして、映像信号の各画素に対応して液晶セルC11?Cnmの光透過率が変化され、これが順次繰り返されてテレビ画像の表示が行われる。(公報第1頁右下欄第13行?第2頁左下欄第10行。)」 ウ.「〔実施例〕 第1図は従来例と同様の単一の液晶ディスプレイ装置の構成を示し、この図において、上述の垂直(Y軸)方向のラインL1?Lmの下端部にそれぞれスイッチング素子MR1,MR2・・・・MRmが設けられ、これらの素子MR1?MRmを介してターゲット端子(3)が接続されると共に、これらの素子MR1?MRmの各制御端子が水平ブランキングパルスHBLKの供給されるリセット端子(5)に接続される。他の構成は従来の技術の装置と同様にされる。 そしてこの装置において、例えば第2図Aに示すような全白(または全黒)の映像信号が入力端子(1)に供給され、同図Bに示すような駆動パルス信号φH1?φHmでスイッチング素子M1?Mmがオンされた場合に、リセット端子(5)には同図Cに示すような水平ブランキングパルスHBLKが供給され、これによってスイッチング素子MR1?MRmがオンされる。 このため各ラインL1?Lmの電位は、各水平ブランキングパルスHBLKの期間にターゲット電圧にプリチャージされ、さらに駆動パルス信号φH1?φHmの期間にこのターゲット電圧から映像信号の電位に変化される。(公報第3頁左下欄第1行?同頁右下欄第3行。)」 上記摘記事項ア?ウからみて、刊行物には、以下の発明が記載されているものと認められる。 「複数の水平方向のゲート線(G1,G2・・・Gn)と複数の垂直方向のライン(L1,L2,・・・Lm)の各交点にNチャンネルFETからなるスイッチング素子(M11,M21・・・Mn1,M12,M22・・・Mn2,・・・M1m,M2m・・・Mnm)と液晶セル(C11?Cnm)とを有するX-Yマトリクス状に配置されてなる液晶表示素子を駆動する液晶ディスプレイ装置の駆動回路において、前記水平方向のゲート線(G1,G2・・・Gn)を駆動するn段のシフトレジスタ(4)と、水平ブランキングパルス(HBLK)の期間にスイッチング素子(M1?Mm)により前記垂直方向のライン(L1,L2,・・・Lm)と電気的に切り離される入力端子(1)と、前記垂直方向のライン(L1,L2,・・・Lm)とターゲット電圧が印加されるターゲット端子(3)との間に設けられ、前記水平ブランキングパルス(HBLK)の期間に前記垂直方向のライン(L1,L2,・・・Lm)と前記ターゲット端子(3)とを電気的に接続するスイッチング素子(MR1,MR2・・・・MRm)により構成される垂直方向のライン(L1,L2,・・・Lm)を駆動するための構成とを備えた液晶ディスプレイ装置の駆動回路。(以下、「刊行物発明」という。)」 (2)対比・判断 本願発明と刊行物発明とを対比すると、刊行物発明に記載されたは、「水平方向のゲート線(G1,G2・・・Gn)」、「垂直方向のライン(L1,L2,・・・Lm)」、「NチャンネルFETからなるスイッチング素子(M11,M21・・・Mn1,M12,M22・・・Mn2,・・・M1m,M2m・・・Mnm)」、「液晶セル(C11?Cnm)」、「液晶表示素子」、「液晶ディスプレイ装置」、「n段のシフトレジスタ(4)」、「水平ブランキングパルス(HBLK)の期間」、「スイッチング素子(M1?Mm)」、「ターゲット電圧」、「ターゲット端子(3)」、「スイッチング素子(MR1,MR2・・・・MRm)」、「垂直方向のライン(L1,L2,・・・Lm)を駆動するための構成」は、それぞれ本願発明の「ゲートライン」、「ソースライン」、「スイッチング素子」、「液晶容量」、「液晶表示部」、「液晶表示装置」、「ゲートライン駆動部」、「ある期間」、、「第1のスイッチ」、「所定の電位」、「ノード」、「第2のスイッチ」、「ソースライン駆動部」に相当するから、両者は、 ＜一致点2＞ 「複数のゲートラインと複数のソースラインの各交点にスイッチング素子と液晶容量とを有する液晶表示部を駆動する液晶表示装置の駆動回路において、前記ゲートラインを駆動するゲートライン駆動部と、ある期間に第1のスイッチにより前記ソースラインと電気的に切り離される構成と、前記ソースラインと所定の電位が印加されるノードとの間に設けられ、前記期間に前記ソースラインと前記ノードとを電気的に接続する第2のスイッチとにより構成されるソースライン駆動部とを備えたことを特徴とする液晶表示装置の駆動回路。」 ＜相違点2＞ 本願発明では、「ソースドライバ」が設けられているのに対して、刊行物発明では、入力端子に映像信号を供給するための構成が明確ではない点で相違している。 上記＜相違点2＞について検討する。 入力端子に映像信号を供給するためにドライバが必須であることは、映像表示装置の制御の技術分野においては、技術常識にすぎず、該技術常識を勘案して刊行物発明に関して検討するに、映像信号を供給するための入力端子の入力部側に何らかのドライバを設けることは、当業者が容易に想到することができたものである。 そして、本願発明の作用効果も、刊行物発明及び技術常識から当業者が予測できる範囲のものである。 したがって、本願発明は、刊行物発明及び技術常識に基づいて、当業者が容易に発明をすることができたものである。 4.まとめ 以上のとおりであるから、本件出願の請求項1に係る発明である本願発明は特許法第29条第2項の規程により特許をすることができないものであり、その余の請求項に係る発明についての判断を示すまでもなく、本件出願は、拒絶をすべきものである。 よって、結論のとおり結審する。 |
| 審理終結日 | 2008-05-16 |
| 結審通知日 | 2008-05-20 |
| 審決日 | 2008-06-02 |
| 出願番号 | 特願平10-75136 |
| 審決分類 |
P
1
8・
121-
Z
(G09G)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 橋本 直明 |
| 特許庁審判長 |
二宮 千久 |
| 特許庁審判官 |
西島 篤宏 山川 雅也 |
| 発明の名称 | 液晶表示装置の駆動回路及び液晶表示装置 |
| 代理人 | 山形 洋一 |
| 代理人 | 前田 実 |