• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1181820
審判番号 不服2006-3627  
総通号数 105 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2008-09-26 
種別 拒絶査定不服の審決 
審判請求日 2006-02-28 
確定日 2008-07-24 
事件の表示 特願2003-371729「半導体装置およびその製造方法」拒絶査定不服審判事件〔平成17年 5月26日出願公開、特開2005-136258〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続の経緯
本願は、平成15年10月31日の出願であって、平成18年1月24日付けで拒絶査定がなされ、これに対して同年2月28日に拒絶査定に対する審判請求がなされたのものである。

2.本願発明の認定
本願の請求項1に係る発明(以下、「本願発明」という。)は、平成17年12月28日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1に記載されている事項により特定される以下のとおりのものである。

「【請求項1】
第1導電型の半導体基板と、
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板に形成され、前記ゲート電極の側面直下付近に形成されたLDD領域をそれぞれ有するソースおよびドレインと、
前記ソース内から前記ゲート電極の直下にわたって形成された第1導電型のソース側不純物層及び前記ドレイン内から前記ゲート電極の直下にわたって形成された第1導電型のドレイン側不純物層とを有し、
前記ソース側不純物層は、前記ソース内では、下端面が該ソースの下端面よりも浅くなるように形成され、前記LDD領域下では、上端面が該LDD領域の下端面よりも深く且つ下端面が前記ソースの下端面よりも深くなるように形成され、
前記ドレイン側不純物層は、前記ドレイン内では、下端面が該ドレインの下端面よりも浅くなるように形成され、前記LDD領域下では、上端面が該LDD領域の下端面よりも深く且つ下端面が前記ドレインの下端面よりも深くなるように形成されている、
ことを特徴とする半導体装置。」

3.刊行物に記載された発明
原査定の拒絶の理由に引用され、本願の出願日前に日本国内で頒布された特開平9-27621号公報(以下、「刊行物」という。)には、「MOSトランジスタの製造方法」(発明の名称)に関して、図1ないし図8とともに、以下の事項が記載されている。
「【発明の属する技術分野】本発明は、MOSトランジスタの製造方法に関し、さらに詳しく言えば、ポケット領域を具備するLDD構造のMOSトランジスタの製造方法の改良技術に関するものである。」(0001段落)、
「【0002】
【従来の技術】従来、MOSトランジスタを微細化するためにLDD構造が採用されているが、そのチャネル長がサブミクロン領域に入ると、この構造だけではショートチャネル効果を防止できなくなっている。そこで、低濃度のソース/ドレイン領域の下にパンチスルー防止用の不純物領域を形成する、いわゆるポケットイオン注入と呼ばれるという技術が開発された。
【0003】この技術は、図6に示すように、N型半導体基板(1)上にゲート絶縁膜(2)、ゲート電極(3)を形成し、ボロン又は2フッ化ボロン(11B+,49BF2+)のイオン注入によりP-型のソース/ドレイン領域(4,5)を形成し、図7に示すように、ゲート電極及びその周辺領域を開口したレジスト膜(6)を形成し、その開口からリン(31P+)をイオン注入してP-型のソース/ドレイン領域(4,5)より深い基板領域にN型のポケット領域(7)する。これがポケットイオン注入である。そして、図8に示すように、ゲート電極の側面にSiO2からなるスペーサ膜(8)を形成し、ボロン又は2フッ化ボロン(11B+,49BF2+)をイオン注入してP+型のソース/ドレイン領域(9,10)を形成する。
【0004】上記製造方法によれば、ポケット領域(7)を設けているのでソースドレイン間のリーク電流が抑止され、MOSトランジスタを微細化することができ、また、ポケット領域(7)はP-型のソース/ドレイン領域(4,5)と重なる部分にのみ形成されるので、ソースドレインと基板間の接合容量を極力小さくすることが可能になる。
【0005】
【発明が解決しようとする課題】しかしながら、上記製造方法では、ポケット領域(7)を形成するためにマスク工程を用いているので、製造工程が複雑であり、またマスク合わせずれによりポケット領域(7)の形成領域がばらつくため、接合容量が増加したり、トランジスタ特性が変動する等の問題があった。
【0006】本発明は上記問題に鑑みてなされたものであり、ポケット領域を具備するMOSトランジスタの製造工程を大幅に簡略化するとともに、ポケット領域を自己整合的に形成することにより特性変動を防止することを目的とする。」(0002段落?0006段落)、
「【0008】
【発明の実施の形態】以下で、本発明の半導体装置の製造方法に係る発明の実施の形態を図1乃至図5を参照しながら説明する。まず、図1に示すように、N型の半導体基板(11)上に約200Åのゲート絶縁膜(12)を形成し、ゲート絶縁膜(12)上にポリシリコン等からなる約4000Åのゲート電極(13)を形成し、そのゲート電極(13)の側面に窒化シリコン膜(Si3N4膜)からなるスペーサ膜(14)を形成する。このスペーサ膜(14)はLPCVD法によりゲート電極(13)を被覆するように形成した窒化シリコン膜を異方性エッチングすることにより形成している。
【0009】次に、図2に示すように、875℃程度のパイロ酸化を50分?60分間行い、約1000Åの熱酸化膜(15)を形成する。この熱酸化膜(15)は、ゲート電極(13)スペーサ膜(14)の形成された領域を除く半導体基板(11)の表面に形成される。いわば、LOCOS酸化と類似の工程である。次に、図3に示すように、ボロン(11B+)を加速電圧30KeV,注入量1.5E15/cm2の条件でイオン注入し、高濃度のソース/ドレイン領域(16,17)を形成する。この条件ではボロンは、ゲート電極(13)及びスペーサ膜(14)を実質的に突き抜けないので、高濃度のソース/ドレイン領域(16,17)は、スペーサ膜(14)の端に整合し、かつその表面を熱酸化膜(15)で被覆されるように形成される。
【0010】次に、図4に示すように、スペーサ膜(14)を等方性のドライエッチングにより選択的にエッチング除去する。そして、2フッ化ボロン(49BF2+)を加速電圧80KeV,注入量3E13/cm2の条件でイオン注入し、低濃度のソース/ドレイン領域(18,19)を形成する。この低濃度のソース/ドレイン領域(18,19)は、ゲート電極(13)の端に整合するように形成される。すなわち、除去されたスペーサ膜(14)の領域に対応して形成される。
【0011】そして、図5に示すように、リン(31P+)を加速電圧180KeV,注入量3E13/cm2の条件でイオン注入し、N型のポケット領域(20)を形成する。本発明は、このポケット領域(20)の形成方法に特徴がある。すなわち、上記のイオン注入によれば、低濃度のソース/ドレイン領域(18,19)上にはゲート絶縁膜(12)があり、高濃度のソース/ドレイン領域(16,17)上には、ゲート絶縁膜(12)より厚い熱酸化膜(15)があるために、リンは低濃度のソース/ドレイン領域(18,19)ではその接合面より深く注入され、高濃度のソース/ドレイン領域(16,17)ではその接合面より浅く形成される。このため、高濃度のソース/ドレイン領域(16,17)と基板との間の接合容量の増加を防止でき、しかも、従来のように、ポケットイオン注入のためのマスク工程を省略できる。さらに、ポケット領域(20)は自己整合的に形成されるので、従来のようにマスク合わせずれによって特性変動を生じることもない。
【0012】
【発明の効果】以上説明したように、本発明によれば、ポケット領域を具備するMOSトランジスタの製造工程を大幅に簡略化するとともに、ポケット領域を自己整合的に形成することにより特性変動を防止することができる。」(0008?0012段落)、

(a)0001段落の「・・・ポケット領域を具備するLDD構造のMOSトランジスタの製造方法の改良技術に関するものである。」、0008段落の「・・・図1乃至図5を参照しながら説明する。まず、図1に示すように、N型の半導体基板(11)上に約200Åのゲート絶縁膜(12)を形成し、ゲート絶縁膜(12)上にポリシリコン等からなる約4000Åのゲート電極(13)を形成」との記載及び図1,5から、
刊行物には、「N型の半導体基板(11)」と、前記「半導体基板(11)」上に「ゲート絶縁膜(12)」を介して形成された「ゲート電極(13)」とを有する「MOSトランジスタ」が、記載されていることは明らかである。

(b)0009段落の「次に、図2に示すように・・・、約1000Åの熱酸化膜(15)を形成する。この熱酸化膜(15)は、ゲート電極(13)スペーサ膜(14)の形成された領域を除く半導体基板(11)の表面に形成される。・・・次に、図3に示すように、ボロン(11B+)を・・・イオン注入し、高濃度のソース/ドレイン領域(16,17)を形成する。・・・高濃度のソース/ドレイン領域(16,17)は、スペーサ膜(14)の端に整合し、かつその表面を熱酸化膜(15)で被覆されるように形成される。」、0010段落の「次に、図4に示すように、スペーサ膜(14)を等方性のドライエッチングにより選択的にエッチング除去する。そして、2フッ化ボロン(49BF2+)を・・・イオン注入し、低濃度のソース/ドレイン領域(18,19)を形成する。この低濃度のソース/ドレイン領域(18,19)は、ゲート電極(13)の端に整合するように形成される。すなわち、除去されたスペーサ膜(14)の領域に対応して形成される。」との記載及び図2?5から、
刊行物に記載された「MOSトランジスタ」は、「ゲート電極(13)の端に整合するように形成」された「低濃度のソース/ドレイン領域(18,19)」と、「低濃度のソース/ドレイン領域(18,19)」と隣接した「高濃度のソース/ドレイン領域(16,17)」とを有することが明らかである。

(c)0011段落の「そして、図5に示すように、リン(31P+)を加速電圧180KeV,注入量3E13/cm2の条件でイオン注入し、N型のポケット領域(20)を形成する。本発明は、このポケット領域(20)の形成方法に特徴がある。・・・リンは低濃度のソース/ドレイン領域(18,19)ではその接合面より深く注入され、高濃度のソース/ドレイン領域(16,17)ではその接合面より浅く形成される。」との記載及び図5から、
刊行物に記載された「MOSトランジスタ」は、以下の構成を有することが明らかである。
(c-1)「N型のポケット領域(20)」はソース側とドレイン側の2箇所に形成されている。
すなわち、低濃度のソース領域(18)及び高濃度のソース領域(16)内から前記「ゲート電極(13)」の直下にわたって形成されたN型のソース側ポケット領域と、前記ソース側ポケット領域に連続して、前記ソース側ポケット領域と同時に前記高濃度のソース領域(16)内に形成されたN型のソース側イオン注入領域と、
低濃度のドレイン領域(19)及び高濃度のドレイン領域(17)内から前記「ゲート電極(13)」の直下にわたって形成されたN型のドレイン側ポケット領域と、前記ドレイン側ポケット領域に連続して、前記ドレイン側ポケット領域と同時に前記高濃度のドレイン領域(17)内に形成されたN型のドレイン側イオン注入領域と、を有している。
(c-2)前記ソース側イオン注入領域は、前記高濃度のソース領域(16)内で、前記ソース側イオン注入領域の下端面が該高濃度のソース領域(16)の接合面よりも浅くなるように形成され、
前記ドレイン側イオン注入領域は、前記高濃度のドレイン領域(17)内で、前記ドレイン側イオン注入領域の下端面が該高濃度のドレイン領域(17)の接合面よりも浅くなるように形成されている。

したがって、刊行物には、以下の発明が記載されている。
「N型の半導体基板(11)と、前記N型の半導体基板(11)上にゲート絶縁膜(12)を介して形成されたゲート電極(13)と、
前記N型の半導体基板(11)に形成され、前記ゲート電極(13)の端に整合するように形成された低濃度のソース/ドレイン領域(18,19)と、
前記低濃度のソース/ドレイン領域(18,19)にそれぞれ隣接するように形成された高濃度のソース/ドレイン領域(16,17)と、
低濃度のソース領域(18)及び高濃度のソース領域(16)内から前記ゲート電極(13)の直下にわたって形成されたN型のソース側ポケット領域と、前記ソース側ポケット領域に連続して、前記ソース側ポケット領域と同時に前記高濃度のソース領域(16)内に形成されたN型のソース側イオン注入領域と、
低濃度のドレイン領域(19)及び高濃度のドレイン領域(17)内から前記ゲート電極(13)の直下にわたって形成されたN型のドレイン側ポケット領域と、前記ドレイン側ポケット領域に連続して、前記ドレイン側ポケット領域と同時に前記高濃度のドレイン領域(17)内に形成されたN型のドレイン側イオン注入領域と、を有し、
前記ソース側イオン注入領域は、前記高濃度のソース領域(16)内で、前記ソース側イオン注入領域の下端面が該高濃度のソース領域(16)の接合面よりも浅くなるように形成され、
前記ドレイン側イオン注入領域は、前記高濃度のドレイン領域(17)内で、前記ドレイン側イオン注入領域の下端面が該高濃度のドレイン領域(17)の接合面よりも浅くなるように形成されている、
ことを特徴とするMOSトランジスタ。」

4.対比・判断
本願発明と刊行物に記載された発明(以下、「刊行物発明」という。)とを対比する。
(a)刊行物発明の、「N型」、「半導体基板(11)」、「ゲート絶縁膜(12)」、「ゲート電極(13)」、「低濃度のソース/ドレイン領域(18,19)」、「MOSトランジスタ」は、それぞれ、本願発明の「第1導電型」、「半導体基板」、「ゲート絶縁膜」、「ゲート電極」、「LDD領域」、「半導体装置」に相当する。

(b)刊行物発明の「低濃度のソース領域(18)及び高濃度のソース領域(16)」は本願発明の「ソース」に相当し、そして、刊行物発明の「低濃度のドレイン領域(19)及び高濃度のドレイン領域(17)」は、本願発明の「ドレイン」に相当する。

(c)刊行物発明の「N型のソース側ポケット領域」及び「N型のソース側イオン注入領域」は、本願発明の「第1導電型のソース側不純物層」に相当するから、刊行物発明の「低濃度のソース領域(18)及び高濃度のソース領域(16)内から前記ゲート電極(13)の直下にわたって形成されたN型のソース側ポケット領域と、前記ソース側ポケット領域に連続して、前記ソース側ポケット領域と同時に前記高濃度のソース領域(16)内に形成されたN型のソース側イオン注入領域」は、本願発明の「前記ソース内から前記ゲート電極の直下にわたって形成された第1導電型のソース側不純物層」に相当し、また、刊行物発明の「N型のドレイン側ポケット領域」及び「N型のドレイン側イオン注入領域」は、本願発明の「第1導電型のドレイン側不純物層」に相当するから、刊行物発明の「低濃度のドレイン領域(19)及び高濃度のドレイン領域(17)内から前記ゲート電極(13)の直下にわたって形成されたN型のドレイン側ポケット領域と、前記ドレイン側ポケット領域に連続して、前記ドレイン側ポケット領域と同時に前記高濃度のドレイン領域(17)内に形成されたN型のドレイン側イオン注入領域」は、本願発明の「前記ドレイン内から前記ゲート電極の直下にわたって形成された第1導電型のドレイン側不純物層」に相当する。

(d)刊行物発明の「前記ソース側イオン注入領域は、前記高濃度のソース領域(16)内で、前記ソース側イオン注入領域の下端面が該高濃度のソース領域(16)の接合面よりも浅くなるように形成され」ることは、本願発明の「前記ソース側不純物層」が「前記ソース内では、下端面が該ソースの下端面よりも浅くなるように形成され」ることに相当し、刊行物発明の「前記ドレイン側イオン注入領域は、前記高濃度のドレイン領域(17)内で、前記ドレイン側イオン注入領域の下端面が該高濃度のドレイン領域(17)の接合面よりも浅くなるように形成され」ることは、本願発明の「前記ドレイン側不純物層」が「前記ドレイン内では、下端面が該ドレインの下端面よりも浅くなるように形成され」ることに相当する。

したがって、本願発明と刊行物発明とは、
「第1導電型の半導体基板と、
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板に形成され、前記ゲート電極の側面直下付近に形成されたLDD領域をそれぞれ有するソースおよびドレインと、
前記ソース内から前記ゲート電極の直下にわたって形成された第1導電型のソース側不純物層及び前記ドレイン内から前記ゲート電極の直下にわたって形成された第1導電型のドレイン側不純物層とを有し、
前記ソース側不純物層は、前記ソース内では、下端面が該ソースの下端面よりも浅くなるように形成され、前記ドレイン側不純物層は、前記ドレイン内では、下端面が該ドレインの下端面よりも浅くなるように形成されている、ことを特徴とする半導体装置。」である点で一致し、以下の点で相違する。
相違点
本願発明は、「前記ソース側不純物層は」、「前記LDD領域下では、上端面が該LDD領域の下端面よりも深く且つ下端面が前記ソースの下端面よりも深くなるように形成され」、「前記ドレイン側不純物層は」、「前記LDD領域下では、上端面が該LDD領域の下端面よりも深く且つ下端面が前記ドレインの下端面よりも深くなるように形成されている」との構成を備えているのに対して、刊行物発明の「MOSトランジスタ」は、「ソース側ポケット領域」、「低濃度のソース領域(18)」、「ドレイン側ポケット領域」、「低濃度のドレイン領域(19)」を備えているが、「ソース側ポケット領域」の上端面と「低濃度のソース領域(18)」の下端面との位置関係、「ソース側ポケット領域」の下端面と「高濃度のソース領域(16)」の下端面との位置関係、及び「ドレイン側ポケット領域」の上端面と「低濃度のドレイン領域(19)」の下端面との位置関係、「ドレイン側ポケット領域」の下端面と「高濃度のドレイン領域(17)」の下端面との位置関係が明らかでない点。

相違点について以下で検討する。
(a)まず、LDD領域(低濃度のソース/ドレイン領域)とポケット領域とを有するMOSトランジスタにおいて、ポケット領域をその上端面がLDD領域の下端面よりも深くなるよう充分深い位置に作成することは、例えば、以下の周知文献1及び2に、それぞれ記載されているように、従来周知である。
(a-1)周知文献1.本願の出願前に頒布された特開平5-13431号公報の図1及び「NチャネルMOSトランジスタでは、ソース拡散層17、ドレイン拡散層18の周囲に濃度の高いPポケット拡散層14a、15aが存在するため、ソース拡散層17、ドレイン拡散層18からの空乏層の伸びを抑えることができる。そのため、基板濃度を高くすることなくショートチャネル効果を抑えることができる。」(0004段落)、
「従来の構成では、ソース拡散層、ドレイン拡散層の底部全面に高濃度の逆導電型の拡散層(Pポケット拡散層)が存在するので、接合容量が大きくなる。そのため、トランジスタの速度が遅くなるという課題を有していた。」(0005段落)、
「Pポケット拡散層14、15は溝10、11の形成工程におけるマスク合わせ精度によるが、LDD拡散層12、13に接しないようにし、第2のソース拡散層17及び第2のドレイン拡散層18のコーナー部に形成されていることが望ましい。」(0011段落)、
「本発明は、一導電型の半導体基板に形成された他方導電型のソース拡散層、ドレイン拡散層の接合深さで、かつゲートの端部直下の近傍にのみ局在する一導電型の拡散層を設けた構成とすることにより、ソース拡散層及びドレイン拡散層の接合容量を減少させた、高速動作が可能な半導体装置を実現できるものである。」(0018段落)
(a-2)周知文献2.本願の出願前に頒布された特開平4-53234号公報の第2図(f)及び「パンチスルー防止を効果的に行うためには、パンチスルー防止用の高不純物濃度層55は、図示のように、ゲート電極53の電界が及ばなくなるソース・ドレイン領域54S、54D等の底部近傍の基板深部に形成する必要がある。」(第2頁右下欄第4乃至9行)、
「ゲート電極16の直下領域を除くn^(+)型高濃度ソース領域23S及びn^(+)型高濃度ドレイン領域23D端部の底部近傍のみに基板より高濃度のp型パンチスルー防止層20を有する本発明に係るMOSFETの素子構造が形成される。」(第5頁左上欄第12乃至16行)、
「閾値電圧の上昇、駆動能力の低下等の性能劣化がなくパンチスルーによるソース-ドレイン耐圧の劣化が防止されたショートチャネルMOSFETの形成が可能になり、LSI等の高集積化、高速化に寄与するところが大きい。」(第5頁右上欄第20行乃至左下欄第6行)、

(b)そして、ポケット領域を充分深くすれば、その下端面は必然的に高濃度ソース/ドレインの下端面より深くなることは当然であり、現に周知文献1に記載されたものも、その図1から明らかなように、「P型ポケット拡散層」が「ソース拡散層」及び「ドレイン拡散層」よりも深く形成されている。

(c)また、刊行物の「本発明は、MOSトランジスタの製造方法に関し、さらに詳しく言えば、ポケット領域を具備するLDD構造のMOSトランジスタの製造方法の改良技術に関するものである。」(0001段落)、「従来、MOSトランジスタを微細化するためにLDD構造が採用されているが、そのチャネル長がサブミクロン領域に入ると、この構造だけではショートチャネル効果を防止できなくなっている。そこで、低濃度のソース/ドレイン領域の下にパンチスルー防止用の不純物領域を形成する、いわゆるポケットイオン注入と呼ばれるという技術が開発された。」(0002段落)との記載から、刊行物発明は、ポケット領域を具備するLDD構造の「MOSトランジスタ」において、ショートチャネル効果防止という、周知文献1及び2に記載された従来周知の技術と、共通する技術的課題を有する。

(d)したがって、刊行物発明の低濃度のソース/ドレイン領域下のポケット領域において、前記従来周知技術を勘案し、設定するポケット領域の深さとして、周知文献1(図1及び0011段落)、前記周知文献2(第2図(f)及び第5頁)に記載されているようにポケット領域の上端面が該LDD領域の下端面よりも深くなるように設定するとともに、イオン注入領域の下端面を高濃度ソース/ドレイン領域の下端面よりも深くなるように設定することについては、これによる作用効果が、ショートチャネル効果防止から予測される範囲を越えるものとは認められないことから、当業者が適宜選択し得る程度の設計的事項に過ぎない。

よって、本願発明は、刊行物に記載された発明及び従来周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

5.むすび
以上のとおりであるから、本願は、請求項2ないし5について検討するまでもなく、特許法第29条第2項の規定により拒絶されるべきものである。よって、結論のとおり審決する。
 
審理終結日 2008-05-26 
結審通知日 2008-05-27 
審決日 2008-06-11 
出願番号 特願2003-371729(P2003-371729)
審決分類 P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 河口 雅英  
特許庁審判長 河合 章
特許庁審判官 北島 健次
松田 成正
発明の名称 半導体装置およびその製造方法  
代理人 大垣 孝  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ