• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 4号2号請求項の限定的減縮 特許、登録しない。 H01L
審判 査定不服 4項1号請求項の削除 特許、登録しない。 H01L
審判 査定不服 1項3号刊行物記載 特許、登録しない。 H01L
審判 査定不服 4項4号特許請求の範囲における明りょうでない記載の釈明 特許、登録しない。 H01L
審判 査定不服 4項3号特許請求の範囲における誤記の訂正 特許、登録しない。 H01L
管理番号 1182162
審判番号 不服2005-5729  
総通号数 105 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2008-09-26 
種別 拒絶査定不服の審決 
審判請求日 2005-04-04 
確定日 2008-07-29 
事件の表示 特願2000-569430「半導体製造方法、半導体電気回路、及びゲートスタック」拒絶査定不服審判事件〔平成12年 3月16日国際公開、WO00/14780、平成15年 2月18日国内公表、特表2003-506854〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1.手続の経緯
本願は、1999年8月31日(パリ条約による優先権主張外国庁受理1998年9月3日、米国)を国際出願日とする出願であって、平成16年12月15日付けで拒絶査定がなされ、これに対して平成17年4月4日に拒絶査定に対する審判請求がなされるとともに、同年4月15日に手続補正がなされ、その後当審において、平成18年8月3日付けで審尋がなされ、平成19年1月26日に回答書が提出されたものである。

第2.平成17年4月15日付けの手続補正(以下、「本件補正」という。)について
[補正却下の決定の結論]
平成17年4月15日付けの手続補正を却下する。
[理由]
1.本件補正の内容
本件補正は、補正前の請求項1ないし29を、補正後の請求項1ないし27と補正するものであって、補正前の請求項1ないし7及び14ないし20と、補正後の請求項1ないし7及び14ないし18は以下のとおりである。
〈補正前〉
「【請求項1】 半導体製造方法であって、該方法は、
基板の上に金属シリサイド層を形成し、
金属シリサイド層の上に、シリコン、窒素及び酸素からなる層を堆積し、
金属シリサイド層の上に、シリコン、窒素及び酸素からなる層があるときに、金属シリサイド層を約800℃から約900℃までの温度でアニール処理する、
ことを特徴とする半導体製造方法。
【請求項2】 請求項1に記載の半導体製造方法であって、前記堆積は、化学気相堆積法により行われることを特徴とする半導体製造方法。
【請求項3】 請求項1に記載の半導体製造方法であって、該方法は更に、シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成する過程を含むことを特徴とする半導体製造方法。
【請求項4】 請求項1に記載の半導体製造方法であって、該方法は、更に、アニール化の前に、シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成する過程を含むことを特徴とする半導体製造方法。
【請求項5】 半導体製造方法であって、該方法は、
基板の上に金属シリサイド層を形成し、
金属シリサイド層の上にシリコン、窒素及び酸素からなる層を堆積し、
金属シリサイド層の上に、シリコン、窒素及び酸素からなる層があるときに、金属シリサイド層をアニール処理し、
シリコン、窒素及び酸素からなる層がSixNyOz:Hからなり、xが0.39から0.65で、yが0.02から0.56で、zが0.05から0.33である
ことを特徴とする半導体製造方法。
【請求項6】 請求項5に記載の半導体製造方法であって、該方法は更に、シリコン、窒素、酸素及び水素からなる層の上に窒化シリコン層を形成することを特徴とする半導体製造方法。
【請求項7】 請求項5に記載の半導体製造方法であって、該方法は更に、アニール化の前に、シリコン、窒素、酸素及び水素からなる層の上に窒化シリコン層を形成することを特徴とする半導体製造方法。」
「【請求項14】 金属シリサイドがシリコン、窒素及び酸素からなる層で被覆されている間、約800℃から約900℃までの温度で、金属シリサイドをアニールする過程を含む半導体製造方法。
【請求項15】 請求項14に記載の方法において、シリコン、窒素及び酸素からなる層は、SixNyOz:Hからなり、xは0.39から0.65で、yは0.02から0.56で、zは0.05から0.33であることを特徴とする半導体製造方法。
【請求項16】 請求項15に記載の方法であって、更に、シリコン、窒素、酸素及び水素からなる層の上に、窒化シリコンの層を形成する過程を有することを特徴とする半導体製造方法。
【請求項17】 請求項15に記載の方法であって、更に、アニール処理の前に、シリコン、窒素、酸素及び水素からなる層の上に、窒化シリコンの層を形成する過程を有することを特徴とする半導体製造方法。
【請求項18】 請求項14に記載の方法であって、更に、シリコン、窒素及び酸素からなる層の上に、窒化シリコンの層を形成する過程を有することを特徴とする半導体製造方法。
【請求項19】 請求項14に記載の方法であって、更に、アニール処理の前に、シリコン、窒素及び酸素からなる層の上に、窒化シリコンの層を形成する過程を有することを特徴とする半導体製造方法。
【請求項20】 請求項14に記載の方法において、金属シリサイドの金属はタングステン又はチタンであることを特徴とする半導体製造方法。」

〈補正後〉
「【請求項1】 半導体製造方法であって、該方法は、
基板の上に金属シリサイド層を形成し、
金属シリサイド層の上に、シリコン、窒素及び酸素からなる層を堆積し、
シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成し、
金属シリサイド層の上に、シリコン、窒素及び酸素からなる層があるときに、金属シリサイド層を約800℃から約900℃までの温度でアニール処理し、該アニール処理は窒化シリコンの層の形成とは独立して行われる、
ことを特徴とする半導体製造方法。
【請求項2】 請求項1に記載の半導体製造方法であって、前記堆積は、化学気相堆積法により行われることを特徴とする半導体製造方法。
【請求項3】 請求項1に記載の半導体製造方法であって、アニール処理の後に、シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成することを特徴とする半導体製造方法。
【請求項4】 請求項1に記載の半導体製造方法であって、アニール処理の前に、シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成することを特徴とする半導体製造方法。
【請求項5】 半導体製造方法であって、該方法は、
基板の上に金属シリサイド層を形成し、
金属シリサイド層の上にシリコン、窒素及び酸素からなる層を堆積し、
シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成し、
金属シリサイド層の上に、シリコン、窒素及び酸素からなる層があるときに、窒化シリコンの層の形成とは独立して金属シリサイド層をアニール処理し、
シリコン、窒素及び酸素からなる層がSixNyOz:Hからなり、xが0.39から0.65で、yが0.02から0.56で、zが0.05から0.33である
ことを特徴とする半導体製造方法。
【請求項6】 請求項5に記載の半導体製造方法であって、アニール処理の後に、シリコン、窒素、酸素及び水素からなる層の上に窒化シリコン層を形成することを特徴とする半導体製造方法。
【請求項7】 請求項5に記載の半導体製造方法であって、アニール処理の前に、シリコン、窒素、酸素及び水素からなる層の上に窒化シリコン層を形成することを特徴とする半導体製造方法。」
「【請求項14】 半導体製造方法であって、該方法は、
金属シリサイドがシリコン、窒素及び酸素からなる層で被覆されている間、約800℃から約900℃までの温度で、金属シリサイドをアニール処理し、
アニール処理とは独立した処理で、シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成する、
ことを特徴とする半導体製造方法。
【請求項15】 請求項14に記載の方法において、シリコン、窒素及び酸素からなる層は、SixNyOz:Hからなり、xは0.39から0.65で、yは0.02から0.56で、zは0.05から0.33であることを特徴とする半導体製造方法。
【請求項16】 請求項14に記載の方法であって、アニール処理の後に、シリコン、窒素及び酸素からなる層の上に、窒化シリコンの層を形成することを特徴とする半導体製造方法。
【請求項17】 請求項14に記載の方法であって、アニール処理の前に、シリコン、窒素及び酸素からなる層の上に、窒化シリコンの層を形成することを特徴とする半導体製造方法。
【請求項18】 請求項14に記載の方法において、金属シリサイドの金属はタングステン又はチタンであることを特徴とする半導体製造方法。」

2.本件補正についての検討
(1)補正前の請求項1ないし4について
補正前の請求項1ないし4と補正後の請求項1ないし4とは、1対1に対応しているとは言えないが、補正前の請求項1が補正後の請求項1に対応するものとみて検討すると、補正前の請求項1についてなされた補正は、補正前の請求項1の「金属シリサイド層の上に、シリコン、窒素及び酸素からなる層を堆積し、」の後に、補正後の請求項1の「シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成し、」を追加し、同じく補正前の請求項1の「アニール処理する、」を、補正後の請求項1の「アニール処理し、該アニール処理は窒化シリコンの層の形成とは独立して行われる、」とするものであり、実質的に、補正前の請求項1に「窒化シリコンの層」を形成する工程を追加する補正を含むものであり、補正前の請求項1に係る発明の発明特定事項を下位概念化する補正ではないから、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当しない。また、補正前の請求項1についてなされた上記補正が、同法同条同項第1号、第3号、及び第4号に掲げる請求項の削除、誤記の訂正、及び明りょうでない記載の釈明のいずれを目的とするものにも該当しないことは明らかである。
また、補正前の請求項2ないし4のうち実質的にみて、補正前の請求項1を引用する補正前の請求項3が、補正後の請求項1に対応するものとみて検討すると、補正前の請求項3についてなされた補正は、実質的に、補正前の請求項3において「アニール処理」と「窒化シリコンの層」の形成とが「独立して行われる」ことを限定するものであり、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。しかし、この場合、補正前の請求項3に係る発明の発明特定事項をすべて含む発明は補正前の請求項4に係る発明のみであるのに対し、補正後の請求項1に係る発明の発明特定事項をすべて含む発明は、請求項2ないし4に係る発明の3つになっており、そのうち請求項2及び3に係る発明については、補正前の請求項に対応するものがない。よって、補正後の請求項2及び3は新たに追加されたものであり、請求項を新たに追加する補正を含む、補正前の請求項1ないし4についてなされた補正は、特許法第17条の2第4項各号のいずれを目的とするものにも該当しない。
したがって、補正後の請求項1が、補正前のいずれの請求項に対応するものとみても、補正前の請求項1ないし4を補正後の請求項1ないし4とする補正は、特許法第17条の2第4項に規定する要件を満たさない補正を含むものである。

(2)補正前の請求項5ないし7について
補正前の請求項5ないし7と補正後の請求項5ないし7とは、1対1に対応しているとは言えないが、補正前の請求項5が補正後の請求項5に対応するものとみて検討すると、補正前の請求項5についてなされた補正は、補正前の請求項5の「金属シリサイド層の上に、シリコン、窒素及び酸素からなる層を堆積し、」の後に、補正後の請求項5の「シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成し、」を追加し、同じく補正前の請求項5の「金属シリサイド層の上に、シリコン、窒素及び酸素からなる層があるときに、」の後に、補正後の請求項5の「窒化シリコンの層の形成とは独立して」を追加するものであり、実質的に、補正前の請求項5に「窒化シリコンの層」を形成する工程を追加する補正を含むものであり、補正前の請求項5に係る発明の発明特定事項を下位概念化する補正ではないから、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当しない。また、補正前の請求項5についてなされた上記補正が、同法同条同項第1号、第3号、及び第4号に掲げる請求項の削除、誤記の訂正、及び明りょうでない記載の釈明のいずれを目的とするものにも該当しないことは明らかである。
また、補正前の請求項6及び7のうち実質的にみて、補正前の請求項5を引用する補正前の請求項6が、補正後の請求項5に対応するものとみて検討すると、補正前の請求項6についてなされた補正は、実質的に、補正前の請求項6において「アニール処理」と「窒化シリコンの層」の形成とが「独立して」行われることを限定するものであり、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。しかし、この場合、補正前の請求項6に係る発明の発明特定事項をすべて含む発明は補正前の請求項7に係る発明のみであるのに対し、補正後の請求項5に係る発明の発明特定事項をすべて含む発明は、請求項6及び7に係る発明の2つになっており、そのうち請求項6に係る発明については、補正前の請求項に対応するものがない。よって、補正後の請求項6は新たに追加されたものであり、請求項を新たに追加する補正を含む、補正前の請求項5ないし7についてなされた補正は、特許法第17条の2第4項各号のいずれを目的とするものにも該当しない。
したがって、補正後の請求項5が、補正前のいずれの請求項に対応するものとみても、補正前の請求項5ないし7を補正後の請求項5ないし7とする補正は、特許法第17条の2第4項に規定する要件を満たさない補正を含むものである。

(3)補正前の請求項14ないし20について
補正前の請求項14ないし20と補正後の請求項14ないし18とは、1対1に対応しているとは言えないが、補正前の請求項14が補正後の請求項14に対応するものとみて検討すると、補正前の請求項14についてなされた補正は、補正前の請求項14の「金属シリサイドがシリコン、窒素及び酸素からなる層で被覆されている間、」の前に、補正後の請求項14の「半導体製造方法であって、該方法は、」を追加し、同じく補正前の請求項14の「金属シリサイドをアニールする過程を含む」を、補正後の請求項14の「金属シリサイドをアニール処理し、 アニール処理とは独立した処理で、シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成する、ことを特徴とする」とするものであり、実質的に、補正前の請求項14に「窒化シリコンの層」を形成する工程を追加する補正を含むものであり、補正前の請求項14に係る発明の発明特定事項を下位概念化する補正ではないから、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当しない。また、補正前の請求項14についてなされた上記補正が、同法同条同項第1号、第3号、及び第4号に掲げる請求項の削除、誤記の訂正、及び明りょうでない記載の釈明のいずれを目的とするものにも該当しないことは明らかである。
また、補正前の請求項15ないし20のうち実質的にみて、補正前の請求項14を引用する補正前の請求項18が、補正後の請求項14に対応するとすると、補正前の請求項18についてなされた補正は、実質的に、補正前の請求項18において「アニール処理」と「窒化シリコンの層」の形成とが「独立して」行われることを限定するものであり、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。この場合、補正前の請求項18に係る発明の発明特定事項をすべて含む発明は補正前の請求項16、17、19及び20であり、補正後の請求項14に係る発明の発明特定事項をすべて含む発明は、請求項15ないし18に係る発明であるが、補正後の請求項16に係る発明は、「シリコン、窒素、酸素及び水素からなる層」の組成比が限定されず、「窒化シリコンの層」が「アニール処理の後」に形成され、さらに、「金属シリサイドの金属」が限定されない発明であるのに対し、補正前の請求項16及び17に係る発明は、「シリコン、窒素、酸素及び水素からなる層」の組成比が限定されており、補正前の請求項19に係る発明は、「窒化シリコン層」が「アニール処理の前」に形成されることが限定された発明であり、補正前の請求項20に係る発明は、「金属シリサイドの金属」について限定された発明であるため、補正後の請求項16は、補正前の請求項16、17、19及び20に係る発明のいずれを限定したものでもないから、補正前の請求項16、17、19及び20に係る発明は、補正前の請求項16には対応しない。よって、補正後の請求項16には、補正前の請求項に対応するものがなく、補正後の請求項16は新たに追加されたものであるから、請求項を新たに追加する補正を含む、補正前の請求項14ないし20についてなされた補正は、特許法第17条の2第4項各号のいずれを目的とするものにも該当しない。
したがって、補正前の請求項14ないし20を補正後の請求項14ないし18とする補正は、特許法第17条の2第4項に規定する要件を満たさない補正を含むものである。

したがって、補正前の請求項1ないし7、及び14ないし20についての補正を含む本件補正は、特許法第17条の2第4項に規定する要件を満たさないものであるから、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下されるべきものである。

第3.本願発明
平成17年4月15日付けの手続補正は上記のとおり却下されたので、本願の請求項1ないし29に係る発明は、平成16年6月9日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし29に記載された事項により特定されるものであり、その請求項1に係る発明(以下、「本願発明」という。)は、その請求項1に記載されている事項により特定される以下のとおりのものである。
「【請求項1】 半導体製造方法であって、該方法は、
基板の上に金属シリサイド層を形成し、
金属シリサイド層の上に、シリコン、窒素及び酸素からなる層を堆積し、
金属シリサイド層の上に、シリコン、窒素及び酸素からなる層があるときに、金属シリサイド層を約800℃から約900℃までの温度でアニール処理する、
ことを特徴とする半導体製造方法。」

第4.刊行物に記載された発明
(1)刊行物1.特開昭63-316476号公報
原査定の拒絶の理由に引用され、本願の出願前に日本国内において頒布された刊行物である特開昭63-316476号公報(以下、「刊行物1」という。)には、第1図とともに以下の事項が記載されている。
「第1図は本発明の実施例の工程順断面図である。まずシリコンMIS型半導体装置に関し説明する。第1図(a)に示す様にシリコン基板1の上にゲート絶縁膜2を積層し、さらにMoやW等の高融点金属膜3およびシリコンオキシナイトライド膜4を順次積層する。・・・・・・またこの高融点金属膜3は純粋な単一金属でなくとも良い。たとえばMoおよびタンタル(Ta)の合金あるいはWとチタン(Ti)の合金あるいはシリコン(Si)等の元素が相当量入ったものでも良い。シリコンオキシナイトライド膜4は化学式でSiN_(x)O_(y)と記される。このシリコンオキシナイトライド膜4はたとえばCVD法により形成される。」(第2頁右下欄第11行ないし第3頁左上欄第9行)
「次に第1図(b)に示す様にフォトリソグラフィ等の方法を用いてシリコンオキシナイトライド膜4およびMoやW等の高融点金属の電極・配線を順次選択的にエツチング除去し、所望の電極配線を形成する。このエッチング工程の時にシリコンオキシナイトライド膜4はゲート電極・配線3より寸法が小さくならないようにする。」(第3頁右上欄第5行ないし第11行)
「次に第1図(c)に示す様に第2のシリコンオキシナイトライド膜6を積層する。この第2のシリコンオキシナイトライド膜6は第1のシリコンオキシナイトライド膜と同様の方法で形成される。第2のシリコンオキシナイトライド膜6は第1のオキシナイトライド膜4の上だけでなく、ゲート電極3の側面にも積層する。次に第1図(d)に示す様に、第1図(c)のウェハ全面を異方性エツチングし、ゲート電極・配線3の側面の第2のオキシナイトライド膜の厚みが厚い為、側面の第2のオキシナイトライド膜6を残し、他の領域の第2のオキシナイトライド膜6を除去する。この時第1のオキシナイトライド膜4もエツチングされるが、充分な厚みを積層しておけば、その後のプロセスに支障がない程度に第1のオキシナイトライド膜が残る。この様にしてW又はMo等の高融点金属の上面および側面がオキシナイトライド膜でおおわれた構造を作る事ができる。」(第4頁左上欄第1行ないし第18行)
「さらにゲート電極・配線が高融点金属膜の場合以外にも酸化等の熱処理により変化させたくないものに関して本発明を用いることも容易である。たとえばシリコンと金属との合金であるシリサイド電極・配線の場合やポリサイド電極・配線の場合やポリシリコン電極・配線の場合にも本発明を使用することができる。」(第4頁右下欄第11行ないし第17行)
「あるいは第2のシリコンオキシナイトライド膜6をシリコン窒化膜にかえてもよい。・・・・・・シリコンナイトライド膜はたとえばCVD方法により作製される。その一つの例として、SiH_(2)Cl_(2)とNH_(3)のガスをCVD装置を用い、700℃?1000℃の範囲の温度で化学反応させてシリコンナイトライド膜を形成できる。」(第5頁左上欄第13行ないし右上欄第1行)

(ア)「ゲート電極・配線」が「高融点金属膜の場合以外」の、「シリサイド電極・配線」である場合、「ゲート絶縁膜2」と「シリコンオキシナイトライド膜4」との間に、「高融点金属膜3」の替わりに「シリサイド」膜が形成されることは明らかである。
(イ)刊行物1の図1(c)より、「シリコンナイトライド膜」は、「シリコンオキシナイトライド膜4」の上と、「シリコンオキシナイトライド膜4」及び「ゲート電極・配線3」の側面とに形成されることは明らかである。
(ウ)「SiH_(2)Cl_(2)とNH_(3)のガスをCVD装置を用い、700℃?1000℃の範囲の温度で化学反応させてシリコンナイトライド膜を形成」(第5頁左上欄第18行ないし第20行)するとは、「シリコンナイトライド膜」を、「700℃?1000℃の範囲の温度で」、「SiH_(2)Cl_(2)とNH_(3)のガスを用いた」CVD法により、形成する工程であることは明らかである。

したがって、刊行物1には、以下の発明(以下、「刊行物発明」という。)が記載されている。
「MIS型半導体装置の製造方法であって、該方法は、
シリコン基板1の上にゲート絶縁膜2及びシリサイド膜を順に積層し、
前記シリサイド膜の上に、シリコンオキシナイトライド膜4をCVD法により形成し、
前記シリコンオキシナイトライド膜4及び前記シリサイド膜を順次選択的にエッチングし、その後、前記シリコンオキシナイトライド膜4の上と、前記シリコンオキシナイトライド膜4及び前記シリサイド膜の側面とに、シリコンナイトライド膜を、700℃から1000℃の範囲の温度で、SiH_(2)Cl_(2)とNH_(3)のガスを用いたCVD法により形成する、
ことを特徴とするMIS半導体装置の製造方法。」

第5.当審の判断
1.対比
本願発明と刊行物発明とを対比する。
(ア)本願の明細書の0002段落の「半導体製造方法は、トランジスタゲート構造を形成するために物質の層をパターニングすることをしばしば伴う。」との記載より、本願発明の「半導体製造方法」が「トランジスタゲート構造を形成するため」の工程を含むものであることは明らかである。よって、刊行物発明の「MIS型半導体装置の製造方法」は、本願発明の「半導体製造方法」に相当する。
(イ)刊行物発明の「シリコン基板1」は、本願発明の「基板」に相当する。
(ウ)刊行物発明の「シリサイド膜」及び「シリコンオキシナイトライド膜4」は、本願発明の「金属シリサイド層」及び「シリコン、窒素及び酸素からなる層」に相当する。よって、刊行物発明の「シリコン基板1の上に」「シリサイド膜を」「積層し」は、本願発明の「基板の上に金属シリサイド層を形成し」に相当する。また、刊行物発明の「CVD法により形成」することは、本願発明の「堆積」することに相当するから、刊行物発明の「前記シリサイド膜の上に、シリコンオキシナイトライド膜4をCVD法により形成し」は本願発明の「金属シリサイド層の上に、シリコン、窒素及び酸素からなる層を堆積し」に相当する。
よって、本願発明と刊行物発明とは、
「半導体製造方法であって、該方法は、
基板の上に金属シリサイド層を形成し、
金属シリサイド層の上に、シリコン、窒素及び酸素からなる層を堆積する、
ことを特徴とする半導体製造方法。」である点で一致し、以下の点で相違する。

〈相違点1〉
本願発明は、「基板の上に金属シリサイド層を形成し」ているのに対して、刊行物発明は、「シリコン基板1の上にゲート絶縁膜2及びシリサイド膜を順に積層し」ており、「シリコン基板1の上に」「シリサイド膜」を形成する前に「ゲート絶縁膜2」を形成する点。

〈相違点2〉
本願発明は、「金属シリサイド層の上に、シリコン、窒素及び酸素からなる層を堆積」した後、「金属シリサイド層の上に、シリコン、窒素及び酸素からなる層があるときに、金属シリサイド層を約800℃から約900℃までの温度でアニール処理する」のに対して、
刊行物発明は、「前記シリサイド膜の上に、シリコンオキシナイトライド膜4をCVD法により形成し」た後、「前記シリコンオキシナイトライド膜4及び前記シリサイド膜を順次選択的にエッチングし、その後、前記シリコンオキシナイトライド膜4の上と、前記シリコンオキシナイトライド膜4及び前記シリサイド膜の側面とに、シリコンナイトライド膜を、700℃から1000℃の範囲の温度で、SiH_(2)Cl_(2)とNH_(3)のガスを用いたCVD法により形成」する点。

2.相違点の検討
以下、相違点について検討する。
〈相違点1について〉
本願の明細書の0017段落、0018段落及び0025段落に「【0017】 【発明の実施の形態】 本発明により達成される実施例が図4乃至図6を参照して説明される。・・・・・・ 【0018】 図4を参照すると、予備処理工程における半導体ウェーハ片10aを示している。ウェーハ片10aは、図1乃至図3のウェーハ片10と同様に、基板12、ゲート酸化層16、ポリシリコン層18、及びシリサイド層20からなる。」及び「【0025】・・・・・・トランジスタゲート構造が完成するように、・・・・・・」と記載されていること、本願の明細書及び図面に、「基板12」に接するように「シリサイド層20」が形成される旨の記載はないこと、及び、ゲート(電極)を備えたトランジスタにおいて基板とゲート(電極)との間にゲート絶縁膜を備えることは従来周知であることは当業者にとって明らかであることを考慮すると、本願発明の「基板の上に金属シリサイド層を形成し」とは、「基板」と「金属シリサイド層」との間に他の層(ゲート絶縁膜)が形成されることを排除するものではないことは明らかである。
よって、本願発明の「基板の上に金属シリサイド層を形成」する構成と、刊行物発明は「シリコン基板1の上にゲート絶縁膜2及びシリサイド膜を順に積層」する構成とは、実質的に相違しない。

〈相違点2について〉
(ア)刊行物発明において、「シリコンナイトライド膜」を「CVD法」により形成する際、「シリサイド膜」が「700℃から1000℃の範囲の温度」に曝されることは明らかであり、この温度範囲は、本願発明の金属シリサイド層のアニール処理する時の温度範囲である約800℃から約900℃までの範囲を含む。
(イ)刊行物発明において、「前記シリコンオキシナイトライド膜4及び前記シリサイド膜を順次選択的にエッチングし、その後、前記シリコンオキシナイトライド膜4の上と、前記シリコンオキシナイトライド膜4及び前記シリサイド膜の側面とに、シリコンナイトライド膜を、700℃から1000℃の範囲の温度で、SiH_(2)Cl_(2)とNH_(3)のガスを用いたCVD法により形成する」工程が、「シリサイド膜」の上に「シリコンナイトライド膜4」がある状態でなされていることは明らかである。
(ウ)本願の明細書の0004段落には、「層20のシリサイド物質の結晶性及び導電性を向上させるために、アニール化が典型的には行われる。このようなアニール化は、・・・・・・約800℃から900℃の温度で行われる。」と記載されており、本願発明の「アニール処理」は、金属シリサイド層の結晶性及び導電性を向上させることを意図しているものと認められる。
(エ)一方、本願出願前に、金属シリサイド層の側面にCVD法により絶縁層を堆積する際、堆積に伴う高温により、金属シリサイド層に結晶化が起きることは、以下の周知文献1ないし3に記載されるように従来周知の事項である。
周知文献1.特開平07-161976号公報(0004段落、図3参照)には、「LPCVD法によって785℃で、サイドウォールを形成するための酸化膜6を堆積する」とき、「シリサイド膜4」が「結晶化したシリサイド膜4aとなる」ことが記載されている。
「【0004】ついで、WF_(6) ガスとSiH_(4)ガスを用いたCVD法によって450 ℃の温度で、図3(f) に示すようにシリサイド( WSix )膜4を堆積し、目的の形状にパターニングした後ゲート加工する(図3(g) )。さらに、SiH_(4)ガスとN_(2)O ガスを用いたLPCVD法によって785 ℃で、サイドウォールを形成するための酸化膜6を堆積する(図3(h) )。このとき、シリサイド膜4は熱処理されることによって結晶化したシリサイド膜4aとなる。」
周知文献2.特開平07-115194号公報(0011段落参照)には、「サイドウォールスペーサ7の酸化珪素膜を形成する工程は高温度の加熱処理を伴うので」、「高融点金属珪化膜5B」に「非晶質(アモルファス)状態から結晶化が起こる」ことが記載されている。
「【0011】(1)前記MOSFETのゲート電極5に採用された高融点金属珪化膜5Bは、熱処理、熱酸化処理などによって組成変化を生じる性質がある。特に、ゲート電極5の形成後、サイドウォールスペーサ7の酸化珪素膜を形成する工程は高温度の加熱処理を伴うので、高融点金属珪化膜5Bは非晶質(アモルファス)状態から結晶化が起こる。」
周知文献3.特開平07-038107号公報(0010段落参照)には、「サイドウオールスペーサ形成のためのシリコン酸化膜形成時には高温で処理を行うため」、「金属シリサイド」は「アモルファス状態から結晶化を起こす」ことが記載されている。
「【0010】前述の従来例において、サイドウオールスペーサ形成のためのシリコン酸化膜形成時には高温で処理を行うため、金属シリサイドはアモルファス状態から結晶化を起こす。」
(オ)上記(ア)、(イ)及び(エ)より、刊行物発明における「前記シリコンオキシナイトライド膜4及び前記シリサイド膜を順次選択的にエッチングし、その後、前記シリコンオキシナイトライド膜4の上と、シリコンオキシナイトライド膜4及び前記シリサイド膜の側面とに、シリコンナイトライド膜を、700℃から1000℃の範囲の温度で、SiH_(2)Cl_(2)とNH_(3)のガスを用いたCVD法により形成する」工程は、「シリサイド膜」の上に、「シリコンオキシナイトライド膜4」があるときに、行われるものであって、「温度」を約800℃から約900℃までの範囲とした場合、「シリサイド膜」の結晶化が起こることは明らかである。そして、上記(ウ)より、「シリサイド膜」の結晶化とは、本願発明における「アニール処理」が意図する「金属シリサイド層の結晶性及び導電性を向上させる」ことに他ならない。よって、刊行物発明における「前記シリコンオキシナイトライド膜4及び前記シリサイド膜を順次選択的にエッチングし、その後、前記シリコンオキシナイトライド膜4の上と、シリコンオキシナイトライド膜4及び前記シリサイド膜の側面とに、シリコンナイトライド膜を、700℃から1000℃の範囲の温度で、SiH_(2)Cl_(2)とNH_(3)のガスを用いたCVD法により形成する」工程は、本願発明における「金属シリサイド層の上に、シリコン、窒素及び酸素からなる層があるときに、金属シリサイド層を約800℃から約900℃までの温度でアニール処理する」工程を含むものであるから、上記相違点2は実質的なものではない。

したがって、本願発明は、刊行物1に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができないものである。

第6.むすび
以上のとおりであるから、本願は、請求項2ないし29に係る発明について検討するまでもなく拒絶されるべきものである。
よって、結論のとおり審決する。
 
審理終結日 2008-02-28 
結審通知日 2008-03-03 
審決日 2008-03-19 
出願番号 特願2000-569430(P2000-569430)
審決分類 P 1 8・ 571- Z (H01L)
P 1 8・ 113- Z (H01L)
P 1 8・ 573- Z (H01L)
P 1 8・ 572- Z (H01L)
P 1 8・ 574- Z (H01L)
最終処分 不成立  
前審関与審査官 長谷山 健  
特許庁審判長 河合 章
特許庁審判官 北島 健次
棚田 一也
発明の名称 半導体製造方法、半導体電気回路、及びゲートスタック  
代理人 武川 隆宣  
代理人 石原 昌典  
代理人 廣江 武典  
代理人 ▲高▼荒 新一  
代理人 西尾 務  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ