ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 1項3号刊行物記載 特許、登録しない。 H01L 審判 査定不服 4項4号特許請求の範囲における明りょうでない記載の釈明 特許、登録しない。 H01L 審判 査定不服 特17条の2、3項新規事項追加の補正 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1187978 |
| 審判番号 | 不服2006-2291 |
| 総通号数 | 109 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2009-01-30 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2006-02-09 |
| 確定日 | 2008-11-13 |
| 事件の表示 | 特願2003- 36364「バイポーラトランジスタ及びその製造方法」拒絶査定不服審判事件〔平成16年 9月 2日出願公開、特開2004-247545〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1 手続の経緯 本願は、平成15年2月14日の出願であって、平成17年12月28日付けで拒絶査定がなされ、これに対し、平成18年2月9日に拒絶査定に対する審判請求がなされるとともに、同年3月7日付けで手続補正がなされたものである。 第2 平成18年3月7日付けの手続補正について 1 本件補正の内容 本件補正は、特許請求の範囲の請求項7、請求項8、及び請求項10を補正するとともに、明細書の0065段落を補正するものであって、補正後の請求項7、請求項8、及び請求項10は、以下のとおりである。 「【請求項7】 半導体基体中に少なくとも、N型のコレクタ領域と、該コレクタ領域上に形成されるP型のベース領域と、該ベース領域上に形成されるN型のエミッタ領域と、を有するNPNバイポーラトランジスタであり、前記ベース領域内に空乏層が形成されない時の、前記ベース領域内のフリーキャリア濃度が、前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいバイポーラトランジスタの製造方法であって、 前記フリーキャリア濃度が前記空間電荷濃度よりも所定量だけ小さくなるような、P型でかつ半導体基体のバンドギャップ端から所定深さよりも離れた位置に不純物準位を形成する第1の不純物を用いて、前記半導体基体中に前記ベース領域を形成する工程を、少なくとも含むことを特徴とするバイポーラトランジスタの製造方法。」 「【請求項8】 半導体基体中に少なくとも、N型のコレクタ領域と、該コレクタ領域上に形成されるP型のベース領域と、該ベース領域上に形成されるN型のエミッタ領域と、を有するNPNバイポーラトランジスタであり、前記ベース領域内に空乏層が形成されない時の、前記ベース領域内のフリーキャリア濃度が、前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいバイポーラトランジスタの製造方法であって、 前記フリーキャリア濃度が前記空間電荷濃度よりも所定量だけ小さくなるような、P型でかつ半導体基体のバンドギャップ端から所定深さよりも離れた位置に不純物準位を形成する第1の不純物と、該第1の不純物よりもバンドギャップ端から浅い深さの不純物準位を形成するP型の第2の不純物との、少なくとも2つ以上の不純物を用いて、前記半導体基体中に前記ベース領域を形成する工程を、少なくとも含むことを特徴とするバイポーラトランジスタの製造方法。」 「【請求項10】 半導体基体中に少なくとも、N型のコレクタ領域と、該コレクタ領域上に形成されるP型のベース領域と、該ベース領域上に形成されるN型のエミッタ領域と、該エミッタ領域下部の前記ベース領域内に形成されるP型のパンチスルーストップ領域と、を有するNPNバイポーラトランジスタであり、前記パンチスルーストップ領域内に空乏層が形成されない時の、前記パンチスルーストップ領域内のフリーキャリア濃度が、前記パンチスルーストップ領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいバイポーラトランジスタの製造方法であって、 前記ベース領域を形成する工程と、 前記半導体基体上にマスク材を堆積する工程と、 前記ベース領域の一部が開口するように前記マスク材をパターニングする工程と、 前記マスク材越しに前記ベース領域中に不純物を導入することで、N型のエミッタ領域を形成する工程と、 前記マスク材を用いて、前記フリーキャリア濃度が前記空間電荷濃度よりも所定量だけ小さくなるような、P型でかつ半導体基体のバンドギャップ端から所定深さよりも離れた位置に不純物準位を形成する第1の不純物を、前記ベース領域内に導入して、前記パンチスルーストップ領域を形成する工程とを少なくとも含み、 前記エミッタ領域を形成する工程と、前記パンチスルーストップ領域を形成する工程とが順不同であることを特徴とするバイポーラトランジスタの製造方法。」 2 本件補正についての検討 2-1 補正内容の整理 本件補正の内容を以下のとおり整理する。 ・補正事項a 補正前の請求項7の「P型でかつ半導体基体のバンドギャップ端から所定深さの不純物準位を形成する第1の不純物」を、補正後の請求項7の「P型でかつ半導体基体のバンドギャップ端から所定深さよりも離れた位置に不純物準位を形成する第1の不純物」と補正すること。 ・補正事項b 補正前の請求項8の「P型でかつ半導体基体のバンドギャップ端から所定深さの不純物準位を形成する第1の不純物」を、補正後の請求項8の「P型でかつ半導体基体のバンドギャップ端から所定深さよりも離れた位置に不純物準位を形成する第1の不純物」と補正すること。 ・補正事項c 補正前の請求項10の「P型でかつ半導体基体のバンドギャップ端から所定深さの不純物準位を形成する第1の不純物」を、補正後の請求項10の「P型でかつ半導体基体のバンドギャップ端から所定深さよりも離れた位置に不純物準位を形成する第1の不純物」と補正すること。 ・補正事項d 補正前の明細書の0065段落の「第2導電型でかつ半導体基体のバンドギャップ端から所定深さの不純物準位を形成する」を、補正後の明細書の0065段落の「第導電型でかつ半導体基体のバンドギャップ端から所定深さよりも離れた位置に不純物準位を形成する」と補正したこと。 2-2 新規事項の有無、及び補正の目的の適否についての検討 ・補正事項aについて 本願の願書に最初に添付した明細書の発明の詳細な説明の【0024】段落には、「また、前記第1の不純物とは、炭化珪素半導体中に、バンドギャップ端から250meVよりも離れた位置に不純物準位を形成する不純物である。」という記載があり、また、【0025】段落には、「また、第1の不純物として、一般的な半導体不純物であるB(ほう素)を用いることができるため、製造工程が容易である。また、実際に第1の不純物としてB(ほう素)を用いると、フリーキャリア濃度を空間電荷濃度よりも約二桁小さくでき、炭化珪素半導体装置の素子耐圧と電流増幅率hFEのトレードオフ改善に非常に有効であることが実験でわかっている。」という記載があることから、補正事項aについての補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものであり、特許法第17条の2第3項に規定された要件を満たすものである。 また、補正事項aについての補正は、補正前の請求項7の「P型でかつ半導体基体のバンドギャップ端から所定深さの不純物準位を形成する第1の不純物」において、「第1の不純物」が、どのような不純物であっても所定の深さに不純物準位が形成されると言えるために、必ずしも明りょうではなかったので、明りょうにするために、補正前の請求項7の「所定深さ」を、補正後の請求項7の「所定深さよりも離れた位置に」と補正して、全体として、補正前の請求項7の「P型でかつ半導体基体のバンドギャップ端から所定深さの不純物準位を形成する第1の不純物」を、補正後の請求項7の「P型でかつ半導体基体のバンドギャップ端から所定深さよりも離れた位置に不純物準位を形成する第1の不純物」と補正したものである。 よって、補正事項aについての補正は、請求項7の記載を明りょうにするためになされたものであり、特許法第17条の2第4項第4号に掲げる明りょうでない記載の釈明を目的とするものに該当する。 したがって、補正事項aについての補正は、特許法第17条の2第3項及び第4項に規定する要件を満たすものである。 ・補正事項b、cについて 補正事項b、cについての補正は、上記の補正事項aについての補正と同等な補正である。 したがって、補正事項b、cについての補正は、上記「・補正事項aについて」において検討したと同様の理由により、それぞれ、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものであり、かつ、特許法第17条の2台4項第4号に掲げる明りょうでない記載の釈明を目的とするものに該当するから、補正事項b、cについての補正は、特許法第17条の2第4項第3号及び第4号に規定する要件を満たす。 ・補正事項dについて 本願の願書に最初に添付した明細書の発明の詳細な説明の【0024】段落には、「また、前記第1の不純物とは、炭化珪素半導体中に、バンドギャップ端から250meVよりも離れた位置に不純物準位を形成する不純物である。」という記載があり、また、【0025】段落には、「また、第1の不純物として、一般的な半導体不純物であるB(ほう素)を用いることができるため、製造工程が容易である。また、実際に第1の不純物としてB(ほう素)を用いると、フリーキャリア濃度を空間電荷濃度よりも約二桁小さくでき、炭化珪素半導体装置の素子耐圧と電流増幅率hFEのトレードオフ改善に非常に有効であることが実験でわかっている。」という記載があることから、補正事項dについての補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものであり、特許法第17条の2第3項に規定された要件を満たすものである。 したがって、補正事項aについての補正は、特許法第17条の2第3項に規定する要件を満たすものである。 3 むすび 以上のとおり、補正事項aないしdについての補正からなる本件補正は、特許法第17条の2第4項第3号及び第4号に規定する要件を満たすものである。 第3 本願発明について 平成18年3月7日付けの手続補正は、上記の「第2 3 むすび」において検討したとおり適法であるので、本願の請求項1ないし17に係る発明は、平成18年3月7日付け手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし17に記載された事項により特定されるとおりのものであるところ、このうち、本願の請求項1に係る発明は、以下のとおりのものである。 「【請求項1】 半導体基体中に少なくとも、第1導電型のコレクタ領域と、該コレクタ領域上に形成される第2導電型のベース領域と、該ベース領域上に形成される第1導電型のエミッタ領域と、を有するバイポーラトランジスタにおいて、 前記ベース領域内に空乏層が形成されない時の、前記ベース領域内のフリーキャリア濃度が、前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいことを特徴とするバイポーラトランジスタ。」 第4 引用刊行物記載の発明 ・刊行物1:特開2002-359378号公報 原審の拒絶の理由に引用され、本願の出願前に日本国内において頒布された刊行物1(特開2002-359378号公報)には、図3?図5、図19、図20、図22とともに、「半導体装置及びその製造方法」(発明の名称)に関して、以下の事項が記載されている。 「【請求項2】 第1導電型若しくは第2導電型の第1主電極領域と、 該第1主電極領域の上部に設けられ、該第1主電極領域よりも低不純物濃度で、2.2eVよりも禁制帯の広い広禁制帯幅材料からなる第1導電型のドリフト領域と、 該ドリフト領域の表面に頂部を露出して、該ドリフト領域の内部に設けられ、前記ドリフト領域の表面から前記オーミックコンタクト領域に向かって、水平方向断面積が次第に広くなるようにされた複数個の第2導電型の深部膨張形拡散領域と、 前記ドリフト領域の表面に頂部を露出して、前記複数個の深部膨張形拡散領域に挟まれて前記ドリフト領域の内部に設けられた第1導電型の第2主電極領域とを備え、前記深部膨張形拡散領域のそれぞれは、前記第1及び第2主電極領域間を流れる電流を制御する制御電極領域として機能することを特徴とする半導体装置。 【請求項3】 前記複数の深部膨張形拡散領域の間に、第2導電型のベース領域を更に備えることを特徴とする請求項2に記載の半導体装置。」、 「【請求項6】 前記複数の深部膨張形拡散領域のそれぞれは、 第1の不純物元素を含む上部領域と、 該上部領域の下部に位置し、前記第1の不純物元素よりも前記広禁制帯幅材料中における拡散係数の大きな第2の不純物元素を含む下部領域とからなることを特徴とする請求項1?5のいずれか1項に記載の半導体装置。」、 「【請求項8】 前記広禁制帯幅材料が炭化珪素(SiC)であり、前記第1不純物イオンがボロン(B)、前記第2不純物イオンがアルミニウム(Al)であることを特徴とする請求項7記載の半導体装置の製造方法。」、 「【0006】 【発明が解決しようとする課題】しかしSiCに対する不純物の拡散係数は、Si中の不純物の拡散係数に比較して約数千分の1と非常に小さい。このため、プレデポジション(気相拡散)技術では無論のことイオン注入技術でも単純にはｐ^(+)領域を所望の不純物濃度及び幾何学的形状に設計することは困難である。」、 「【0014】本発明の第2の特徴は、第1主電極領域、この第1主電極領域の上部に設けられた広禁制帯幅材料からなる第1導電型のドリフト領域、このドリフト領域の内部に設けられた複数個の第2導電型の深部膨張形拡散領域、複数個の深部膨張形拡散領域に挟まれてドリフト領域の内部に設けられた第1導電型の第2主電極領域とから構成された半導体装置であることを要旨とする。本発明の第1の特徴と同様に、深部膨張形拡散領域のそれぞれは、ドリフト領域の表面から第1主電極領域に近づくに従い、水平方向断面積が次第に広くなるような3次元形状を有する。この深部膨張形拡散領域のそれぞれは、第1及び第2主電極領域間を流れる電流を制御する制御電極領域として機能する。「第1主電極領域」とは、バイポーラトランジスタ(BJT)や絶縁ゲート型バイポーラトランジスタ(IGBT)においてエミッタ領域又はコレクタ領域のいずれか一方となる半導体領域を意味する。電界効果トランジスタ(FET)や静電誘導トランジスタ(SIT)においてはソース領域又はドレイン領域のいずれか一方となる半導体領域を意味する。静電誘導サイリスタ(SIサイリスタ)やゲートターンオフサイリスタ(GTOサイリスタ)では、アノード領域又はカソード領域のいずれか一方となる半導体領域を意味する。「第2主電極領域」とは、BJT,IGBT等においては上記第1主電極領域とはならないエミッタ領域又はコレクタ領域のいずれか一方となる半導体領域、FET,SITにおいては上記第1主電極領域とはならないソース領域又はドレイン領域のいずれか一方となる半導体領域を意味する。又、SIサイリスタ、GTOサイリスタでは、「第2主電極領域」は、上記第1主電極領域とはならないアノード領域又はカソード領域のいずれか一方となる半導体領域を意味する。即ち、第1主電極領域が、エミッタ領域であれば、第2主電極領域はコレクタ領域であり、第1主電極領域がソース領域であれば、第2主電極領域はドレイン領域であり、第1主電極領域がカソード領域であれば、第2主電極領域はアノード領域を意味する。又、「制御電極領域」とは第1主電極領域及び第2主電極領域の間を流れる電流を制御する半導体領域、ショットキー接合領域、絶縁ゲート構造の領域又は構造を意味する。例えば、IGBT、FET,SIT,SIサイリスタ,GTOサイリスタでは、ゲート領域、若しくはゲート構造を意味し、BJTでは外部ベース領域(ベース電極取り出し領域)を含むベース領域を意味する。 【0015】第1導電型と第2導電型とは互いに反対導電型である。即ち、第1導電型がn型であれば、第2導電型はｐ型であり、第1導電型がｐ型であれば、第2導電型はn型である。第1主電極領域は、第1導電型でも第2導電型でも構わない。ドリフト領域は、第1主電極領域よりも低不純物濃度である。深部膨張形拡散領域及び第2主電極領域は、ドリフト領域の表面に頂部を露出するように配置されている。 【0016】本発明の第2の特徴によれば、深部膨張形拡散領域の幅、3次元的に言えば水平方向の断面積を、ドリフト領域の内部において、深くなるに従って、次第に拡げているので、半導体装置の制御電極領域に係る耐圧特性を損なうことなく、順方向の抵抗を十分に引き下げることが出来る。 【0017】本発明の第2の特徴において、複数の深部膨張形拡散領域の間に、第2導電型のベース領域を更に備えるようにしても良い。第2導電型のベース領域の不純物濃度を低くし、第1及び第2主電極領域の間がほとんどパンチスルーするようにすれば。バイポーラモードSIT(BSIT)或いはノーマリオフ型SIサイリスタとして機能する。一方、第2導電型のベース領域の不純物濃度を第1及び第2主電極領域の間に中性領域が残るように高めに設定すれば、BJT或いはGTOサイリスタとして機能する。」、 「【0039】(第2の実施の形態)本発明の第2の実施の形態に係る半導体装置は、図5(i)に示すような表面ゲート型SITである。即ち、本発明の第2の実施の形態に係る表面ゲート型SITは、第1主電極領域(n型低抵抗SiC基板)11、この第1主電極領域11の上部に設けられた広禁制帯幅材料からなる第1導電型のドリフト領域(n型エピタキシャル成長層)21、このドリフト領域21の内部に設けられた複数個の第2導電型の深部膨張形拡散領域25a,25b、複数個の深部膨張形拡散領域25a,25bに挟まれてドリフト領域21の内部に設けられた第1導電型の第2主電極領域35とから構成されている。本発明の第1の実施の形態と同様に、深部膨張形拡散領域25a,25bのそれぞれは、ドリフト領域21の表面から第1主電極領域11に近づくに従い、水平方向断面積が次第に広くなるような3次元形状を有する。」、 「【0045】図5(i)に示す表面ゲート型SITは、以下の手順で製造可能である: (イ)最初に、不純物濃度1×10^(19) cm^(-3)、厚さ300μmのn型低抵抗SiC基板11上にエピタキシャル成長法により不純物濃度3×10^(15)cm^(-3)、厚さ10μmのn型エピタキシャル成長層21を形成する。但し、ここではn型不純物としては窒素を用いるが、別の不純物、例えば燐を用いても良い。 【0046】(ロ)次に、そのn型エピタキシャル成長層21の表面に金属膜24を真空蒸着法やスパッタリングにより堆積する。金属膜24として、例えばMｏが使用可能である。そして、金属膜24の上にレジストをスピン塗布する。そして、フォトリソグラフィ技術により、レジストをパターニングする。そして、パターニングされたレジストをエッチングマスクとして用い、金属膜24をパターニングし、図3(a)に示すようなイオン注入用マスク24を形成する。金属膜24のパターニングは、RIEを用いれば良い。そして、図3(a)に示すように、n型エピタキシャル成長層21の表面からイオン注入用マスク24を介して、深い位置に^(11)B^(+)の選択イオン注入を行う(深部イオン注入工程)。ここで、^(11)B^(+)は、基板温度T_(SUB)=700℃程度で加速エネルギーE_(ACC)=100?400keV、総ドーズ量Φ=6×10^(15) cm^(-2)の多段注入する。この結果、表面からの深さ0.25?0.8μmの領域に不純物濃度1×10^(20)cm^(-3) の注入層が形成される。 【0047】(ハ)次に、図3(b)に示すように、n型エピタキシャル成長層21の表面からイオン注入用マスク24をマスクとして^(11)B^(+)の射影飛程よりも浅い位置に、^(27)Al^(+)の選択イオン注入を行う(浅部イオン注入工程)。^(27)Al^(+)は、基板温度T_(SUB)=700℃程度で、加速エネルギーE^(ACC)=10?180keV、総ドーズ量Φ=2×10^(15)cm^(-2) の多段注入する。この結果、表面から深さ0.25μmの領域に、不純物濃度1×10^(20) cm^(-3)の^(27)Al^(+)注入層が形成される。 【0048】(ニ)その後、イオン注入用マスク24を除去し基板温度T_(SUB)=1600℃程度の活性化熱処理により、図3(c)に示すように、選択的にｐ型深部膨張形拡散領域25a,25bを形成する。ｐ型深部膨張形拡散領域25a,25bは、表面ゲート型SITのゲート領域である。このとき深部膨張形拡散領域25a,25bのそれぞれの幅は表面付近で約2μmである。又、一対の型深部膨張形拡散領域25aと深部膨張形拡散領域25bに挟まれるチャネルの幅は表面付近で約1μmになるようにする。 【0049】(ホ)次にn型エピタキシャル成長層21の表面に、多結晶シリコンをCVD法で堆積する。そして、この多結晶シリコンを熱酸化することにより、図4(d)に示すように、n型エピタキシャル成長層21の表面に、酸化膜91を形成する。この多結晶シリコンを熱酸化の際に、低抵抗SiC基板11の裏面にも、薄い酸化膜30が形成される。更に、酸化膜91の表面に第2金属膜32を真空蒸着法やスパッタリングにより堆積する。第2金属膜32として、例えばMｏが使用可能である。そして、第2金属膜32の上にレジスト33をスピン塗布する。そして、フォトリソグラフィ技術により、レジスト33を、図4(e)に示すようにパターニングする。そして、パターニングされたレジスト33をエッチングマスクとして用い、第2金属膜32をパターニングし、図4(f)に示すようなイオン注入用第2マスク32Mを形成する。第2金属膜32のパターニングは、RIEを用いれば良い。第2金属膜32のRIEに続き、その下地の酸化膜91もRIEで選択的に除去し、n型エピタキシャル成長層21の表面の一部を露出させる。そして、イオン注入用第2マスク32Mを介して、図4(f)に示すように、基板温度T_(SUB)=700℃程度で、^(31)P^(+)を加速エネルギーE_(ACC)=10?200keV、総ドーズ量Φ=5×10^(15) cm^(-2)の条件で選択的に多段イオン注入する。その後、イオン注入用第2マスク32M及び酸化膜91を除去後、基板温度T_(SUB)=1600℃程度の活性化熱処理により、図5(g)に示すように、表面から深さ約0.3μmの領域に不純物濃度1×10^(20) cm^(-3)のn型ソース領域35を形成する。」、 「【0096】(第5の実施の形態)図20(f)に示すように、本発明の第5の実施の形態に係る表面ゲート型バイポーラモードSIT(BSIT)は、第1導電型の第1主電極領域(ドレイン領域)11、このドレイン領域11の上部に設けられた広禁制帯幅材料からなる第1導電型のドリフト領域(n型エピタキシャル成長層)21、このドリフト領域21の内部に設けられた複数個の第2導電型の深部膨張形拡散領域(ゲート領域)25a,25b,・・・・・、複数個の深部膨張形拡散領域25a,25b,・・・・・に挟まれた第2導電型のベース領域72、ベース領域72の内部の表面近傍に設けられた第1導電型の第2主電極領域(ソース領域)35とから構成されている。ベース領域72の不純物濃度を深部膨張形拡散領域25a,25b,・・・・・よりも十分に低く設定し、ドレイン領域11とソース領域35との間は、ほとんどパンチングスルーしかけた状態となっている。しかし、ゲート領域25a,25b,・・・・・に電圧を印加しない状態で、電子に対する電位障壁の高さが十分に高いので、ドレイン電流は流れず、表面ゲート型BSITはノーマリーオフ特性を示す。ゲート領域25a,25b,・・・・・に、ビルトイン電圧以下の電圧を印加すれば、電子に対する電位障壁の高さが静電誘導効果で下がり、表面ゲート型BSITのドレイン電流が流れ始める。 【0097】第2の実施の形態に係る表面ゲート型SITと同様に、表面ゲート型BSITノ深部膨張形拡散領域25a,25b,・・・・・のそれぞれは、ドリフト領域21の表面からドレイン領域11に近づくに従い、水平方向断面積が次第に広くなるような3次元形状を有する。第5の実施の形態においては、第1導電型としてn型を、又第2導電型としてｐ型を用いた場合について説明する。第1主電極領域(ドレイン領域)11には、ドレイン電極43が、第2主電極領域(ソース領域)35には、ソース電極41が、オーミック接触されている。更に、深部膨張形拡散領域(ゲート領域)25a,25b,・・・・・のそれぞれには、ゲート電極45a,45bがオーミック接触されている。 【0098】図20(f)に示す表面ゲート型BSITは、以下の手順で製造可能である: (イ)最初に、不純物濃度1×10^(19) cm^(-3)、厚さ300μmのn型低抵抗SiC基板11上にエピタキシャル成長法により不純物濃度3×10^(15)cm^(-3)、厚さ10μmのn型エピタキシャル成長層21を形成する。但し、ここではn型不純物としては窒素を用いるが、別の不純物、例えば燐を用いても良い。次に、そのn型エピタキシャル成長層21の表面に金属膜を真空蒸着法やスパッタリングにより堆積する。金属膜として、例えばMｏが使用可能である。そして、金属膜の上にレジストをスピン塗布し、フォトリソグラフィ技術により、レジストをパターニングする。そして、パターニングされたレジストをエッチングマスクとして用い、金属膜をパターニングし、イオン注入用マスクを形成する。そして、第2の実施の形態と同様に、n型エピタキシャル成長層21の表面からイオン注入用マスクを介して、深い位置に^(11)B^(+)の選択イオン注入を行う(深部イオン注入工程)。ここで、^(11)B^(+)は、基板温度T_(SUB)=室温?700℃、ここでは500℃程度で加速エネルギーE_(ACC)=100?400keV、総ドーズ量Φ=6×10^(14)cm^(-2)の多段注入する。この結果、表面からの深さ0.25?0.8μmの領域に不純物濃度1×10^(19)cm^(-3)の注入層が形成される。更に、n型エピタキシャル成長層21の表面からイオン注入用マスクをマスクとして^(11)B^(+)の射影飛程よりも浅い位置に、^(27)Al^(+)の選択イオン注入を行う(浅部イオン注入工程)。^(27)Al^(+)は、基板温度T_(SUB)=室温?700℃、ここでは500℃程度で、加速エネルギーE^(ACC)=10?150keV、総ドーズ量Φ=2×10^(16)cm^(-2)の多段注入する。この結果、表面から深さ0.25μmの領域に、不純物濃度1×10^(20)cm^(-3)の^(27)Al^(+)注入層が形成される。その後、イオン注入用マスクの金属膜を除去し、基板温度T_(SUB)=1600℃程度の活性化熱処理により、図19(a)に示すように、選択的にｐ型深部膨張形拡散領域25a,25b,・・・・・を形成する。ｐ型深部膨張形拡散領域25a,25b,・・・・・は、表面ゲート型BSITのゲート領域である。このとき深部膨張形拡散領域25a,25b,・・・・・のそれぞれの幅は約2μmである。又、一対の型深部膨張形拡散領域25aと深部膨張形拡散領域25bに挟まれるチャネルの幅は表面付近で約1μmになるようにする。ここでは、ボロンとアルミニウムについて上記のようなイオン注入の条件を用いたが、更にゲートによるピンチオフを効果的に行うために加速エネルギーE_(ACC)とドーズ量Φを適当に調節してｐ型深部膨張形拡散領域25a,25b,・・・・・を図30に示すように略台形に形成することも可能である。上述したようにｐ型低抵抗領域の深い位置にアルミニウムと比較して数倍程度拡散係数が大きいボロンを意図的に注入しているため、図19(b)に示すように活性化熱処理後にはゲート領域25a,25b,・・・・・の幅を基板内部に向かって効果的に拡がることが出来る。更にボロンを深い位置に注入した別の利点としては、アルミニウムと比較して質量が軽いため注入時の損傷をより軽減出来、その結果としてピンチオフ時のリーク電流を大幅に抑制出来ることがあげられる。 【0099】(ロ)次にn型エピタキシャル成長層21の表面の全面に、図19(a)に示すように、ボロンを加速エネルギーE_(ACC)=10?200keV、総ドーズ量Φ=5×10^(12)cm^(-2)の条件で多段イオン注入する。イオン注入用マスクを形成し、ゲート領域25a,25b,・・・・・には、イオン注入されないような選択イオン注入をしても良い。 【0100】(ハ)ボロンのイオン注入後、1600℃程度の活性化熱処理を施し、図19(b)に示すように、n型エピタキシャル成長層21の表面から深さ約0.5μmの位置及んで、不純物濃度1×10^(17)cm^(-3)のｐ型ベース領域72を形成する。次にn型エピタキシャル成長層21の表面に、多結晶シリコンをCVD法で堆積する。そして、この多結晶シリコンを熱酸化することにより、図19(b)に示すように、n型エピタキシャル成長層21の表面に、酸化膜91を形成する。この多結晶シリコンを熱酸化の際に、低抵抗SiC基板11の裏面にも、薄い酸化膜30が形成される。又酸化膜の形成法としては、上記以外にSiH4及びN2O等を用いたCVD法で堆積してもよい。 【0101】(ニ)更に、酸化膜91の表面に第2金属膜32を真空蒸着法やスパッタリングにより堆積する。第2金属膜32として、例えばMｏが使用可能である。そして、第2金属膜32の上にレジスト33をスピン塗布する。そして、フォトリソグラフィ技術により、レジスト33を、図19(c)に示すようにパターニングする。そして、パターニングされたレジスト33をエッチングマスクとして用い、第2金属膜32をRIEでエッチングし、図20(d)に示すようなイオン注入用第2マスク32Mを形成する。第2金属膜32のRIEに続き、その下地の酸化膜91もRIEで選択的に除去し、n型エピタキシャル成長層21の表面の一部を露出させる。そして、イオン注入用第2マスク32Mを介して、図20(d)に示すように、基板温度T_(SUB)=700℃程度で、^(31)P^(+)を加速エネルギーE_(ACC)=10?200keV、総ドーズ量Φ=5×10^(15) cm^(-2)の条件で選択的に多段イオン注入する。その後、イオン注入用第2マスク32M及び酸化膜91を除去後、基板温度T_(SUB)=1600℃程度の活性化熱処理により、図20(e)に示すように、表面から深さ約0.3μmの領域に不純物濃度1×10^(20) cm^(-3)のn型ソース領域35を形成する。 【0102】(ホ)次に、基板表面に再度酸化膜31をCVD法等により形成した後、上記の記述と同様にパターニングされたレジストをエッチングマスクとしてRIE等を用いて酸化膜31をパターニングする。その後レジストを除去し、パターニングされた酸化膜31の開口部をソースコンタクトホールとして利用する。その後、ソースコンタクトホールの開口された酸化膜31の表面をレジストでカバーして、低抵抗SiC基板11の裏面の薄い酸化膜30を希釈したフッ酸(HF)若しくは緩衝HF等でエッチングする。n型低抵抗SiC基板11の裏面には、第3金属膜43としてNi膜を約1μmの厚さで蒸着し、ドレイン電極43を形成する。次に、n型ソース領域35の表面に第4金属膜として、Al膜を約1μmの厚さで蒸着する。そして、第4金属膜の上にレジストをスピン塗布する。そして、フォトリソグラフィ技術により、ソース領域35の上部にレジストが残るように、レジストをパターニングする。そして、パターニングされたレジストをエッチングマスクとして用い、第4金属膜をエッチングし、図20(f)に示すような第4金属膜をソース領域35の上部に選択的に残し、ソース電極41を形成する。次に、ソース電極41及びソース電極41から露出した酸化膜31の上にレジストをスピン塗布する。そして、フォトリソグラフィ技術により、深部膨張形拡散領域(ゲート領域)25a,25b,・・・・・のそれぞれの上部に開口部を有するようにレジストをパターニングする。そして、パターニングされたレジストをエッチングマスクとして用い、酸化膜31を選択的にエッチングし、ゲート領域25a,25b,・・・・・の表面を露出させ、図20(f)に示すようなゲートコンタクトホールを開口する。その後、表面の全面にTi膜を約200nm、Al膜を約1μmの厚さで順次蒸着する。このAl膜の上にレジストをスピン塗布し、フォトリソグラフィ技術により、深部膨張形拡散領域(ゲート領域)25a,25b,・・・・・のそれぞれの上部にレジストを残すようにパターニングする。そして、パターニングされたレジストをエッチングマスクとして用い、図20(f)に示すようにAl膜、Ti膜を順次RIEで選択的にエッチングし、ゲート電極45a,45bのパターンを形成する。その後、基板温度T_(SUB)=800?1150℃、例えば950℃で5分程度シンター処理し、ソース電極41、ドレイン電極43ゲート電極45a,45bのオーミック接触を良好なものにする。これで、表面ゲート型BSITの概略工程は、終了する。」、 「【0106】更に、第5の実施の形態に係る発明は、図22に示すバイポーラトランジスタ(BJT)にも適用出来る。本発明の第5の実施の形態の変形例(第2の変形例)に係るBJTは、SiC基板からなる第1主電極領域(コレクタ領域)81、この第1主電極領域81の上部に設けられた広禁制帯幅材料からなる第1導電型のドリフト領域(n型エピタキシャル成長層)21、このドリフト領域21の内部に設けられた複数個の第2導電型の深部膨張形拡散領域82a,82b,・・・・・、複数個の深部膨張形拡散領域82a,82b,・・・・・に挟まれたｐ型ベース領域83、ｐ型ベース領域83の内部に設けられた第1導電型の第2主電極領域(エミッタ領域)84とから構成されている。 【0107】図20(f)に示すBSITにおいては、ベース領域72の不純物濃度は、深部膨張形拡散領域25a,25b,・・・・・よりも十分に低く設定され、ドレイン領域11とソース領域35との間は、ほとんどパンチングスルーしかけた状態となっている。しかし、図22に示すBJTにおいては、ｐ型ベース領域83の不純物濃度はベース領域72よりも高く設定されている。例えば、ｐ型ベース領域83の不純物濃度は、1×10^(18)cm^(-3)?1×10^(19)cm^(-3)程度に設定されている。このため、コレクタ領域81とエミッタ領域84との間には、中性のｐ型ベース領域83が残り、コレクタ領域81に印加されるコレクタ電圧が、エミッタ領域84側に影響を与えにくくなっている。 【0108】深部膨張形拡散領域82a,82b,・・・・・のそれぞれは、ドリフト領域21の表面から第1主電極領域81に近づくに従い、水平方向断面積が次第に広くなるような3次元形状を有する。この場合ｐ型深部膨張形拡散領域82a,82b,・・・・はBJTの外部ベース領域(ベース電極取り出し領域)として機能する。コレクタ領域81には、コレクタ電極87が、エミッタ領域84には、エミッタ電極86が、がそれぞれオーミック接触している。又、ベース電極取り出し領域82a,82b,・・・・・にはAl/Ti複合膜からなるベース電極85がオーミック接触している。図22に示すBJTでは、ｐ型深部膨張形拡散領域82a,82b,・・・・が基板内部に向かって効果的に拡がっているため内部ベースのｐ型ベース領域72とは低抵抗に接続され、その結果ベース抵抗を大幅に削減することが出来る。即ちBJTの高周波化が可能となる。又バイポーラデバイスであるため導電変調を利用出来、オン抵抗を更に低減することが可能となる。」、 が、記載されている。 また、「SiCに対する不純物の拡散係数は、Si中の不純物の拡散係数に比較して約数千分の1と非常に小さい。このため、プレデポジション(気相拡散)技術では無論のことイオン注入技術でも単純にはｐ^(+)領域を所望の不純物濃度及び幾何学的形状に設計することは困難である。」(【0006】段落)の記載によれば、刊行物1には、SiCにP型領域を設けた半導体装置が、示されている。 また、【請求項2】の「2.2eVよりも禁制帯の広い広禁制帯幅材料からなる第1導電型のドリフト領域」は、【請求項8】に「前記広禁制帯幅材料が炭化珪素(SiC)であり」と記載されているので、「SiCからなる第1導電型のドリフト領域」のことである。 以上の記載から、刊行物1には、以下の発明が記載されている。 「SiC基板からなる第1導電型の第1主電極領域81と、前記第1主電極領域81の上部に設けられ前記第1主電極領域81よりも低不純物濃度で不純物濃度が3×10^(15)cm^(-3)であるエピタキシャル成長層のSiCからなる第1導電型のドリフト領域21と、前記ドリフト領域21の表面に頂部を露出して前記ドリフト領域21の内部に設けられ前記ドリフト領域21の表面から前記第1導電型の第1主電極領域81に向かって水平方向断面積が次第に広くなるようにされた複数個の第2導電型の深部膨張形拡散領域82であり、前記複数個の第2導電型の深部膨張形拡散領域82のそれぞれはアルミニウム(Al)からなる第1の不純物元素を含む上部領域と前記上部領域の下部に位置するボロン(B)からなる第2の不純物元素を含む下部領域とからなる前記複数個の第2導電型の深部膨張形拡散領域82と、前記複数個の深部膨張形拡散領域82に挟まれた不純物濃度が1×10^(18)cm^(-3)?1×10^(19)cm^(-3)程度のボロン(B)からなる第2導電型のベース領域83と、前記第2導電型のベース領域83の内部に設けられた第1導電型の第2主電極領域84とを備えたことを特徴とするバイポーラトランジスタ。」 第5 対比 本願の請求項1に係る発明(以下、「本願発明1」という。)と刊行物1に記載された発明(以下、「刊行物1発明」という。)とを対比すると、本願の願書に添付した明細書の発明の詳細な説明の【0012】段落の、「このように、本実施の形態1では、半導体基体中に少なくとも、N^(-)型エピタキシャル領域20から構成されるコレクタ領域と、該コレクタ領域上に形成されるP型ベース領域30と、該P型ベース領域30上に形成されるN^(+)型エミッタ領域40とを有し」という記載を参照して、刊行物1発明の「前記第1主電極領域81の上部に設けられ前記第1主電極領域81よりも低不純物濃度で不純物濃度が3×10^(15)cm^(-3)であるエピタキシャル成長層のSiCからなる第1導電型のドリフト領域21」は、本願発明1の「第1導電型のコレクタ領域」に相当し、刊行物1発明の「前記ドリフト領域21の表面に頂部を露出して前記ドリフト領域21の内部に設けられ前記ドリフト領域21の表面から前記第1導電型の第1主電極領域81に向かって水平方向断面積が次第に広くなるようにされた複数個の第2導電型の深部膨張形拡散領域82であり、前記複数個の第2導電型の深部膨張形拡散領域82のそれぞれはアルミニウム(Al)からなる第1の不純物元素を含む上部領域と前記上部領域の下部に位置するボロン(B)からなる第2の不純物元素を含む下部領域とからなる前記複数個の第2導電型の深部膨張形拡散領域82」と「前記複数個の深部膨張形拡散領域82に挟まれた不純物濃度が1×10^(18)cm^(-3)?1×10^(19)cm^(-3)程度のボロン(B)からなる第2導電型のベース領域83」を併せた構成は、本願発明1の「該コレクタ領域上に形成される第2導電型のベース領域」に相当し、刊行物1発明の「前記第2導電型のベース領域83の内部に設けられた第1導電型の第2主電極領域84」は、本願発明1の「該ベース領域上に形成される第1導電型のエミッタ領域」に相当する。 また、刊行物1発明のバイポーラトランジスタが、SiCからなる半導体基体中に形成されていることは、明らかである。 すると、本願発明1と刊行物1発明とは、 「半導体基体中に少なくとも、第1導電型のコレクタ領域と、該コレクタ領域上に形成される第2導電型のベース領域と、該ベース領域上に形成される第1導電型のエミッタ領域とを有するバイポーラトランジスタ。」の点で一致し、 本願発明1は、「前記ベース領域内に空乏層が形成されない時の、前記ベース領域内のフリーキャリア濃度が、前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいこと」との構成を有するのに対して、刊行物1発明は、このような構成を有するかどうか、不明である点(以下、「相違点1」という。)で、一応、相違している。 第6 当審の判断 そこで、上記相違点1について検討する。 1)本願の願書に添付した明細書の発明の詳細な説明の【0026】、【0027】段落には、 「今、P型ベース領域30に形成される空乏層中の空間電荷濃度をNAとすると、P型ベース領域30中の室温におけるフリーキャリア濃度NA^(-)は以下の式(1)で求められる。」ことと、 「NA^(-) =NA [1+g・exp ｛q(EA-EFp)/kT｝]^(-1) …(1) ここでEFpはP型ベース領域30中のフェルミ準位、EAは不純物準位を表し、gはdegeneracy factor でP型では“=4”とした。kはボルツマン定数、Tは絶対温度である。」という式(1)が、記載されている。 そこで、上記式(1)に、不純物準位「EA」として、炭化珪素半導体においてP型不純物となる、アルミニウム(Al)やほう素(B)の不純物準位「EA」を代入してみると、上記式(1)の「[1+g・exp ｛q(EA-EFp)/kT｝]」部分が1よりも大きくなるので、いずれのP型不純物でも、「NA^(-) ＜NA」となる。 このことは、一般に、炭化珪素半導体においてP型不純物となる物質は、すべて、フリーキャリア濃度NA^(-)が、空乏層中の空間電荷濃度NAよりも、小さいことを意味し、本願発明1の「前記ベース領域内に空乏層が形成されない時の、前記ベース領域内のフリーキャリア濃度が、前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいこと」に相当する。 すると、刊行物1発明の「前記ドリフト領域21の表面に頂部を露出して前記ドリフト領域21の内部に設けられ前記ドリフト領域21の表面から前記第1導電型の第1主電極領域81に向かって水平方向断面積が次第に広くなるようにされた複数個の第2導電型の深部膨張形拡散領域82であり、前記複数個の第2導電型の深部膨張形拡散領域82のそれぞれはアルミニウム(Al)からなる第1の不純物元素を含む上部領域と前記上部領域の下部に位置するボロン(B)からなる第2の不純物元素を含む下部領域とからなる前記複数個の第2導電型の深部膨張形拡散領域82」と「前記複数個の深部膨張形拡散領域82に挟まれた不純物濃度が1×10^(18)cm^(-3)?1×10^(19)cm^(-3)程度のボロン(B)からなる第2導電型のベース領域83」は、ボロン(B)やアルミニウム(Al)からなる領域が、いずれも、「エピタキシャル成長層のSiCからなる」「ドリフト領域21の内部に設けられ」ているから、上記式(1)への不純物準位「EA」の代入結果に基づいて、刊行物1発明は、本願発明1の「前記ベース領域内に空乏層が形成されない時の、前記ベース領域内のフリーキャリア濃度が、前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいこと」との構成を有していることになる。 2)本願の願書に添付した明細書の発明の詳細な説明の、例えば、【0027】段落には、実施の形態として、「B(ほう素)を用い」た「P型ベース領域30」が記載されており、刊行物1発明の「前記ドリフト領域21の表面に頂部を露出して前記ドリフト領域21の内部に設けられ前記ドリフト領域21の表面から前記第1導電型の第1主電極領域81に向かって水平方向断面積が次第に広くなるようにされた複数個の第2導電型の深部膨張形拡散領域82であり、前記複数個の第2導電型の深部膨張形拡散領域82のそれぞれはアルミニウム(Al)からなる第1の不純物元素を含む上部領域と前記上部領域の下部に位置するボロン(B)からなる第2の不純物元素を含む下部領域とからなる前記複数個の第2導電型の深部膨張形拡散領域82」と「前記複数個の深部膨張形拡散領域82に挟まれた不純物濃度が1×10^(18)cm^(-3)?1×10^(19)cm^(-3)程度のボロン(B)からなる第2導電型のベース領域83」を併せた構成は、少なくとも、「ボロン(B)からなる」「領域」を有しているので、本願発明1の「該コレクタ領域上に形成される第2導電型のベース領域」に相当するとともに、本願の願書に添付した明細書の発明の詳細な説明に実施の形態として説明されている、上記「B(ほう素)を用い」た「P型ベース領域30」にも相当する。 また、本願の願書に添付した明細書の発明の詳細な説明の、例えば、【0015】段落には、実施の形態として、「コレクタ領域となる」「N^(-)型SiCエピタキシャル領域20」が記載されており、刊行物1発明の「前記第1主電極領域81の上部に設けられ前記第1主電極領域81よりも低不純物濃度で不純物濃度が3×10^(15)cm^(-3)であるエピタキシャル成長層のSiCからなる第1導電型のドリフト領域21」は、本願発明1の「第1導電型のコレクタ領域」に相当するとともに、本願の願書に添付した明細書の発明の詳細な説明に実施の形態として説明されている、上記「コレクタ領域となる」「N^(-)型SiCエピタキシャル領域20」にも相当する。 すると、本願発明1の「前記ベース領域内のフリーキャリア濃度」と「前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度」に関係する領域である、本願発明1の「第1導電型のコレクタ領域」と、「該コレクタ領域上に形成される第2導電型のベース領域」の実施の形態である、上記「コレクタ領域となる」「N^(-)型SiCエピタキシャル領域20」と、上記「B(ほう素)を用い」た「P型ベース領域30」は、本願発明1の「第1導電型のコレクタ領域」と、「該コレクタ領域上に形成される第2導電型のベース領域」に、それぞれ相当する、刊行物1発明の「前記第1主電極領域81の上部に設けられ前記第1主電極領域81よりも低不純物濃度で不純物濃度が3×10^(15)cm^(-3)であるエピタキシャル成長層のSiCからなる第1導電型のドリフト領域21」と、「前記ドリフト領域21の表面に頂部を露出して前記ドリフト領域21の内部に設けられ前記ドリフト領域21の表面から前記第1導電型の第1主電極領域81に向かって水平方向断面積が次第に広くなるようにされた複数個の第2導電型の深部膨張形拡散領域82であり、前記複数個の第2導電型の深部膨張形拡散領域82のそれぞれはアルミニウム(Al)からなる第1の不純物元素を含む上部領域と前記上部領域の下部に位置するボロン(B)からなる第2の不純物元素を含む下部領域とからなる前記複数個の第2導電型の深部膨張形拡散領域82」と「前記複数個の深部膨張形拡散領域82に挟まれた不純物濃度が1×10^(18)cm^(-3)?1×10^(19)cm^(-3)程度のボロン(B)からなる第2導電型のベース領域83」を併せた構成と、それぞれ、実施の形態としても、一致していることになる。 したがって、「ベース領域内のフリーキャリア濃度」と「空乏層内の空間電荷濃度」の大小についても、刊行物1発明と本願発明1とは、当然ながら、同じになっているはずであり、刊行物1発明は、本願発明1の「前記ベース領域内に空乏層が形成されない時の、前記ベース領域内のフリーキャリア濃度が、前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいこと」との構成を有するものである。 3)刊行物1発明の「不純物濃度が3×10^(15)cm^(-3)であるエピタキシャル成長層のSiCからなる第1導電型のドリフト領域21」と、「前記複数個の深部膨張形拡散領域82に挟まれた不純物濃度が1×10^(18)cm^(-3)?1×10^(19)cm^(-3)程度のボロン(B)からなる第2導電型のベース領域83」は、本願の願書に最初に添付した明細書の発明の詳細な説明の、【0015】段落に記載の「コレクタ領域となる例えば不純物濃度が1×10^(14)?1×10^(18)cm^(-3)」「のN^(-)型SiCエピタキシャル領域20」と、同じく、【0036】段落に記載の「不純物濃度が1×10^(14)?1×10^(18)cm^(-3)」「のP型ベース領域31」と、それぞれ、不純物濃度の数値範囲が重なっている。 そこで、上記「2)」の検討に、上記の不純物濃度の数値範囲が重なっていることをさらに加味すると、「ベース領域内のフリーキャリア濃度」と「空乏層内の空間電荷濃度」の大小について、刊行物1発明と本願発明1とは、やはり、同じになっているはずであり、刊行物1発明は、本願発明1の「前記ベース領域内に空乏層が形成されない時の、前記ベース領域内のフリーキャリア濃度が、前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいこと」との構成を有するものである。 そして、上記1)ないし3)で検討したように、上記相違点1において、本願発明1と刊行物1発明とは、実質的に相違しているものとは認められない。 したがって、本願の請求項1に係る発明は、刊行物1に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。 第7 むすび 以上のとおり、本願の請求項1に係る発明は、特許法第29条第1項第3号に該当し、特許を受けることができないものであるので、本願の他の請求項に係る発明についての検討をするまでもなく、本願は拒絶されるべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2008-09-10 |
| 結審通知日 | 2008-09-16 |
| 審決日 | 2008-09-29 |
| 出願番号 | 特願2003-36364(P2003-36364) |
| 審決分類 |
P
1
8・
113-
Z
(H01L)
P 1 8・ 561- Z (H01L) P 1 8・ 574- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 河口 雅英 |
| 特許庁審判長 |
河合 章 |
| 特許庁審判官 |
近藤 幸浩 棚田 一也 |
| 発明の名称 | バイポーラトランジスタ及びその製造方法 |
| 代理人 | 和泉 良彦 |
| 代理人 | 小林 茂 |