ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 査定不服 特17条の2、3項新規事項追加の補正 特許、登録しない。 H01L |
---|---|
管理番号 | 1188567 |
審判番号 | 不服2006-4156 |
総通号数 | 109 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許審決公報 |
発行日 | 2009-01-30 |
種別 | 拒絶査定不服の審決 |
審判請求日 | 2006-03-07 |
確定日 | 2008-11-25 |
事件の表示 | 平成 9年特許願第211797号「ポリサイドゲート電極及びその製造方法」拒絶査定不服審判事件〔平成10年 5月22日出願公開、特開平10-135459〕について、次のとおり審決する。 |
結論 | 本件審判の請求は、成り立たない。 |
理由 |
1.手続の経緯 本願は、平成9年8月6日(パリ条約による優先権主張1996年10月24日、大韓民国)の出願であって、平成17年12月2日付けで拒絶査定がなされ、これに対して平成18年3月7日に拒絶査定に対する審判請求がなされたものであって、「ポリサイドゲート電極及びその製造方法」に関するものである。 2.平成17年7月25日付け手続補正 (1)補正の内容 平成17年7月25日付けの手続補正は、補正前の特許請求の範囲の請求項1及び請求項4を補正後の特許請求の範囲の請求項1及び請求項4と補正するとともに、補正前の明細書の0009段落ないし0011段落を補正後の明細書の0009段落ないし0011段落と補正するものであり、補正前後の請求項1及び請求項4は各々以下のとおりである。 本件補正前の請求項1 「【請求項1】 ゲート酸化膜の形成された半導体基板上に形成され、ポリシリコン層パターン、シリサイド層パターン及びマスク層パターンが積層されて形成されたゲートパターンと、 前記シリサイド層パターンの両面の嵩収縮部に高温熱酸化工程で形成された収縮補償酸化膜と、 前記ゲートパターンの側壁に形成されたゲートスペーサとを具備することを特徴とするポリサイドゲート電極。」 本件補正後の請求項1 「【請求項1】 ゲート酸化膜の形成された半導体基板上に形成され、ポリシリコン層パターン、シリサイド層パターン及びマスク層パターンが積層されて形成されたゲートパターンと、 前記シリサイド層パターンの両面の嵩収縮部に高温熱酸化工程で形成され、前記マスク層パターンの側壁と前記ポリシリコン層パターンの側壁とから突出している収縮補償酸化膜と、 前記ゲートパターンの側壁に形成されたゲートスペーサと、 を具備することを特徴とするポリサイドゲート電極。」 本件補正前の請求項4 「【請求項4】 ゲート酸化膜の形成された半導体基板上にポリシリコン層、シリサイド層及びマスク層を積層して形成する第1段階と、 前記第1段階で積層された層を順次にパタニングして前記半導体基板の所定部を露出させるマスク層パターン、シリサイド層パターン及びポリシリコン層パターンよりなるゲートパターンを形成する第2段階と、 前記ゲートパターンの側面及び前記第2段階で露出された半導体基板上を洗浄して前記パタニング工程時発生されたポリマーを除去する第3段階と、 前記第3段階の結果物に対して熱酸化工程を行い、前記第3段階の洗浄する段階で嵩の減縮されたシリサイド層パターンの両面に収縮補償酸化膜を形成する第4段階と、 前記収縮補償酸化膜の形成された前記ゲートパターンの側壁にゲートスペーサを形成する第5段階とを具備することを特徴とするポリサイドゲート電極の製造方法。」 本件補正後の請求項4 「【請求項4】 ゲート酸化膜の形成された半導体基板上にポリシリコン層、シリサイド層及びマスク層を積層して形成する第1段階と、 前記第1段階で積層された層を順次にパタニングして前記半導体基板の所定部を露出させるマスク層パターン、シリサイド層パターン及びポリシリコン層パターンよりなるゲートパターンを形成する第2段階と、 前記ゲートパターンの側面及び前記第2段階で露出された半導体基板上を洗浄して前記パタニング工程時発生されたポリマーを除去する第3段階と、 前記第3段階の結果物に対して熱酸化工程を行い、前記第3段階の洗浄する段階で嵩の減縮されたシリサイド層パターンの両面に、前記マスク層パターンの側壁と前記ポリシリコン層パターンの側壁とから突出する収縮補償酸化膜を形成する第4段階と、 前記収縮補償酸化膜の形成された前記ゲートパターンの側壁にゲートスペーサを形成する第5段階と を具備することを特徴とするポリサイドゲート電極の製造方法。」 (2)本件補正の内容の整理 (2-1)本件補正の内、請求項1についての補正内容を整理する。 〈補正事項1〉 本件補正前の請求項1の「高温熱酸化工程で形成された収縮補償酸化膜」を、本件補正後の請求項1の「高温熱酸化工程で形成され、前記マスク層パターンの側壁と前記ポリシリコン層パターンの側壁とから突出している収縮補償酸化膜」と補正すること。 (2-2)本件補正の内、請求項4についての補正内容を整理する。 〈補正事項2〉 本件補正前の請求項4の「収縮補償酸化膜を形成する」を、本件補正後の請求項4の「、前記マスク層パターンの側壁と前記ポリシリコン層パターンの側壁とから突出する収縮補償酸化膜を形成する」と補正すること。 (2-3)明細書の0009段落についての補正内容を整理する。 〈補正事項3〉 本件補正前の0009段落の「高温熱酸化工程で形成された収縮補償酸化膜」を「高温熱酸化工程で形成され、前記マスク層パターンの側壁と前記ポリシリコン層パターンの側壁とから突出している収縮補償酸化膜」と補正すること。 (2-4)明細書の0010段落についての補正内容を整理する。 〈補正事項4〉 本件補正前の0010段落の「収縮補償酸化膜を形成する」を「、前記マスク層パターンの側壁と前記ポリシリコン層パターンの側壁とから突出する収縮補償酸化膜を形成する」と補正すること。 (2-5)明細書の0011段落についての補正内容を整理する。 〈補正事項5〉 本件補正前の0011段落の「高温熱酸化工程で形成された収縮防止酸化膜」を「高温熱酸化工程で形成された、前記マスク層パターンの側壁と前記ポリシリコン層パターンの側壁とから突出している収縮防止酸化膜」と補正すること。 3.本件補正についての検討 (1)願書に最初に添付した明細書又は図面の記載 願書に最初に添付した明細書(以下、「当初明細書」という。)又は図面(以下「当初図面」という。)には、以下の事項が記載されている。 「【0002】 【従来の技術】 半導体装置の集積度が増加することにより低抵抗配線の重要性が増大されており、最近には低抵抗配線構造としてポリシリコン膜上に高融点金属シリサイド膜を積層させたポリサイド構造がビットラインやゲート等に広く使用されている。 ポリサイド構造をゲートに使用する場合、タングステンシリサイドやチタンシリサイドのようなシリサイド物質の嵩の収縮により後続されて形成される層間絶縁膜内にボイドが発生され、これにより隣接したランディングパッド間の電気的ショートがもたらされる。 【0003】 以下、図2A乃至図2Dに基づき従来のポリサイドゲート電極の製造方法を説明する。 図2Aはゲート酸化膜15が形成された半導体基板10上にポリシリコン層パターン20とシリサイド層パターン25及びマスク酸化膜パターン30よりなるゲートパターン20、25及び30が形成されたことを示す断面図である。 【0004】 この際、前記マスク酸化膜パターン30は600℃以下の温度条件で形成される低温酸化膜(Low Temperature Oxide :LTO)がよく使用される。従って、600℃以上の温度条件で蝕刻防止酸化膜が形成される場合に発生されるシリサイドの結晶化に因した嵩収縮現象が発生されない。 図2Bは前記ゲートパターン20、25及び30を形成するための蝕刻工程時、露出された半導体基板10の上面及びゲートパターン20、25及び30の外面上に発生されたポリマー(図示せず)を除去するための洗浄工程を行った後の断面図である。 【0005】 シリサイド層パターン(図2Aの25)は前記洗浄工程により一部消耗されて左右に減縮変形された形のシリサイド層パターン25aとして示される。 図2Cは洗浄工程が行われた結果物の全面に層間絶縁膜35が形成されたことを示す断面図である。 この層間絶縁膜35は通常、高温酸化膜(High Temperature Oxide:HTO)で形成される。前記高温酸化膜の形成時、シリサイド物質が結晶化されその嵩収縮が発生する。従って、図2Bのシリサイド層パターン25aは再度変形され、図2Cに示されたようなシリサイド層パターン25bになる。これにより、前記層間絶縁膜35内部の前記シリサイド層パターン25bの付近でボイド40が発生する。 【0006】 図2Dはゲートスペーサ35aをマスクとして用いたセルフアラインコンタクト方法でコンタクトホールを形成し、ここに導電物質を充填してランディングパッド45が形成されたことを示す断面図である。 この際、前記層間絶縁膜(図2Cの35)の異方性蝕刻により前記ゲートスペーサ35aが形成され、隣接したゲート電極間の半導体基板の所定部を露出させる。一方、前記ボイド(図2Cの40)は前記層間絶縁膜の異方性蝕刻工程時部分蝕刻され、前記ゲートスペーサ35aに溝40aを形成する。このような溝40aは前記ゲートスペーサ35aに沿って長く伸ばされた形であり、ランディングパッド45の形成のため露出された半導体基板10上に導電物質を充填する過程で導電物質で充填される。 【0007】 【発明が解決しようとする課題】 しかしながら、前記ランディングパッド45ののパタニング後にも溝40aに充填された導電物質は除去されず、隣接素子間の伝導通路を提供するブリッジを発生させる。その結果として、半導体素子の失敗(Failure )をもたらす。 本発明の目的はシリサイド層の嵩収縮に因したボイドによりもたらされる隣接素子間の電気的ショートが防止されたポリサイドゲート電極を提供することにある。 【0008】 本発明の他の目的は前記ゲート電極の製造に適した製造方法を提供することにある。」(0002?0008段落)、 「【0012】 【発明の実施の形態】 図1Aはゲートパターン120、125及び130を形成する段階を示す断面図である。 半導体基板110上に通常の方法でゲート酸化膜115を形成し、その上にポリシリコン層、シリサイド層及びマスク層を積層する。引続き、前記マスク層を通常の方法でパタニングすることによりゲートパターンを限定するマスク酸化膜パターン130を形成し、前記シリサイド層の所定部を露出させる。次いで、前記マスク酸化膜パターン130を蝕刻マスクとして前記シリサイド層及びポリシリコン層を蝕刻することにより、前記半導体基板110の所定部を露出させるシリサイド層パターン125及びポリシリコン層パターン120を形成する。従って、マスク酸化膜パターン130、シリサイド層パターン125及びポリシリコン層パターン120よりなるゲートパターンが完成される。この際、前記ゲート酸化膜115もともにパタニングされる。 【0013】 ここで、前記マスク酸化膜パターン130は600℃以下の温度条件で形成されうる絶縁物質で形成することが望ましい。例えば、低温酸化膜が使用されうる。 図1Bはゲートパターンが形成された前段階の結果物の表面を洗浄する段階を示した断面図である。 【0014】 前記ゲートパターンの形成のための蝕刻工程時、前記露出された半導体基板110の上面及びゲートパターン120、125及び130の外面上に発生されたポリマー(図示せず)を除去するための洗浄工程を行う。 この際、前記シリサイド層パターン(図1Aの125)は前記洗浄工程により一部消耗され左右に減縮変形された形のシリサイド層パターン125aとして示される。 【0015】 図1Cは収縮補償酸化膜135及び層間絶縁膜140を形成する段階を示した断面図である。 具体的に、前記減縮変形された形のシリサイド層パターン125aの両面に高温、即ち800℃以上の温度で熱酸化工程を進行して収縮補償酸化膜135を形成する。ついで、その結果物の全面に層間絶縁膜140を形成する。この際、シリサイド層パターン125aの熱酸化速度がポリシリコン層パターン120の熱酸化速度より速いという事実が前記収縮補償酸化膜135の形成を可能にする。また、熱酸化工程、即ち温度、時間及び注入されるガス量等を調節して熱酸化工程を行うことにより、収縮補償酸化膜135がシリサイド層パターンの収縮された部分だけ補償するようにしうる。 【0016】 このように形成された前記収縮補償酸化膜135により前記シリサイド層パターン125aが収縮される際、その収縮された嵩が補償され、共に前記層間絶縁膜の内部にボイド(図2Cの40)が発生されることを防止しうる。従って、隣接素子間の伝導通路を提供するブリッジの発生が防止され究極的には隣接素子間に短絡が発生することが防止される。 【0017】 図1Dはスペーサ140a及びランディングパッド145を形成する段階を示した断面図である。 具体的に、前記層間絶縁膜140を異方性蝕刻して前記ゲートパターンの側壁にスペーサ140aを形成すると同時に両ゲート電極の間の半導体基板の所定部を露出させ、その結果物の全面に導電物、例えばポリシリコン層を蒸着してからパタニングして所定の形を有するランディングパッド145を形成する。」(0012?0017段落) (2)新規事項の追加の有無についての検討 前記補正事項1の新規事項の有無について検討する。 (2-1)当初明細書の記載について (a)「前記マスク層パターンの側壁と前記ポリシリコン層パターンの側壁とから突出している収縮補償酸化膜」との記載は、当初明細書には一切記載されていない。 (b)さらに、「収縮補償酸化膜」に関連する当初明細書の0015段落の「収縮補償酸化膜135がシリサイド層パターンの収縮された部分だけ補償するようにしうる。」との記載について検討すると、「収縮補償酸化膜」は、「前記マスク層パターンの側壁と前記ポリシリコン層パターンの側壁」からの突出の有無にかかわらず、「シリサイド層パターンの収縮された部分」を「補償」するものであることを述べたに過ぎないものであるから、「収縮補償酸化膜」が、「前記マスク層パターンの側壁と前記ポリシリコン層パターンの側壁とから突出している」ことは、上記記載から、自明の事項とは言えない。 (c)よって、「前記マスク層パターンの側壁と前記ポリシリコン層パターンの側壁とから突出している収縮補償酸化膜」は、当初明細書には、記載も示唆もない。 (2-2)当初図面の記載について (a)当初図面の図1のうち、図1Cの記載を、関連する当初明細書の記載も含め検討する。当初明細書の0015段落の「図1Cは収縮補償酸化膜135及び層間絶縁膜140を形成する段階を示した断面図である。 具体的に、前記減縮変形された形のシリサイド層パターン125aの両面に高温、即ち800℃以上の温度で熱酸化工程を進行して収縮補償酸化膜135を形成する。ついで、その結果物の全面に層間絶縁膜140を形成する。」との記載から、前記「高温、即ち800℃以上の温度で熱酸化工程を進行し」、「収縮補償酸化膜135」と同時に、図1Cの「ポリシリコン層パターン120の側壁」及び「マスク層パターン130の側壁」も熱酸化されていると解するのが自然である。 (b)また、当初明細書の0015段落の「シリサイド層パターン125aの熱酸化速度がポリシリコン層パターン120の熱酸化速度より速いという事実が前記収縮補償酸化膜135の形成を可能にする。」との記載から、当初明細書には、「ポリシリコン層パターン120」が少なくとも熱酸化されていることが記載されている。 (c)しかしながら、当初図面においては、「ポリシリコン層パターン120の側壁」、「マスク層パターン130の側壁」のいずれにおいても、熱酸化又は該熱酸化に伴って形成されている酸化膜に相当する記載も示唆もない。 (d)さらに、図1Cの図面においては、「収縮補償酸化膜135」の「層間絶縁膜140」と接している凸形状の面には、直角面が記載されているが、当該直角面は、当初明細書の記載の「熱酸化工程」からは、通常、形成し得ない形状である。 (e)一般に、半導体分野において用いる図面は、機械分野の図面と異なり、各部の形状、大きさ、相対的位置関係等が適当にデフォルメされて描かれていることは当業者の常識であるが、本願の当初図面も、上記(a)ないし(d)に記載したとおり、正確な描写がなされたものではなく、当初図面における図1が、「収縮補償酸化膜135」の形状を正確に記載したものではないことは明らかである。よって、たとえ当初図面の図1に、「収縮補償酸化膜135」が、「ポリシリコン層パターン120の側壁」や「マスク層パターン30の側壁」から突出しているような図が記載されていたとしても、その記載のみをもって、「収縮補償酸化膜135」が、「マスク層パターン130の側壁とポリシリコン層パターン120の側壁とから突出している」という技術思想が、当初図面に記載されているということはできない。 (2-3)発明の作用・効果の観点からの検討 (a)当初明細書の0003段落ないし0005段落の記載により、「シリサイド層パターン(図2Aの25)は前記洗浄工程により一部消耗されて左右に減縮変形され」、「シリサイド層パターン25a」が形成された後の「高温酸化膜の形成時」に、「シリサイド層パターン25aは再度変形され」、「シリサイド層パターン25b」となる、すなわち、「シリサイド層パターン(図2Aの25)」が、「洗浄工程」による「減縮変形」と、その後の「高温酸化膜の形成時」の「再度変形」により、「ボイド40が発生する」と解される。 (b)すると、上記部分の記載からいえることは、「ボイド40」が発生しない程度の量の「収縮補償酸化膜」を設けることが必要であるということに留まり、「収縮補償酸化膜」が、「前記マスク層パターンの側壁と前記ポリシリコン層パターンの側壁とから突出している」ことは記載も示唆もされていないことは明らかである。したがって、本願発明の作用・効果の観点からみても、「前記マスク層パターンの側壁と前記ポリシリコン層パターンの側壁とから突出している収縮補償酸化膜」との記載は、当初明細書又は当初図面の記載から自明の事項ではない。 よって、補正事項1についての補正は、当初明細書又は当初図面に記載した事項の範囲内においてしたものではないから、特許法第17条の2第3項に規定する要件を満たしていない。 なお、請求人は、請求の理由において、「本願の図1には、「収縮補償酸化膜135」が「マスク層パターン130の側壁とポリシリコン層パターン120の側壁とから突出している」ことが明確に示されている。・・・上述のように、特許法第17条の2第3項の規定は、「明細書又は図面に記載」と選択的な要件としていずれか一方に記載されていれば足りることを意味しており、「明細書及び図面に記載」を要求するものではない。・・・確かに、発明の種類によっては、「図面は発明の要旨を理解し易く説明するために作成提出されるもの」に該当する場合もあり得ると考えられる。しかし、本願発明は、半導体装置の電極という明らかな「物の発明」であり、その形態は図面から容易に把握されるものである。したがって、原審審査官による「図面は発明の要旨を理解し易く説明するために作成提出されるもの」との見解は、本願については妥当しない。」と主張している。 しかしながら、上で検討したとおり、本願の当初図面の記載は正確なものではなく、「収縮補償酸化膜135」が、「前記マスク層パターンの側壁と前記ポリシリコン層パターンの側壁とから突出している」という技術思想が、当初図面に記載されているとはいえないから、請求人の主張は採用できない。 (3)上記2.(2)(2-2)ないし(2-5)の補正事項2ないし5についての補正も、上記3.(2)(2-1)ないし(2-3)において検討したと同様の理由により、当初明細書又は当初図面に記載した事項の範囲内においてしたものではないから、特許法第17条の2第3項に規定する要件を満たしていない。 (4)本件補正についてのまとめ 以上、検討したとおり、補正事項1を含む本件補正は、特許法第17条の2第3項に規定する要件を満たしていない。 4.むすび 以上のとおりであるから、本願は拒絶すべきものである。 よって、結論のとおり審決する。 |
審理終結日 | 2008-06-27 |
結審通知日 | 2008-06-30 |
審決日 | 2008-07-14 |
出願番号 | 特願平9-211797 |
審決分類 |
P
1
8・
561-
Z
(H01L)
|
最終処分 | 不成立 |
前審関与審査官 | 河口 雅英 |
特許庁審判長 |
河合 章 |
特許庁審判官 |
松田 成正 北島 健次 |
発明の名称 | ポリサイドゲート電極及びその製造方法 |
代理人 | 服部 雅紀 |