ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 G01R |
|---|---|
| 管理番号 | 1190357 |
| 審判番号 | 不服2006-28929 |
| 総通号数 | 110 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2009-02-27 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2006-12-28 |
| 確定日 | 2009-01-08 |
| 事件の表示 | 特願2000-293726「ICテスタ」拒絶査定不服審判事件〔平成14年 4月 5日出願公開、特開2002- 98738〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続きの経緯 本願は、平成12年9月27日の出願であって、平成18年10月30日付け(発送日同年12月7日)で拒絶査定がなされ、これに対し、平成18年12月28日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされたものである。 2.本願発明について 本願の請求項1に係る発明は、平成18年12月28日付け手続補正書の特許請求の範囲の請求項1に記載された事項により特定されるとおりのものである(以下、「本願発明1」という。)。 「【請求項1】 複数ピンから多段階電圧を出力する液晶駆動ドライバを試験するIC テスタにおいて、 前記液晶駆動ドライバの多段階電圧に対応した期待値電圧を出力するD/Aコンバータ と、 前記液晶駆動ドライバの各ピン系統ごとに設けられ、前記液晶駆動ドライバの多段階電 圧と前記D/Aコンバータの期待値電圧の差電圧を出力する差電圧発生部と、 前記液晶駆動ドライバの各ピン系統ごとに設けられ、前記差電圧発生部の差電圧を増幅 する電圧増幅器と、 前記液晶駆動ドライバの各ピン系統ごとに設けられ、前記電圧増幅器の出力をデジタル データに変換するA/Dコンバータと を有し、前記A/Dコンバータのデジタルデータにより、データ処理を行い、前記液晶駆 動ドライバの試験を行うことを特徴とするICテスタ。」 3.引用例記載の発明 原査定の拒絶の理由に引用された本願の出願前である平成5年11月26日に頒布された刊行物である特開平5-312899号公報(以下、「引用例1」という。)には、 図面とともに、 (1-1)「【0007】 【実施例】この発明による液晶駆動ドライバIC測定装置の実施例を図2を参照して説明する。この発明による液晶駆動ドライバIC測定装置は試験測定されるべきIC1の出力端子TOUT 1 ?出力端子TOUT160のそれぞれに対応して差動比較器30を具備せしめる。試験測定されるべきIC1の出力端子TOUT は対応する差動比較器30の非反転入力に接続する。20は試験電圧V1 ?V4 が入力される基準電圧回路であり、その出力端は差動比較器30の非反転入力に接続している。この出力電圧の印加に同期して基準電圧VREF を差動比較器30の反転入力に印加する。差動比較器30の出力はそれぞれに対応して具備されたデュアル・コンパレータ40に供給される。なお、デュアル・コンパレータ40の上下の基準電圧VOLおよびVOHは一様に保持する。 【0008】 ここで、この発明による液晶駆動ドライバIC測定装置も、図1に示される従来例と同様に、入力される比較的高圧の試験電圧V1 ?V4 の選択を試験電圧切り替えスイッチSV1?SV4により実施し、試験電圧切り替えスイッチSV1を介して先ず第1に選択された電圧V1 が液晶駆動ドライバIC1に供給されてその結果である出力電圧VOUT 1 は出力電圧制御CLKにより出力端子TOUT1?出力端子TOUT160に順次に現れる様に構成されている。出力端子TOUT1?出力端子TOUT160に順次に現われる出力電圧VOUT1は差動比較器301 ?30160 の非反転入力に順次に供給される。これに対して、差動比較器301 ?30160 の反転入力には基準電圧回路20の出力端から出力電圧制御CLKに同期して基準電圧VREF1(=V1 )が供給される。ここで、差動比較器30の出力は、 VO1?VO160=VOUT -VREF である。これらの差動比較器30の出力は順次にデュアル・コンパレータ40に供給され、これらの出力VO1?VO160は合否判定器60に順次に供給され、ここにおいて合格条件を満足しないICには不合格判定がなされる。試験電圧V2 ?V4 が選択された場合も同様である。 【0009】 デュアル・コンパレータ40の上下の電圧レベルをVOLおよびVOHとすると、合格条件は、 VOL≦VO ≦VOH である。合否判定のタイミング・チャートは図3に示される通りである。図3に示される例において、基準電圧VREF2の場合に鎖線により示されるVOUT2の出力の場合は出力レベルは電圧レベルVOHを超え、不合格(フェイル)と判定される。 【0010】 次に、この発明の他の実施例を図4を参照して説明する。図4において、差動比較器30の反転入力端および非反転入力端には減衰量ATTのアッテネータ70或は70’を具備する。この様にすることにより試験測定されるべきIC1から出力されるVOUT と基準電圧VREF との間の差電圧は1/ATTに減衰せしめられる。この減衰を後段の倍率増幅器80により補償することにより測定精度を向上することができる。減衰を更に大きくし、これを後段の倍率増幅器80の倍率を更に大きくして補償することにより測定精度を更に向上することができる。また、差動比較器30の出力をA倍することにより測定誤差を1/Aにすることができる。 【0011】 【発明の効果】 差動比較器30を採用することにより高精度に基準電圧VREF と試験測定されるべきIC1の出力端子電圧VOUTとの間の差電圧を検出することができると共に後段のデュアル・コンパレータ40により合否の判定を容易に実施することができる。 【0012】 そして、図3の合否判定のタイミング・チャートによると、測定開始から測定終了に至る測定時間は4mｓである。従って、差動コンパレータ装置を採用したこの発明の液晶駆動ドライバIC測定装置による測定時間÷DCパラメトリック試験装置による測定時間=4×10^(-3)÷6.4=1÷1600である。即ち、この発明の差動コンパレータ装置による測定時間の短縮割合は従来のDCパラメトリック試験装置による測定時間の1/1600ということである。 【0013】 また、差動比較器30の入力端にアッテネータを具備してIC1から出力されるVOUT と基準電圧VREF との間の差電圧を減衰せしめ、この減衰を後段の倍率増幅器80により補償することにより測定精度を向上することができる。更に、差動比較器30の出力をA倍することにより測定誤差を1/Aにすることができる。」 が記載されている。 したがって、これらの記載事項によると、引用例1には、次のとおりの発明、 「出力端子TOUT1?出力端子TOUT160(複数ピンに相当。)から試験電圧V1?V4に対応した出力電圧VOUT(多段階電圧に相当。)を出力する液晶駆動ドライバIC1(液晶駆動ドライバに相当。)を試験測定(試験に相当。)する液晶駆動ドライバIC測定装置(ICテスタに相当。)において、 前記液晶駆動ドライバIC1(液晶駆動ドライバに相当。)の試験電圧V1?V4に対応した出力電圧VOUT(多段階電圧に相当。)に同期した(対応したに相当。)基準電圧VREF1(=V1 )?VREF4(=V4 )(期待値電圧に対応。)を出力する基準電圧出力回路20(D/Aコンバータに対応。)と、 前記液晶駆動ドライバIC1(液晶駆動ドライバに相当。)の各出力端子TOUT1?TOUT160 (各ピンに相当。)系統ごとに設けられ、前記液晶駆動ドライバIC1(液晶駆動ドライバに相当。)の試験電圧V1?V4に対応した出力電圧VOUT(多段階電圧に相当。)と前記基準電圧出力回路20(D/Aコンバータに対応。)の基準電圧VREF1(=V1 )?VREF4(=V4 )(期待値電圧に対応。)の差電圧Vo1?Vo160(差電圧に相当。)を出力する差動比較器301?30160(差電圧発生部に相当。)と、 前記液晶駆動ドライバIC1(液晶駆動ドライバに相当。)の各出力端子TOUT1?TOUT160(各ピンに相当。)系統ごとに設けられ、前記差動比較器301?30160(差電圧発生部に相当。)の差電圧Vo1?Vo160(差電圧に相当。)をA倍(増幅に相当。)する倍率増幅器80(電圧増幅器に相当。)と、 を有し、前記倍率増幅器80の出力により、デュアル・コンパレータ40及び合否判定器60を用いて、合否判定(データ処理に相当。)を行い、前記液晶駆動ドライバIC1(液晶駆動ドライバに相当。)の試験測定(試験に相当。)を行うことを特徴とする液晶駆動ドライバIC測定装置(ICテスタに相当。)。」(以下、これを「引用例1に記載された発明」という。) が記載されていると認める。 4.対比・判断 本願発明1と引用例1に記載された発明とを対比する。 引用例1に記載された発明における「出力端子TOUT1?TOUT160」、「試験電圧V1?V4に対応した出力電圧VOUT」、「液晶駆動ドライバIC1」、「試験測定」、「液晶駆動ドライバIC測定装置」、「同期した」、「差電圧Vo1?Vo160」、「差動比較器30」、「A倍」、「倍率増幅器80」、「合否判定」は、それぞれ、 本願発明1における「複数ピン」、「多段階電圧」、「液晶駆動ドライバ」、「試験」、「ICテスタ」、「対応した」、「差電圧」、「差電圧発生部」、「増幅」、「電圧増幅器」、「データ処理」に相当する。 そして、引用例1に記載された発明における「基準電圧VREF1(=V1 )?VREF4(=V4 )」と、本願発明1における「期待値電圧」とは、「基準値電圧」の点で共通する。 さらに、引用例1に記載された発明における「基準電圧出力回路20」と、本願発明1における「D/Aコンバータ」とは、共に「基準電圧出力回路」の点で共通する。 したがって、両者は、 【一致点】 「複数ピンから多段階電圧を出力する液晶駆動ドライバを試験するICテスタにおいて、 前記液晶駆動ドライバの多段階電圧に対応した基準値電圧を出力する基準電圧出力回路と、 前記液晶駆動ドライバの各ピン系統ごとに設けられ、前記液晶駆動ドライバの多段階電 圧と前記基準電圧出力回路の基準値電圧の差電圧を出力する差電圧発生部と、 前記液晶駆動ドライバの各ピン系統ごとに設けられ、前記差電圧発生部の差電圧を増幅 する電圧増幅器と、 を有し、データ処理を行い、前記液晶駆動ドライバの試験を行うことを特徴とするICテスタ。」 で一致し、 【相違点1】 「本願発明1では、基準電圧出力回路が、期待値電圧を出力するD/Aコンバータであるのに対して、 引用例1に記載された発明では、基準電圧出力回路が、基準電圧VREF1(=V1 )?VREF4(=V4 )を出力する基準電圧出力回路20である点」 【相違点2】 「本願発明1では、液晶駆動ドライバの各ピン系統ごとに設けられ、電圧増幅器の出力をデジタルデータに変換するA/Dコンバータを有し、かかるA/Dコンバータのデジタルデータにより、データ処理を行っているのに対して、 引用例1に記載された発明では、倍率増幅器80(電圧増幅器に相当。)の出力をデジタルデータに変換するA/Dコンバータを有さず、倍率増幅器80の出力(アナログデータ)により、デュアル・コンパレータ40及び合否判定器60を用いて、合否判定(データ処理に相当。)を行っている点」 で相違する。 そこで、上記【相違点1】について検討する。 例えば、特開平6-235754号公報に、 「【0001】 【産業上の利用分野】この発明は被試験デバイスより出力される多値測定電圧を入力して高速で多値基準電圧と比較する多値電圧高速比較装置に関し、特に高精度化に係わる。 【0002】 【従来の技術】LCDドライバ用IC等の被試験デバイスの出力電圧VXi(i=1?n)は±数Vから±数+Vの範囲の多値電圧となるので、」、 「【0008】 【実施例】この発明の実施例を図1に、図3と対応する部分に同じ符号を付して示し、重複説明を省略する。この発明では、従来の減衰器8は削除され、あらたに差分検出器9が用いられ、入力電圧VXiは差分検出器9において基準電圧VSiとの差δi=VXi-VSiが検出されて、比較器4,5に与えられ、比較電圧VL,VHとそれぞれ比較される。 【0009】制御回路7から基準電圧VSiと対応するmビットの比較データNi(bi1、bi2、・・・、bim)がD/Aコンバータ10に与えられ、D/A変換されて、基準電圧VSiが出力される。」と記載されているように、 「LCDドライバICの多値電圧VXi(i=1?n)試験装置において、基準電圧出力回路として、基準電圧VSi(この基準電圧は、δi=VXi-VSiの記載から見て、LCDドライバICが本来出力すべき電圧であるから、実質的に期待値電圧であると認めることができる。)を出力するD/Aコンバータを用いること」は、周知の事項である。 したがって、引用例1に記載された発明において、その基準電圧出力回路20を、期待値電圧を出力するD/Aコンバータとすることは、当業者が容易になし得ることである。 次に、上記【相違点2】について検討する。 原査定の拒絶の理由に引用された本願の出願前である平成8年2月2日に頒布された刊行物である特開平8-29500号公報(以下、「引用例2」という。)に、 (2-1)「【0008】その他の一実施例として図3に示す。被試験用IC(LCDドライバIC)1を試験するため被試験用IC(LCDドライバIC)1内蔵のパルス幅変調回路21,22,mの信号を入力するアナログ積分ステージ90と制御ステージ100と試験ステージ400より構成される。アナログ積分ステージ90は被試験用LCDドライバIC1内蔵のパルス幅変調回路21,22、mと同じ数のアナログ積分器を設け、すなわちアナログ積分器91,92,Mを数百チャンネル設ける。被試験用IC(LCDドライバIC)1にパターン信号を与えるパターン発生器50とタイミング発生器40と基準クロック30からなる制御ステージ100で構成され制御ステージ100で半導体試験装置全体を制御する。アナログ積分ステージ90で積分された積分出力は試験ステージ400のADコンバータ77,78、Nに直接入力する、ADコンバータ77,78,Nとアナログ積分器91,92,Mは一対に設ける。入力した積分信号は試験ステージ400で処理する、試験ステージ400はADコンバータ77,78,Nとアクイジョンメモリ72とデジタルプロセッサ73より構成される。」と記載されているように、 「LCDドライバICの各ピン系統ごとに、各ピンに関係するアナログ出力をデジタルデータに変換するADコンバータ77,78,Nを設け、ADコンバータ77,78,Nのデジタルデータにより、デジタルプロセッサ73を用いて、デジタルシグナル処理を行うこと」は、公知の事項であるから、 引用例1に記載された発明に、上記公知の事項を適用して、その液晶駆動ドライバIC1(液晶駆動ドライバに相当。)の各出力端子TOUT1?TOUT160(各ピンに相当。)系統ごとに、倍率増幅器80(電圧増幅器に相当。)の出力(アナログデータ)をデジタルデータに変換するADコンバータ77,78,N(A/Dコンバータに相当。)を設け、ADコンバータ77,78,N(A/Dコンバータに相当。)のデジタルデータ(デジタルデータに相当。)により、デジタルプロセッサ73を用いて、デジタルシグナル処理(データ処理に相当。)を行うように構成することは、当業者が容易になし得ることである。 そして、本願発明1の効果は、引用例1に記載された発明、引用例2に記載された公知の事項及び周知の事項に基づいて当業者が予測可能な範囲のものである。 5.むすび 以上のとおり、本願発明1は、引用例1に記載された発明、引用例2に記載された公知の事項及び周知の事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 よって、結論のとおり審決する。 |
| 審理終結日 | 2008-10-30 |
| 結審通知日 | 2008-11-06 |
| 審決日 | 2008-11-25 |
| 出願番号 | 特願2000-293726(P2000-293726) |
| 審決分類 |
P
1
8・
121-
Z
(G01R)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 堀 圭史、吉田 久 |
| 特許庁審判長 |
江塚 政弘 |
| 特許庁審判官 |
西島 篤宏 山川 雅也 |
| 発明の名称 | ICテスタ |