拒絶査定不服の審決｜不服2007-12521 - 特許審決データベース

会員機能

ランキング

請求人別審判件数

判例データベース

審決データベース

ポートフォリオ機能

ポートフォリオを新規に作成して保存		追加
既存のポートフォリオに追加保存		追加

この審決の個人情報、企業機密に関する修正依頼をする

PDF	PDFをダウンロード

審決分類	審判査定不服 2項進歩性特許、登録しない。 H01L 審判査定不服 4号2号請求項の限定的減縮特許、登録しない。 H01L 審判査定不服 5項独立特許用件特許、登録しない。 H01L
管理番号	1194915
審判番号	不服2007-12521
総通号数	113
発行国	日本国特許庁(JP)
公報種別	特許審決公報
発行日	2009-05-29
種別	拒絶査定不服の審決
審判請求日	2007-05-01
確定日	2009-03-25
事件の表示	平成 6年特許願第247455号「ポリ間複合体とその製造方法」拒絶査定不服審判事件〔平成 8年 5月17日出願公開、特開平 8-125040〕について、次のとおり審決する。
結論	本件審判の請求は、成り立たない。
理由	1.手続の経緯本願は、平成6年10月13日の出願であって、平成19年1月24日付けで拒絶査定がなされ、これに対して同年5月1日に拒絶査定に対する審判請求がなされるとともに、同年5月30日に手続補正がなされたものである。 2.平成19年5月30日付けの手続補正(以下、「本件補正」という。)について [補正却下の決定の結論] 平成19年5月30日付けの手続補正を却下する。 [理由] (1)本件補正の内容本件補正は、特許請求の範囲及び発明の詳細な説明を補正するものであり、補正前の請求項1ないし5を補正後の請求項1ないし5と補正し、補正前の0001段落及び0010段落を補正するものであり、補正前の請求項1及び4及び補正後の請求項1及び4は、それぞれ以下のとおりである。 (補正前の請求項1及び4) 「【請求項1】非揮発性メモリセル内の制御ゲートから浮遊ゲートを絶縁するための誘電性絶縁用複合体であって、上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、上記二酸化シリコンの底層の上に形成され、上記二酸化シリコンの底層よりも薄い厚みを有する窒化シリコンの層と、上記窒化シリコンの層の上に形成され、上記窒化シリコンの層よりも厚い厚みを有する二酸化シリコンの頂層と、を備え、上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする誘電性絶縁用複合体。」「【請求項4】非揮発性メモリセルを製造する方法であって、 a)第1の導電型の半導体サブストレートにソース及びドレイン領域を形成する段階と、 b)上記ソース及びドレイン領域の上に絶縁層を形成する段階と、 c)上記絶縁層の上に位置決めされた浮遊ゲートを形成する段階と、 d)上記浮遊ゲートの上に位置決めされた誘電性複合体を形成する段階と、 e)上記誘電性複合体の上に位置決めされた制御ゲートを形成する段階とを備え、上記誘電性複合体は、上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、上記二酸化シリコンの底層の上に形成されている窒化シリコンの層と、上記窒化シリコンの層上に形成されている二酸化シリコンの頂層と、を有し、上記誘電性複合体の上記窒化シリコンの層は、上記二酸化シリコンの頂層もしくは底層より薄く、かつ、上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする非揮発性メモリセルを製造する方法。」 (補正後の請求項1及び4) 「【請求項1】不揮発性メモリセル内の制御ゲートから浮遊ゲートを絶縁するための誘電性絶縁用複合体であって、上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、上記二酸化シリコンの底層の上に形成され、上記二酸化シリコンの底層よりも薄い厚みを有する窒化シリコンの層と、上記窒化シリコンの層の上に形成され、上記窒化シリコンの層よりも厚い厚みを有する二酸化シリコンの頂層と、を備え、上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含み、上記二酸化シリコンの頂層は、上記二酸化シリコンの頂層におけるピンホールが上記二酸化シリコンの底層におけるピンホールと整列しないように、上記二酸化シリコンの底層とは別に形成された二酸化シリコンの頂層であることを特徴とする誘電性絶縁用複合体。」「【請求項4】不揮発性メモリセルの製造方法であって、 a)第1の導電型の半導体サブストレートにソース及びドレイン領域を形成する段階と、 b)上記ソース及びドレイン領域の上に絶縁層を形成する段階と、 c)上記絶縁層の上に位置決めされた浮遊ゲートを形成する段階と、 d)上記浮遊ゲートの上に位置決めされた誘電性複合体を形成する段階と、 e)上記誘電性複合体の上に位置決めされた制御ゲートを形成する段階とを備え、上記誘電性複合体は、上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、上記二酸化シリコンの底層の上に形成されている窒化シリコンの層と、上記窒化シリコンの層上に形成されている二酸化シリコンの頂層と、を有し、上記誘電性複合体の上記窒化シリコンの層は、上記二酸化シリコンの頂層もしくは底層より薄く、かつ、上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含み、上記窒化シリコンの層におけるピンホールを満たすために、酸素の存在中で上記窒化シリコンの層を熱処理することを特徴とする非揮発性メモリセルの製造方法。」 (2)補正内容の整理本件補正の内容を、以下に整理する。〈補正事項1〉補正前の請求項1の「非揮発性メモリセル内の」を、補正後の請求項1の「不揮発性メモリセル内の」と補正すること。〈補正事項2〉補正前の請求項1の「N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする誘電性絶縁用複合体」を、補正後の請求項1の「N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含み、上記二酸化シリコンの頂層は、上記二酸化シリコンの頂層におけるピンホールが上記二酸化シリコンの底層におけるピンホールと整列しないように、上記二酸化シリコンの底層とは別に形成された二酸化シリコンの頂層であることを特徴とする誘電性絶縁用複合体」と補正すること。〈補正事項3〉補正前の請求項2の「非揮発性メモリセルにおいて」を、補正後の請求項2の「不揮発性メモリセルにおいて」と補正すること。〈補正事項4〉補正前の請求項2の「N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする非揮発性メモリセル」を、補正後の請求項2の「N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含み、上記二酸化シリコンの頂層におけるピンホールが上記二酸化シリコンの底層におけるピンホールと整列しないように、上記二酸化シリコンの底層とは別に形成された二酸化シリコンの頂層であることを特徴とする非揮発性メモリセル」と補正すること。〈補正事項5〉補正前の請求項3の「非揮発性メモリセルにおいて」を、補正後の請求項3の「不揮発性メモリセルにおいて」と補正すること。〈補正事項6〉補正前の請求項3の「e)上記浮遊ゲートの上に位置決めされている2つの二酸化シリコン層と」を、補正後の請求項3の「e)上記浮遊ゲートの上に位置決めされている第1と第2の二酸化シリコンの層と」と補正すること。〈補正事項7〉補正前の請求項3の「f)上記2つの二酸化シリコン層上に位置決めされている制御ゲートと」を、補正後の請求項3の「f)上記第1と第2の二酸化シリコンの層上に位置決めされている制御ゲートと」と補正すること。〈補正事項8〉補正前の請求項3の「容量的に測定された上記2つの二酸化シリコン層の実効的な厚みは、180オングストロームに等しいかもしくはそれよりも薄く、かつ、上記2つの二酸化シリコン層の少なくとも一方は、N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする非揮発性メモリセル」を、補正後の請求項3の「上記第1の二酸化シリコンの層は、上記第1の二酸化シリコンの層におけるピンホールが上記第2の二酸化シリコンの層におけるピンホールと整列しないように、上記第2の二酸化シリコンの層とは別に形成された第1の二酸化シリコンの層であり、且つ、容量的に測定された上記第1と第2の二酸化シリコンの層の実効的厚みは、180オングストロームに等しいかもしくはそれよりも薄く、且つ、上記第1と第2の二酸化シリコンの層の少なくとも一方は、N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする非揮発性メモリセル」と補正すること。〈補正事項9〉補正前の請求項4の「非揮発性メモリセルを製造する方法であって」を、補正後の請求項4の「不揮発性メモリセルの製造方法であって」と補正すること。〈補正事項10〉補正前の請求項4の「上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする非揮発性メモリセルを製造する方法」を、補正後の請求項4の「上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含み、上記窒化シリコンの層におけるピンホールを満たすために、酸素の存在中で上記窒化シリコンの層を熱処理することを特徴とする非揮発性メモリセルの製造方法」と補正すること。〈補正事項11〉補正前の請求項5の「非揮発性メモリセルを製造する方法であって」を、補正後の請求項5の「不揮発性メモリセルの製造方法であって」と補正すること。〈補正事項12〉補正前の請求項5の「d)上記浮遊ゲートの上に位置決めされた2つの二酸化シリコン層を形成する段階と」を、補正後の請求項5の「d)上記浮遊ゲートの上に位置決めされた第1と第2の二酸化シリコンの層を形成する段階と」と補正すること。〈補正事項13〉補正前の請求項5の「e)上記2つの二酸化シリコン層の上に位置決めされている制御ゲートを形成する段階と」を、補正後の請求項5の「e)上記第1と第2の二酸化シリコンの層上に位置決めされている制御ゲートを形成する段階と」と補正すること。〈補正事項14〉補正前の請求項5の「容量的に測定された上記2つの二酸化シリコン層の実効的な厚みは、180オングストロームに等しいかもしくはそれよりも薄く、かつ、上記2つの二酸化シリコン層の少なくとも一方は、N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする非揮発性メモリセルを製造する方法」を、補正後の請求項5の「上記第1の二酸化シリコンの層は、上記第1の二酸化シリコンの層におけるピンホールが上記第2の二酸化シリコンの層におけるピンホールと整列しないように、上記第2の二酸化シリコンの層とは別に形成され、且つ、容量的に測定された上記第1と第2の二酸化シリコンの層の実効的厚みは、180オングストロームに等しいかもしくはそれよりも薄く、且つ、上記第1と第2の二酸化シリコンの層の少なくとも一方は、N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする非揮発性メモリセルの製造方法」と補正すること。 (3)補正の目的の適否について〈補正事項2について〉補正事項2についての補正は、実質的に、補正前の請求項1に記載された「二酸化シリコンの頂層」及び「二酸化シリコンの底層」について、その「ピンホール」が整列しないことを技術的に限定するものであるから、補正前発明の構成に欠くことができない事項の全部又は一部を限定するものである。よって、補正事項2についての補正は、平成6年法律第116号改正附則第6条によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。したがって、補正事項2についての補正は、同法第17条の2第3項に規定する要件を満たすものである。〈補正事項10について〉補正事項10についての補正は、実質的に、補正前の請求項4に記載された発明に、補正後の請求項4の「上記窒化シリコンの層におけるピンホールを満たすために、酸素の存在中で上記窒化シリコンの層を熱処理する」工程を追加するものであるが、補正前の請求項4には、「窒化シリコンの層を熱処理する」工程について何ら記載されていないから、補正事項10についての補正は、補正前発明の構成に欠くことができない事項の全部又は一部を限定するものではない。よって、補正事項10についての補正は、平成6年法律第116号改正附則第6条によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当しない。また、補正事項10についての補正が、同法第17条の2第3項第1号、第3号、第4号に掲げる事項のいずれを目的とするものにも該当しないことは明らかである。したがって、補正事項10についての補正は、同法第17条の2第3項に規定する要件を満たさないものである。以上のとおり、他の補正事項について検討するまでもなく、補正事項10を含む本件補正は、平成6年法律第116号改正附則第6条によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項に規定された要件を満たさないものであるから、同法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下すべきものである。さらに、以下においては、仮に、補正事項1ないし14についての補正が、同法第17条の2第3項に規定する要件を満たすものであるとみなして、同法第17条の2第3項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する補正事項2についての補正を含む本件補正が、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項に規定する要件(独立特許要件)を満たすか否かについて検討する。 (4)独立特許要件についての検討 (4-1)補正後の発明本件補正後の請求項1に係る発明(以下、「補正発明」という。)は、平成19年5月30日付けの手続補正書に記載された以下のとおりのものである。「【請求項1】不揮発性メモリセル内の制御ゲートから浮遊ゲートを絶縁するための誘電性絶縁用複合体であって、上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、上記二酸化シリコンの底層の上に形成され、上記二酸化シリコンの底層よりも薄い厚みを有する窒化シリコンの層と、上記窒化シリコンの層の上に形成され、上記窒化シリコンの層よりも厚い厚みを有する二酸化シリコンの頂層と、を備え、上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含み、上記二酸化シリコンの頂層は、上記二酸化シリコンの頂層におけるピンホールが上記二酸化シリコンの底層におけるピンホールと整列しないように、上記二酸化シリコンの底層とは別に形成された二酸化シリコンの頂層であることを特徴とする誘電性絶縁用複合体。」 (4-2)刊行物に記載された発明 (4-2-1)刊行物1:特開平5-304300号公報原査定の拒絶の理由に引用され、本願の出願前に頒布された刊行物である特開平5-304300号公報(以下、「刊行物1」という。)には、図1ないし図10とともに以下の事項が記載されている。「【0009】図1は、第一の実施例の不揮発性半導体記憶装置、特に、EEPROMの概略断面図である。また、図2?図10は、第一の実施例におけるEEPROMの製造工程を示す図である。このEEPROMの構造を製造工程を用いて説明する。【0010】図2に示すように、一導電型例えばP型の半導体基板101を素子分離工程、例えば選択酸化法を用いてフィ-ルド酸化膜110を形成し、P型の半導体基板101の素子形成領域101Aを露出させる。次に、図3に示すように、800℃の温度、HCl(塩化水素)とO_(2)(酸素)の混合雰囲気下において、酸化し、50オングストロ-ムの厚さの第一のシリコン酸化膜105Bを形成する。次に、図4に示すように、周知のCVD法を用いて、50オングストロ-ムの厚さの第一のシリコン窒化膜105Aを形成する。次に、図5に示すように、周知のリソグラフィ-技術を用いて、素子形成領域101A上の一部の第一のシリコン酸化膜105B及び第一のシリコン窒化膜105Aを選択的に除去してP型の半導体基板101の一部を露出させる。次に、図6に示すように、800℃の温度、HCl(塩化水素)とO_(2)(酸素)の混合雰囲気下において、酸化し、第一のシリコン窒化膜105A上には30オングストロ-ムの厚さの、露出したP型の半導体基板101上には100オングストロ-ムの厚さの第二のシリコン酸化膜105Cを形成する。このようにして、第一のゲ-ト絶縁膜105を形成する。上記したように、この第一のゲ-ト絶縁膜105の内、露出した素子形成領域101A上面に形成された部分を第三の絶縁膜部分111、また、この第三の絶縁膜部分以外の絶縁膜部分を第四の絶縁膜部分112とする。次に、図7に示すように、周知のCVD法を用いて、2000オングストロ-ムの厚さの浮遊ゲ-ト電極106を形成する。この浮遊ゲ-ト電極106は、例えば多結晶シリコンを2000オングストロ-ム形成し、導電性を持たせるために温度900℃のPOCl_(3)雰囲気中で20分間加熱しP(リン)を拡散させる。次に、図8に示すように、周知のCVD法を用いて、100オングストロ-ムの厚さの第三のシリコン酸化膜107Aを形成し、続けて70オングストロ-ムの厚さの第二のシリコン窒化膜107Bを形成し、更に80オングストロ-ムの厚さの第四のシリコン酸化膜107Cを形成する。このようにして、第二のゲ-ト絶縁膜107を形成する。次に、図9に示すように、周知のCVD法を用いて、4000オングストロ-ムの厚さの制御ゲ-ト電極108を形成する。この制御ゲ-ト電極108も、浮遊ゲ-ト電極106と同様、例えば多結晶シリコンを4000オングストロ-ム形成し、導電性を持たせるために温度900℃のPOCl_(3)雰囲気中で40分間加熱しP(リン)を拡散させる。次に、図10に示すように、周知のリソグラフィ-技術を用いて、制御ゲ-ト電極108及び第二のゲ-ト絶縁膜107及び浮遊ゲ-ト電極106を選択的に除去する。この後、900℃の温度、O_(2)(酸素)の雰囲気下において、10分間酸化し、保護膜109を形成する。次に、図1に示すように、P型の半導体基板101の表面に間隔をおいて、加速エネルギ-が50eV、ド-ズ量3E15cm^(-2)で、N型不純物、例えばAｓ(ヒ素)等をイオン注入して、続いて900℃のN_(2)雰囲気で30分間加熱し、逆導電型例えばN型ののソ-ス領域102及びドレイン領域103を形成する。そして、このN型のソ-ス領域102及びドレイン領域103の間にチャネル領域104が形成されることになり、EEPROMの主要部分は形成される。」 (ア)刊行物1に記載の「第二のゲート絶縁膜107」は、「制御ゲート108」と「浮遊ゲート106」との間に形成されており、「制御ゲート108」から「浮遊ゲート106」を絶縁するものであることは明らかである。 (イ)刊行物1には、「100オングストロ-ムの厚さの第三のシリコン酸化膜107Aを形成し、続けて70オングストロ-ムの厚さの第二のシリコン窒化膜107Bを形成し、更に80オングストロ-ムの厚さの第四のシリコン酸化膜107Cを形成する。」と記載されており、「第四のシリコン酸化膜107C」が、「第三のシリコン酸化膜107A」及び「シリコン窒化膜107B」が順に形成された後、形成されたものであることは明らかである。したがって、刊行物1には、以下の発明(以下、「刊行物発明1」及び「刊行物発明2」という。)が記載されている。 (刊行物発明1) 「EEPROMの制御ゲート108から浮遊ゲート106を絶縁するための第二のゲート絶縁膜107であって、前記浮遊ゲート106の上に形成されている100オングストロ-ムの厚さの第三のシリコン酸化膜107Aと、前記第三のシリコン酸化膜107Aの上に形成され、70オングストロ-ムの厚さの第二のシリコン窒化膜107Bと、前記第二のシリコン窒化膜107Bの上に形成され、80オングストロ-ムの厚さの第四のシリコン酸化膜107Cと、を備え、前記第四のシリコン酸化膜107Cは、前記第三のシリコン酸化膜107A及び前記シリコン窒化膜107Bが順に形成された後、形成されたものであることを特徴とする第二のゲート絶縁膜107。」 (刊行物発明2) 「EEPROMの制御ゲート108から浮遊ゲート106を絶縁するための第二のゲート絶縁膜107であって、前記浮遊ゲート106の上に形成されている100オングストロ-ムの厚さの第三のシリコン酸化膜107Aと、前記第三のシリコン酸化膜107Aの上に形成され、70オングストロ-ムの厚さの第二のシリコン窒化膜107Bと、前記第二のシリコン窒化膜107Bの上に形成され、80オングストロ-ムの厚さの第四のシリコン酸化膜107Cと、を備えたものであることを特徴とする第二のゲート絶縁膜107。」 (4-2-2)刊行物2:特開平4-85882号公報原査定の拒絶の理由に引用され、本願の出願前に頒布された刊行物である特開平4-85882号公報(以下、「刊行物2」という。)には、第1図とともに以下の事項が記載されている。「〔産業上の利用分野〕本発明は、EEPROM等の不揮発性半導体記憶装置の製造方法に関する。」(第3頁左下欄第6行ないし第8行) 「ところが、高集積化が進むとセルトランジスタ部の層間絶縁膜は特性との兼ね合いで薄膜化せねばならず、層間絶縁膜となるシリコン酸化膜の薄膜化は耐圧上限界をむかえつつある。このため、シリコン酸化膜-シリコン窒化膜-シリコン酸化膜という構造の層間絶縁膜が用いられようとしている。この構造にすればシリコン酸化膜のみで構成する場合よりも耐圧性を向上させることができるという利点がある。」(第3頁右下欄第17行ないし第4頁左上欄第5行) 「第1図は本発明に係る半導体装置の製造方法の一実施例を説明する図である。第1図において、1は蓄積電極と制御電極を有するセルトランジスタが形成されるセルトランジスタ部、2は1層のゲートを有するMOSトランジスタが形成される周辺トランジスタ部、3はSi等からなる基板、4はSiO_(2)等からなるフィールド酸化膜、5はSiO_(2)等からなるゲート酸化膜、5aはSiO_(2)等からなるシリコン酸化膜、6は蓄積電極用のポリシリコン膜、7はSiO_(2)等からなるシリコン酸化膜、8はSi_(3)N_(4)等からなるシリコン窒化膜、9はシリコン窒化膜8、シリコン酸化膜7及びポリシリコン膜6に形成された開口部、10はSiO_(2)等からなるゲート酸化膜、10aはSiO_(2)等からなるシリコン酸化膜、11はポリシリコン膜、12はWSi等からなる金属シリサイド層、13はSiO_(2)等からなるシリコン酸化膜、14はソース/ドレイン拡散層、15はPSG等からなる層間絶縁膜、16は層間絶縁膜15に形成されたコンタクトホール、17はコンタクトホール16を介してソース/ドレイン拡散層14とコンタクトされるA1等からなる配線層、18はSiO_(2)等からなるカバー膜である。」(第5頁右上欄第10行ないし同頁左下欄第14行) 「次に、例えば熱酸化によりポリシリコン膜6を酸化して膜厚が例えば150?300Åのシリコン酸化膜7を形成する(第1図(2a)、(2b)、(2c)、(2d))。次に、例えばCVD法により全面にSi_(3)N_(4)を堆積して膜厚が例えば50?200Åのシリコン窒化膜8を形成する(第1図(3a)、(3b)、(3c)、(3d))。」(第5頁右下欄第13行ないし同頁右下欄第20行) 「すなわち、上記実施例では、セルトランジスタ部1の蓄積電極と制御電極間の層間絶縁膜を構成するシリコン窒化膜8上にシリコン酸化膜10aを形成すると同時に、周辺トランジスタ部2の基板3上にゲート酸化膜10を形成するようにしたため、セルトランジスタ部1の制御電極と蓄積電極間の層間絶縁膜をシリコン酸化膜7、シリコン窒化膜8及びシリコン酸化膜10aで容易にかつ安定に形成することができるとともに、周辺トランジスタ部2のゲート酸化膜10をシリコン酸化膜で容易にかつ安定に形成することができる。」(第6頁左下欄第7行ないし第17行) (4-2-3)刊行物3:特開平6-61504号公報本願の出願前に頒布された刊行物である特開平6-61504号公報(以下、「刊行物3」という。)には、図1ないし4とともに以下の事項が記載されている。「【0002】【従来の技術】フローティングゲートとコントロールゲートとを有するEPROMあるいはE^(2)PROMのような不揮発性メモリなどの半導体装置では、フローティングゲートに対して電荷(一般には、電子)が保持されることにより、データの書き込み後に電源を落としてもデータが消えないことが特徴である。ところが、フローティングゲートに対して注入される電子は、熱放出モデルに従い、除々にコントロールゲートや半導体基板側に抜けていく。そこで、フローティングゲートに注入される電子のリークを防止してチャージリテンション(Chaｒge Reｔenｔiｏn)を向上させるために、フローティングゲートとコントロールゲートとの間に積層される中間絶縁層を、絶縁性および成膜性に優れたONO膜(SiO_(2)/SiN/SiO_(2))で構成するなどの工夫が成されている。中間絶縁層を通してのリークは、中間絶縁層をONO膜などで構成することにより低減することができるが、フローティングゲートの側部からのリークが問題となっている。これを防止するために、フローティングゲートおよびコントロールゲートの側壁を側壁絶縁膜(サイドウォール)で覆うことがある。フローティングゲートに注入された電荷がコントロールゲートの方向にリークしないようにするためである。」「【0010】図1,2に示すように、本実施例の不揮発性半導体装置はEPROM20であり、たとえばシリコン製半導体基板2の表面に、選択酸化素子分離領域(LOCOS)4およびゲート絶縁層6が形成してあり、ゲート絶縁層6の上に、フローティングゲート8が形成してある。LOCOS4およびゲート絶縁層6は、半導体基板2の表面を酸化することにより形成され、酸化シリコン膜で構成される。フローティングゲート8は、たとえばCVD法で成膜されるポリシリコン膜で構成される。【0011】フローティングゲート8の上には、中間絶縁層10を介してコントロールゲート12が積層してある。中間絶縁層10としては、たとえば、リーク電流が少なく膜厚制御性に優れたONO膜(SiO_(2)/SiN/SiO_(2))などの積層膜などが用いられる。コントロールゲート12は、ポリシリコン膜あるいはポリサイド膜(タングステンシリサイド、モリブテンシリサイド、チタンシリサイド、タンタルシリサイドなどのシリサイド膜とポリシリコン膜との積層膜)などで構成される。」「【0016】次に、図3,4に基づき、本実施例のEPROM20の製造方法について説明する。図4(A)に示すように、まずシリコンウェーハなどで構成される半導体基板2を準備し、その表面に、パッド用酸化膜を約50nm程度形成し、その上に窒化シリコン膜などで構成される120nm程度の酸化阻止膜を所定パターンに形成し、チャネルストッパ用のイオン注入を行った後、LOCOS用熱酸化を行い、各メモリセルを素子分離するためのLOCOS4を形成する。チャネルストッパー用のイオン注入条件としては、特に限定されないが、たとえばB^(+)を50KeVのエネルギーで1×10^(13)/cm^(2) のドーズ量の条件でイオン注入する。また、LOCOS4の膜厚は、特に限定されないが、たとえば300?700nm程度である。次に、各LOCOS4間に位置する半導体基板2の表面に、熱酸化法でゲート絶縁層6を形成する。熱酸化の条件は、たとえば850?1000℃程度のウェット酸化である。ゲート絶縁層6の膜厚は、特に限定されないが、たとえば20?30nm程度である。【0017】次に、図3(A)に示すように、ゲート絶縁層6の表面に、フローティングゲート8となる第1ポリシリコン膜8aをCVD法などで成膜する。この第1ポリシリコン膜8aの膜厚も特に限定されないが、たとえば100?300nm、好ましくは250nm程度である。この第1ポリシリコン膜8aの導電性を高めるために、この第1ポリシリコン膜8aには、リンなどの不純物が導入される。リンの導入方法としては、リンプレデポジション法などが用いられ、POCl_(3)のガスを用いて、約800?1000℃程度の温度で20?60分拡散させる。この第1ポリシリコン膜8aは、まず、図2に示すI-I線に沿って縦長の所定パターンにエッチングされる。図3(A)に対して直角方向の断面を図4(B)に示す。【0018】次に、図3(B)に示すように、フローティングゲート8と成る第1ポリシリコン膜8aを覆うように、たとえばONO積層膜で構成される中間絶縁層10を成膜する。中間絶縁層10の膜厚は、特に限定されないが、たとえば30nm程度である。中間絶縁層10をONO膜とした場合には、下層の酸化膜が熱酸化法などで約10?20nm形成され、中間の窒化シリコン膜がCVD法で約8?14nm程度形成され、上層の酸化膜がCVD法で30?40nm程度形成される。次に、中間絶縁層10の表面に、コントロールゲート12と成る約300nm程度の膜厚の第2ポリシリコン膜12aをCVD法などで成膜する。この第2ポリシリコン12aに対しても、低抵抗化を図るために、第1ポリシリコン膜の場合と同様にしてリンなどの不純物が導入される。そして、レジスト膜13により、まず第2ポリシリコン膜12aをRIEなどでエッチングし、次に、図3(C)に示すように、RIEなどで、中間絶縁層10および第1ポリシリコン膜8aを連続セルフエッチングし、所定パターンのフローティングゲート8およびコントロールゲート12を得る。図3(C)に対して直角方向の断面を図4(D)に示す。なお、コントロールゲート12をポリサイド構造とする場合には、ポリシリコン膜を100nm程度成膜した後、その上にタングステンシリサイドなどの金属シリサイド膜を約150nm程度CVD法などで成膜する。」 (4-3)対比補正発明と刊行物発明1とを対比する。 (ア)刊行物1の0009段落には、「EEPROM」について「図1は、第一の実施例の不揮発性半導体記憶装置、特に、EEPROMの概略断面図である。」と記載されており、図1には、「チャネル領域104」、「逆導電型のソース領域102」、「逆導電型のドレイン領域103」、「第一のゲート絶縁膜105」、「浮遊ゲート電極106」、「第二のゲート絶縁膜107」及び「制御ゲート電極108」からなる構造が図示されていることから、刊行物1に記載された「EEPROM」は、メモリセルの部分の構造を意味すると解される。よって、刊行物発明1の「EEPROM」は、補正発明の「不揮発性メモリセル」に相当する。そして、刊行物発明1の「第二のゲート絶縁膜107」、「第三のシリコン酸化膜107A」、「第二のシリコン窒化膜107B」及び「第四のシリコン酸化膜107C」は、補正発明の「誘電性絶縁用複合体」、「二酸化シリコンの底層」、「窒化シリコンの層」及び「二酸化シリコンの頂層」にそれぞれ相当する。 (イ)刊行物発明1の「第三のシリコン酸化膜107A」の厚さは100オングストロ-ムであり、「第二のシリコン窒化膜107B」の厚さは70オングストロ-ムであり、さらに、「第四のシリコン酸化膜107C」は80オングストロ-ムであるから、刊行物発明1において、「第二のシリコン窒化膜107B」が「第三のシリコン酸化膜107A」よりも薄い厚みを有し、「第四のシリコン酸化膜107C」が「第二のシリコン窒化膜107B」よりも厚い厚みを有することは明らかである。よって、刊行物発明1の「前記浮遊ゲート106の上に形成されている100オングストロ-ムの厚さの第三のシリコン酸化膜107Aと、前記第三のシリコン酸化膜107Aの上に形成され、70オングストロ-ムの厚さの第二のシリコン窒化膜107Bと、前記第二のシリコン窒化膜107Bの上に形成され、80オングストロ-ムの厚さの第四のシリコン酸化膜107Cと、を備え」る構造は、補正発明の「上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、上記二酸化シリコンの底層の上に形成され、上記二酸化シリコンの底層よりも薄い厚みを有する窒化シリコンの層と、上記窒化シリコンの層の上に形成され、上記窒化シリコンの層よりも厚い厚みを有する二酸化シリコンの頂層と、を備え」る構造に相当する。 (ウ)刊行物発明1の「第四のシリコン酸化膜107C」は、「前記第三のシリコン酸化膜107A及び前記シリコン窒化膜107Bが順に形成された後、形成されたものである」から、「第四のシリコン酸化膜107C」を形成する工程と、「第三のシリコン酸化膜107A」を形成する工程とが別の工程であることは明らかである。よって、刊行物発明1の「前記第四のシリコン酸化膜107Cは、前記第三のシリコン酸化膜107A及び前記シリコン窒化膜107Bが順に形成された後、形成されたものである」構造は、補正発明の「上記二酸化シリコンの底層とは別に形成された二酸化シリコンの頂層である」構造に相当する。よって、補正発明と刊行物発明1とは、「不揮発性メモリセル内の制御ゲートから浮遊ゲートを絶縁するための誘電性絶縁用複合体であって、上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、上記二酸化シリコンの底層の上に形成され、上記二酸化シリコンの底層よりも薄い厚みを有する窒化シリコンの層と、上記窒化シリコンの層の上に形成され、上記窒化シリコンの層よりも厚い厚みを有する二酸化シリコンの頂層と、を備え、上記二酸化シリコンの頂層は、上記二酸化シリコンの底層とは別に形成された二酸化シリコンの頂層であることを特徴とする誘電性絶縁用複合体。」である点で一致し、以下の2点で相違する。〈相違点1〉補正発明は、「上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含」むものであるのに対して、刊行物発明1は、「第四のシリコン酸化膜107C」又は「第三のシリコン酸化膜107A」がそのようにして形成されたものではない点。〈相違点2〉補正発明は、「上記二酸化シリコンの頂層は、上記二酸化シリコンの頂層におけるピンホールが上記二酸化シリコンの底層におけるピンホールと整列しない」ものであるのに対し、刊行物発明1は、「第四のシリコン酸化膜107C」及び「第三のシリコン酸化膜107A」のピンホールについて特定されていない点。 (4-4)相違点の検討以下、各相違点について検討する。〈相違点1について〉 (ア)刊行物2には、「本発明は、EEPROM等の不揮発性半導体記憶装置の製造方法に関する。」(第3頁左下欄第7行ないし第8行)、「ところが、高集積化が進むとセルトランジスタ部の層間絶縁膜は特性との兼ね合いで薄膜化せねばならず、層間絶縁膜となるシリコン酸化膜の薄膜化は耐圧上限界をむかえつつある。このため、シリコン酸化膜-シリコン窒化膜-シリコン酸化膜という構造の層間絶縁膜が用いられようとしている。この構造にすればシリコン酸化膜のみで構成する場合よりも耐圧性を向上させることができるという利点がある。」(第3頁右下欄第17行ないし第4頁左上欄第5行)、「次に、例えば熱酸化によりポリシリコン膜6を酸化して膜厚が例えば150?300Åのシリコン酸化膜7を形成する(第1図(2a)、(2b)、(2c)、(2d))。次に、例えばCVD法により全面にSi_(3)N_(4)を堆積して膜厚が例えば50?200Åのシリコン窒化膜8を形成する(第1図(3a)、(3b)、(3c)、(3d))。」(第5頁右下欄第13行ないし第20行)及び「セルトランジスタ部1の制御電極と蓄積電極間の層間絶縁膜をシリコン酸化膜7、シリコン窒化膜8及びシリコン酸化膜10aで容易にかつ安定に形成することができる」(第6頁左下欄第12行ないし第17行)と記載されていることから、刊行物2には、「制御電極」と「蓄積電極」との間の「層間絶縁膜」が、「シリコン酸化膜7」、「シリコン窒化膜8」及び「シリコン酸化膜10a」を下から順に積層したものであって、「シリコン酸化膜7」が、「熱酸化」により形成されたものである、「EEPROM」が記載されており、さらに、「層間絶縁膜」の耐圧を向上させることが望ましいことも記載されている。そして、刊行物2に記載された「制御電極」、「蓄積電極」、「層間絶縁膜」、「シリコン酸化膜7」、「シリコン窒化膜8」、「シリコン酸化膜10a」及び「EEPROM」は、それぞれ補正発明の「制御ゲート」、「浮遊ゲート」、「誘電性絶縁用複合体」、「二酸化シリコンの底層」、「窒化シリコンの層」、「二酸化シリコンの頂層」及び「不揮発性メモリセル」に相当する。 (イ)刊行物3には、「図3,4に基づき、本実施例のEPROM20の製造方法について説明する。」(0016段落)、「フローティングゲートに注入される電子のリークを防止してチャージリテンション(Chaｒge Reｔenｔiｏn)を向上させるために、フローティングゲートとコントロールゲートとの間に積層される中間絶縁層を、絶縁性および成膜性に優れたONO膜(SiO_(2)/SiN/SiO_(2))で構成するなどの工夫が成されている。中間絶縁層を通してのリークは、中間絶縁層をONO膜などで構成することにより低減することができるが、フローティングゲートの側部からのリークが問題となっている。」(0002段落)、及び「中間絶縁層10をONO膜とした場合には、下層の酸化膜が熱酸化法などで約10?20nm形成され、中間の窒化シリコン膜がCVD法で約8?14nm程度形成され、上層の酸化膜がCVD法で30?40nm程度形成される。」(0018段落)と記載されていることから、刊行物3には、「フローティングゲート」と「コントロールゲート」との間の「中間絶縁層」が、「下層の酸化膜」、「中間の窒化シリコン膜」及び「上層の酸化膜」を下から順に積層したものであって、「下層のシリコン酸化膜」が熱酸化法によって形成されたものである、「EPROM20」が記載されており、さらに、「中間絶縁層」のリークを防止することが望ましいことも記載されている。そして、刊行物3に記載された「コントロールゲート」、「フローティングゲート」、「中間絶縁層」、「下層の酸化膜」、「中間の窒化シリコン膜」、「上層の酸化膜」及び「EPROM20」は、それぞれ補正発明の「制御ゲート」、「浮遊ゲート」、「誘電性絶縁用複合体」、「二酸化シリコンの底層」、「窒化シリコンの層」、「二酸化シリコンの頂層」及び「不揮発性メモリセル」に相当する。 (ウ)一方、熱酸化により二酸化シリコンの層を形成する方法として、N_(2)O中でシリコン材料を熱処理すること、及び、それにより耐圧の高い二酸化シリコンを作成できることは、以下の周知文献1及び2に記載されるように本願出願前に周知の技術である。 (エ)周知文献1.W. Ting, G. Q. Lo, j. Ahn et al. MOS Characteristics of Ultrathin SiO_(2) Prepared by Oxidizing Si in N_(2)O, IEEE ELECTRON DEVICE LETTERS, VOL.12, NO.8 ,AUGUST 1991, P.416 - 418 には、N_(2)O中でSiを酸化して形成した酸化物は、チャージ対ブレークダウン特性、及び時間対ブレークダウン特性において、O_(2)中で成長された酸化膜に比較して、改善された特性を有することが記載されている。「概要-N_(2)O中でSiを酸化して形成された超薄膜であるゲート酸化膜のMOS特性が研究されている。比較例であるO_(2)中で成長された酸化膜と比べて、N_(2)O酸化膜は、著しく改善された、ホット・キャリアからのストレスの下でのチャージ・トラップ耐性及び界面状態の生成をしめす。さらに、チャージ対ブレークダウン特性、及び時間対ブレークダウン特性も大幅に改善される。」(第416頁左欄第1行ないし6行の訳文) (オ)周知文献2.Hyunsang Hwang, Wenchi Ting, Bikas Maiti et al. Electrical characteristics of ultrathin oxynitride gate dielectric prepared by rapid thermal oxidation of Si in N_(2)O APPLIED PHYSICS LETTERS, VOL.57, ISSUE 10, 1990, P.1010 - 1011 には、N_(2)O雰囲気を用いて成長させたゲート誘電体は、O_(2)中で急速熱処理により成長した従来の酸化物と比較して、大きなチャージ対ブレークダウン特性を示すことが記載されている。「この論文は、N_(2)O(亜酸化窒素)雰囲気を使用して、高品質で極薄の(?60Å)ゲート誘電体を、N_(2)O(亜酸化窒素)雰囲気を使用して成長する、固有の過程を提案する。O_(2)中で急速熱処理により成長した従来の酸化物と比較して、この新規な酸窒化物誘電体は、非常に大きなチャージ対ブレークダウン特性(+50mA/cm^(2)において、従来の熱酸化の比較例が95C/cm^(2)であるのに対し、酸窒化では850C/cm^(2))、及び定電流ストレスにおけるより少ないチャージ・トラップ特性を示す。」(第1010頁第6行ないし第10行の訳文) (カ)そして、刊行物発明1と、刊行物2及び3に記載された発明とは、不揮発性メモリセルの制御ゲートと浮遊ゲートとの間の誘電性絶縁用複合体を構成する二酸化シリコンの底層、窒化シリコンの層、二酸化シリコンの頂層に関するものである点で、共通の技術分野に属するものであるから、刊行物発明1に、刊行物2及び3に記載された発明を適用し、「第三のシリコン酸化膜107A」の製造方法として、CVD法に換えて熱成長を用いることは、当業者が容易になし得た公知技術による置換にすぎず、また、その際、誘電性絶縁用複合体は高耐圧であることが望ましいものであるから、上記周知技術に基づき、熱成長の雰囲気としてN_(2)Oを選択することは、当業者が適宜なし得た単なる設計事項にすぎない。よって、刊行物発明1に刊行物2及び3に記載された発明を適用し、補正発明の如く、「上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含」むものとすることは、当業者が容易になし得たことである。〈相違点2について〉 (ア)本願の願書に添付した明細書及び図面の、発明の詳細な説明には、「二酸化シリコンの頂層」及び「二酸化シリコンの底層」の「ピンホール」が整列しない構造を形成する方法について、「図2及び3に示すように、酸化物の頂層16をその下の層とは別に形成させることによって、一般的に酸化物の底層12及び頂層16内に存在するピンホール22が互いに整列しなくなる。その結果、浮遊ゲート20からの電荷漏洩が効果的に妨害される。」(0011段落)、及び「図3に示すように、酸化物の頂層16を酸化物の底層12とは別に形成させることによって、一般的に酸化物の頂層16及び底層12内のピンホール22は互いに整列しなくなる。その結果、浮遊ゲート18からの電荷漏洩が効果的に妨害されるようになる。」(0012段落)と記載されているのみである。してみると、「二酸化シリコンの頂層」及び「二酸化シリコンの底層」を別に形成させれば、両者の「ピンホール」は整列しないものと認められる。 (イ)そして、刊行物発明1において、「第四のシリコン酸化膜107C」は、「前記第三のシリコン酸化膜107A及び前記シリコン窒化膜107Bが順に形成された後、形成されたものであ」り、「第三のシリコン酸化膜107A」とは別に形成されたものであるから、「第四のシリコン酸化膜107C」におけるピンホールは、「第三のシリコン酸化膜107A」におけるピンホールと整列しないものと認められ、刊行物発明1は、補正発明の如く、「上記二酸化シリコンの頂層は、上記二酸化シリコンの頂層におけるピンホールが上記二酸化シリコンの底層におけるピンホールと整列しない」構造を有するものと認められる。したがって、前記相違点2は実質的なものではない。したがって、補正発明は、刊行物1ないし刊行物3に記載された発明と、周知技術に基づいて当業者が容易に発明をすることができたものであり、特許法第29条第2項の規定により特許を受けることができないものであるから、補正発明は、特許出願の際独立して特許を受けることができないものである。 (5)まとめよって、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 3.本願発明平成19年5月30日付けの手続補正は上記のとおり却下されたので、本願の請求項1ないし5に係る発明は、平成18年3月31日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし5に記載された事項により特定されるものであり、その請求項1に係る発明(以下、「本願発明」という。)は、その請求項1に記載されている事項により特定される以下のとおりのものである。「【請求項1】非揮発性メモリセル内の制御ゲートから浮遊ゲートを絶縁するための誘電性絶縁用複合体であって、上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、上記二酸化シリコンの底層の上に形成され、上記二酸化シリコンの底層よりも薄い厚みを有する窒化シリコンの層と、上記窒化シリコンの層の上に形成され、上記窒化シリコンの層よりも厚い厚みを有する二酸化シリコンの頂層と、を備え、上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする誘電性絶縁用複合体。」 4.刊行物に記載された発明刊行物1に記載される事項及び発明は、前記2.(4)(4-2)(4-2-1)の「刊行物1:特開平5-304300号公報」に記載したとおりであり、刊行物2に記載される事項は、前記2.(4)(4-2)(4-2-2)の「刊行物2:特開平4-85882号公報」に記載したとおりであり、刊行物3に記載される事項は、前記2.(4)(4-2)(4-2-3)の「刊行物3:特開平6-61504号公報」に記載したとおりである。 5.当審の判断 (1)対比本願発明と刊行物発明2とを対比する。 (ア)刊行物1の0009段落には、「EEPROM」について「図1は、第一の実施例の不揮発性半導体記憶装置、特に、EEPROMの概略断面図である。」と記載されており、図1には、「チャネル領域104」、「逆導電型のソース領域102」、「逆導電型のドレイン領域103」、「第一のゲート絶縁膜105」、「浮遊ゲート電極106」、「第二のゲート絶縁膜107」及び「制御ゲート電極108」からなる構造が図示されていることから、刊行物1に記載された「EEPROM」は、メモリセルの部分の構造を意味すると解される。よって、刊行物発明2の「EEPROM」は、本願発明の「非揮発性メモリセル」に相当する。そして、刊行物発明2の「第二のゲート絶縁膜107」、「第三のシリコン酸化膜107A」、「第二のシリコン窒化膜107B」及び「第四のシリコン酸化膜107C」は、本願発明の「誘電性絶縁用複合体」、「二酸化シリコンの底層」、「窒化シリコンの層」及び「二酸化シリコンの頂層」にそれぞれ相当する。 (イ)刊行物発明2の「第三のシリコン酸化膜107A」の厚さは100オングストロ-ムであり、「第二のシリコン窒化膜107B」の厚さは70オングストロ-ムであり、さらに、「第四のシリコン酸化膜107C」は80オングストロ-ムであるから、刊行物発明2において、「第二のシリコン窒化膜107B」が「第三のシリコン酸化膜107A」よりも薄い厚みを有し、「第四のシリコン酸化膜107C」が「第二のシリコン窒化膜107B」よりも厚い厚みを有することは明らかである。よって、刊行物発明2の「前記浮遊ゲート106の上に形成されている100オングストロ-ムの厚さの第三のシリコン酸化膜107Aと、前記第三のシリコン酸化膜107Aの上に形成され、70オングストロ-ムの厚さの第二のシリコン窒化膜107Bと、前記第二のシリコン窒化膜107Bの上に形成され、80オングストロ-ムの厚さの第四のシリコン酸化膜107Cと、を備え」る構造は、本願発明の「上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、上記二酸化シリコンの底層の上に形成され、上記二酸化シリコンの底層よりも薄い厚みを有する窒化シリコンの層と、上記窒化シリコンの層の上に形成され、上記窒化シリコンの層よりも厚い厚みを有する二酸化シリコンの頂層と、を備え」る構造に相当する。よって、本願発明と刊行物発明2とは、「非揮発性メモリセル内の制御ゲートから浮遊ゲートを絶縁するための誘電性絶縁用複合体であって、上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、上記二酸化シリコンの底層の上に形成され、上記二酸化シリコンの底層よりも薄い厚みを有する窒化シリコンの層と、上記窒化シリコンの層の上に形成され、上記窒化シリコンの層よりも厚い厚みを有する二酸化シリコンの頂層と、を備えたことを特徴とする誘電性絶縁用複合体。」である点で一致し、以下の点で相違する。〈相違点1〉本願発明は、「上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含」むものであるのに対して、刊行物発明2は、「第四のシリコン酸化膜107C」又は「第三のシリコン酸化膜107A」がそのようにして形成されたものではない点。 (2)相違点の検討以下、相違点について検討する。〈相違点1について〉 (ア)刊行物2には、「本発明は、EEPROM等の不揮発性半導体記憶装置の製造方法に関する。」(第3頁左下欄第7行ないし第8行)、「ところが、高集積化が進むとセルトランジスタ部の層間絶縁膜は特性との兼ね合いで薄膜化せねばならず、層間絶縁膜となるシリコン酸化膜の薄膜化は耐圧上限界をむかえつつある。このため、シリコン酸化膜-シリコン窒化膜-シリコン酸化膜という構造の層間絶縁膜が用いられようとしている。この構造にすればシリコン酸化膜のみで構成する場合よりも耐圧性を向上させることができるという利点がある。」(第3頁右下欄第17行ないし第4頁左上欄第5行)、「次に、例えば熱酸化によりポリシリコン膜6を酸化して膜厚が例えば150?300Åのシリコン酸化膜7を形成する(第1図(2a)、(2b)、(2c)、(2d))。次に、例えばCVD法により全面にSi_(3)N_(4)を堆積して膜厚が例えば50?200Åのシリコン窒化膜8を形成する(第1図(3a)、(3b)、(3c)、(3d))。」(第5頁右下欄第13行ないし第20行)及び「セルトランジスタ部1の制御電極と蓄積電極間の層間絶縁膜をシリコン酸化膜7、シリコン窒化膜8及びシリコン酸化膜10aで容易にかつ安定に形成することができる」(第6頁左下欄第12行ないし第17行)と記載されていることから、刊行物2には、「制御電極」と「蓄積電極」との間の「層間絶縁膜」が、「シリコン酸化膜7」、「シリコン窒化膜8」及び「シリコン酸化膜10a」を下から順に積層したものであって、「シリコン酸化膜7」が、「熱酸化」により形成されたものである、「EEPROM」が記載されており、さらに、「層間絶縁膜」の耐圧を向上させることが望ましいことも記載されている。そして、刊行物2に記載された「制御電極」、「蓄積電極」、「層間絶縁膜」、「シリコン酸化膜7」、「シリコン窒化膜8」、「シリコン酸化膜10a」及び「EEPROM」は、それぞれ本願発明の「制御ゲート」、「浮遊ゲート」、「誘電性絶縁用複合体」、「二酸化シリコンの底層」、「窒化シリコンの層」、「二酸化シリコンの頂層」及び「非揮発性メモリセル」に相当する。 (イ)刊行物3には、「図3,4に基づき、本実施例のEPROM20の製造方法について説明する。」(0016段落)、「フローティングゲートに注入される電子のリークを防止してチャージリテンション(Chaｒge Reｔenｔiｏn)を向上させるために、フローティングゲートとコントロールゲートとの間に積層される中間絶縁層を、絶縁性および成膜性に優れたONO膜(SiO_(2)/SiN/SiO_(2))で構成するなどの工夫が成されている。中間絶縁層を通してのリークは、中間絶縁層をONO膜などで構成することにより低減することができるが、フローティングゲートの側部からのリークが問題となっている。」(0002段落)、及び「中間絶縁層10をONO膜とした場合には、下層の酸化膜が熱酸化法などで約10?20nm形成され、中間の窒化シリコン膜がCVD法で約8?14nm程度形成され、上層の酸化膜がCVD法で30?40nm程度形成される。」(0018段落)と記載されていることから、刊行物3には、「フローティングゲート」と「コントロールゲート」との間の「中間絶縁層」が、「下層の酸化膜」、「中間の窒化シリコン膜」及び「上層の酸化膜」を下から順に積層したものであって、「下層のシリコン酸化膜」が熱酸化法によって形成されたものである、「EPROM20」が記載されており、さらに、「中間絶縁層」のリークを防止することが望ましいことも記載されている。そして、刊行物3に記載された「コントロールゲート」、「フローティングゲート」、「中間絶縁層」、「下層の酸化膜」、「中間の窒化シリコン膜」、「上層の酸化膜」及び「EPROM20」は、それぞれ本願発明の「制御ゲート」、「浮遊ゲート」、「誘電性絶縁用複合体」、「二酸化シリコンの底層」、「窒化シリコンの層」、「二酸化シリコンの頂層」及び「非揮発性メモリセル」に相当する。 (ウ)一方、熱酸化により二酸化シリコンの層を形成する方法として、N_(2)O中でシリコン材料を熱処理すること、及び、それにより耐圧の高い二酸化シリコンを作成できることは、前記2.(4-4)〈相違点1について〉の(エ)及び(オ)においてあげた前記周知文献1及び2に記載されるように本願出願前に周知の技術である。 (エ)そして、刊行物発明2と、刊行物2及び3に記載された発明とは、不揮発性メモリセルの制御ゲートと浮遊ゲートとの間の誘電性絶縁用複合体を構成する二酸化シリコンの底層、窒化シリコンの層、二酸化シリコンの頂層に関するものである点で、共通の技術分野に属するものであるから、刊行物発明2に、刊行物2及び3に記載された発明を適用し、「第三のシリコン酸化膜107A」の製造方法として、CVD法に換えて熱成長を用いることは、当業者が容易になし得た公知技術による置換にすぎず、また、その際、誘電性絶縁用複合体は高耐圧であることが望ましいものであるから、上記周知技術に基づき、熱成長の雰囲気としてN_(2)Oを選択することは、当業者が適宜なし得た単なる設計事項にすぎない。よって、刊行物発明2に刊行物2及び3に記載された発明を適用し、本願発明の如く、「上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、N_(2)Oの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含」むものとすることは、当業者が容易になし得たことである。したがって、本願発明は、刊行物1ないし3に記載された発明と、周知技術に基づいて当業者が容易に発明をすることができたものであり、特許法第29条第2項の規定により特許を受けることができないものである。 6.むすび以上のとおりであるから、本願は、他の請求項について検討するまでもなく拒絶されるべきものである。よって、結論のとおり審決する。
審理終結日	2008-10-22
結審通知日	2008-10-27
審決日	2008-11-07
出願番号	特願平6-247455
審決分類	P 1 8・ 575- Z (H01L) P 1 8・ 572- Z (H01L) P 1 8・ 121- Z (H01L)
最終処分	不成立
前審関与審査官	井原純
特許庁審判長	河合章
特許庁審判官	近藤幸浩棚田一也
発明の名称	ポリ間複合体とその製造方法
代理人	竹内英人
代理人	小川信夫
代理人	中村稔
代理人	宍戸嘉一
代理人	大塚文昭

プライバシーポリシーセキュリティーポリシー運営会社概要サービスに関しての問い合わせ