ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 G06K |
|---|---|
| 管理番号 | 1198483 |
| 審判番号 | 不服2006-25790 |
| 総通号数 | 115 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2009-07-31 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2006-11-16 |
| 確定日 | 2009-06-11 |
| 事件の表示 | 平成 9年特許願第358977号「ICカード用LSIおよびその使用方法」拒絶査定不服審判事件〔平成11年 7月13日出願公開、特開平11-191149〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯・本願発明 本願は、平成9年12月26日の出願であって、平成16年6月15日付けで手続補正がなされ、平成18年3月10日付けで拒絶理由通知がなされ、同年5月12日付けで手続補正がなされたが、同年10月5日付けで拒絶査定がなされ、これに対し、同年11月16日に審判請求がなされるとともに同年12月14日付けで手続補正がなされたものである。そして、平成19年1月25日付けで審査官から前置報告がなされ、平成20年11月25日付けで当審より審尋がなされ、平成21年1月23日付けで回答書が提出されたものである。 そして、特許請求の範囲の請求項1に係る発明(以下、「本願発明」という。)は、平成18年12月14日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1に記載された以下のとおりのものと認める。 「外部とデータの授受を行うインターフェイス手段と、 外部から入力されたまたは内部で生成された乱数データに、認証データ生成用ファイルによる認証データ生成処理を施すことにより、認証データを生成する認証データ生成手段と、 前記認証データ生成用ファイルを記憶し、かつ、前記認証データ生成用ファイルの電気的な書き換えが可能な不揮発性記憶手段とを備え、 前記認証データ生成手段が、論理回路により構成された、前記認証データ生成用ファイルに従って前記認証データ生成処理を制御する制御ロジック部を有する ことを特徴とするICカード用LSI。」 2.引用文献 原査定の拒絶の理由に引用された特開平5-250326号公報(以下、「引用文献」という。)には、図面とともに次の事項が記載されている。(備考:下線は当審で便宜上付与したものである。) (ア)「【0010】 【実施例】以下、この発明の実施例を添付図面に基づいて説明する。図1はこの発明で使用されるICカードの機能的構成の一例を示す。図において、ICカード13はCPU1、入出力制御回路(以下UART)2、RAM3、ROM4、データメモリ5、内部バス6を備えている。UART2はI/O端子7でのデータの入出力制御をする。RAM3はCPU1で計算等に使用されるデータの一時記憶のためのメモリである。ROM4はCPU1を駆動させるためのプログラムが格納される読み出し専用のメモリである。データメモリ5はこの発明では、認証コード(IDコード)、認証コードテーブル、暗号化アルゴリズム、および一般的なデータ等を格納するためのメモリである。このデータメモリ5は通常、EEPROMからなる。・・・(中略)・・・ 【0011】このICカード13のハードウェアの構造は従来のものと何等変わりなく、データメモリ5が他の部分と一体になったワンチップ構造のものと、他の部分と分離されたマルチチップ構造のものとがある。動作は、カード外部からI/O端子7、UART2、バス6を介して命令が与えられると、この命令に基づいてCPU1がROM4に格納されたプログラムに従って処理を行う。そしてその処理結果は、命令とは逆経路でカード外部へ出力される。この発明の認証作業(照合作業)についても同様に行われる。 【0012】図2はこの発明の第1実施例で使用されるICカードと端末機からなるシステムの機能的構成を示すブロック図である。図2においてICカード13は図1に示したものである。ICカード13のデータメモリ5の内部には様々なデータが格納されている。領域5-aには乱数発生アルゴリズム(Rm)、領域5-bには暗号化アルゴリズム(f1)、領域5-cには乱数発生アルゴリズム(Rm)によって発生する乱数(R)、領域5-dには暗号化アルゴリズム(f1)に使用されるシステムキー(S)、領域5-eには認証を行うための複数の認証コード(A、B、C・・・)とこれらのそれぞれに割り当てられ時間情報(TA、TB、TC・・・)の関係を示すテーブルがそれぞれ格納されている。また領域5-fは一般のアプリケーション等に使用されるデータ領域である。認証コード(A、B、C・・・)が格納された領域5-eの構成は図3に拡大して示した。テーブルはTIME72およびKEY73から構成されており、KEY73の個々の認証コード(A、B、C・・・)には、TIME72の時間情報(TA、TB、TC・・・)がそれぞれ割り付けられている。そして認証コードをKEYとして、対応する時間情報が割り出される。」 (イ)「【0015】以下に図2?図5に従ってこの発明の第1実施例の動作を説明する。この第1実施例における認証方法を概略的に説明すると、まず、ICカード13側で乱数(R)を発生させてこれを端末機27側へ送る。端末機27側では認証の目的の認証コード(KEY)と暗号化のためのシステムキー(S)を利用して暗号化アルゴリズム、例えば暗号化アルゴリズム(f′1)の関数に基づいて暗号化された認証データf′1(R、S、KEY)を作り出し、ICカード13側へ認証のためのデータとして送り返す。なお、ここでの認証コード(KEY)は必ずしも実際の認証コードそのものである必要はなく、図面ではA、B、C・・・として示した。ICカード13側は、ICカード13自身がデータメモリ5の領域5-eに格納している認証コード(KEY)および、領域5-dに格納しているシステムキー(S)から端末機27の暗号化アルゴリズム(f′1)と同様の暗号化アルゴリズム(f1)の関数に基づいて暗号化されたデータf1(R、S、KEY)を同様に作り出し、送られてきた暗号化されたデータすなわち認証データf′1(R、S、KEY)と照合する。」 (ウ)「【0029】一般的にICカードはROM容量、RAM容量、データメモリ等のリソースに制限があり、暗号化アルゴリズム(f′1、g′1)等のプログラムがICカード側に収めることができない場合もある。また、アプリケーションによっては複数の暗号化アルゴリズムを条件によって使い分けする場合もある。このような場合を想定してこの発明の第4実施例では、この問題を解決できるように、例えば認証作業の前に暗号化アルゴリズムを端末機27からICカード13へロードするようにした。 ・・・(中略)・・・ 【0031】この実施例では、ICカード13から乱数(R)を発生した後(ステップ142)、端末機27側からICカード13へ暗号化アルゴリズム(f′1)(g′1)を送信し(ステップ143)する。ICカード13ではRAM3の領域3-aおよび3-b、もしくはデータメモリ5の空き領域5-iおよび5-jにこれらの暗号化アルゴリズム(f′1)(g′1)をロードする(ステップ144)。そしてその後、上記実施例で行われている認証処理(作業)を行うようにした(ステップ145)。なお、認証処理の前に暗号化アルゴリズムを端末機側からICカード側へ送信することは、上記各実施例に適用可能である。」 (エ)「【0039】なお上記各実施例の説明において、ICカード側および端末機側のいずれかを限定して説明した事項は、ICカード側および端末機側の限定を逆にしても同様の認証を行うことができる。例えば乱数発生はICカード側で行っているが、端末機側で行ってもよい。」 ここで、(ア)の段落【0011】における記載「このICカード13のハードウェアの構造は従来のものと何等変わりなく、データメモリ5が他の部分と一体になったワンチップ構造のものと、他の部分と分離されたマルチチップ構造のものとがある。」からすると、引用文献には、ICカード用チップの構造について記載されていると解される。 (ア)の段落【0010】における記載「図において、ICカード13はCPU1、入出力制御回路(以下UART)2、RAM3、ROM4、データメモリ5、内部バス6を備えている。UART2はI/O端子7でのデータの入出力制御をする。」からすると、前記ICカード用チップは、外部とデータの授受を行う入出力制御回路を有すると解される。 (ア)の段落【0010】における記載「このデータメモリ5は通常、EEPROMからなる。」、(ア)の段落【0012】における記載「ICカード13のデータメモリ5の内部には様々なデータが格納されている。・・・(中略)・・・ 領域5-bには暗号化アルゴリズム(f1)、・・・(中略)・・・ がそれぞれ格納されている。」、(イ)の段落【0015】における記載「・・・(中略)・・・ ICカード13側で乱数(R)を発生させてこれを端末機27側へ送る。・・・(中略)・・・ICカード13側は、ICカード13自身がデータメモリ5の領域5-eに格納している認証コード(KEY)および、領域5-dに格納しているシステムキー(S)から端末機27の暗号化アルゴリズム(f′1)と同様の暗号化アルゴリズム(f1)の関数に基づいて暗号化されたデータf1(R、S、KEY)を同様に作り出し、送られてきた暗号化されたデータすなわち認証データf′1(R、S、KEY)と照合する。」、及び(エ)の段落【0039】における記載「・・・(中略)・・・ 例えば乱数発生はICカード側で行っているが、端末機側で行ってもよい。」からすると、前記ICカード用チップ上のCPUとEEPROMに格納された暗号化アルゴリズムの関数と、から構成される手段(以下、「認証データ作成手段」と言う。)は、端末機側から入力されたまたは内部で生成された乱数に対して、前記暗号化アルゴリズムの関数に従って前記CPUが認証データ作成処理を制御することで、前記暗号化アルゴリズムの関数による認証データ作成処理を施すことにより、認証データを作成する機能を提供すると解される。 なお、CPUが論理回路によって構成される制御ユニットであること、及びEEPROMが電気的に書き換えが可能な不揮発性メモリを意味することは、当業者にとって自明の事項である。 そして、(ウ)の段落【0029】における記載「また、アプリケーションによっては複数の暗号化アルゴリズムを条件によって使い分けする場合もある。このような場合を想定してこの発明の第4実施例では、この問題を解決できるように、例えば認証作業の前に暗号化アルゴリズムを端末機27からICカード13へロードするようにした。」、及び(ウ)の段落【0031】における記載「端末機27側からICカード13へ暗号化アルゴリズム(f′1)(g′1)を送信し(ステップ143)する。ICカード13では・・・(中略)・・・データメモリ5の空き領域5-iおよび5-jにこれらの暗号化アルゴリズム(f′1)(g′1)をロードする(ステップ144)。」からすると、暗号化アルゴリズムの関数を端末機側から前記EEPROMにロードすることを可能としていると解される。 よって、(ア)?(ウ)における記載及びその関連する図面からすると、引用文献には、以下の発明(以下「引用発明」という)が記載されていると認められる。 外部とデータの授受を行う入出力制御回路と、 端末機側から入力されたまたは内部で生成された乱数に、暗号化アルゴリズムの関数による認証データ作成処理を施すことにより、認証データを作成する認証データ作成手段と、 前記暗号化アルゴリズムの関数を記憶し、かつ、外部から前記暗号化アルゴリズムの関数の電気的なロードが可能な、電気的に書き換え可能な不揮発性メモリであるEEPROMとを備え、 前記認証データ作成手段は、論理回路により構成された制御ユニットであるCPUとEEPROMに格納された暗号化アルゴリズムの関数とから構成され、前記CPUは、前記暗号化アルゴリズムの関数に従って前記認証データ作成処理を制御する ことを特徴とするICカード用チップ。 3.対比 ここで、本願発明と引用発明とを比較する。 引用発明の「入出力制御回路」、「端末機側」、「乱数」、「EEPROM」、「認証データ作成」、及び「ICカード用チップ」は、それぞれ、本願発明の「インターフェイス手段」、「外部」、「乱数データ」、「不揮発性記憶手段」、「認証データ生成」、及び「ICカード用LSI」に相当する。 引用発明の「暗号化アルゴリズムの関数」は、EEPROMに格納されたモジュールファイルと解されるから、本願発明の「認証データ生成用ファイル」に相当する。 引用発明の「CPU」は、論理回路により構成された制御ユニットであって、前記暗号化アルゴリズムの関数に従って認証データ作成処理を制御することから、本願発明の「制御ロジック部」に相当する。 そして、引用発明の「認証データ作成手段」は、CPUとEEPROMに格納された暗号化アルゴリズムの関数とから構成された手段であるから、前記「認証データ作成手段」はCPUを有すると解され、引用発明の「認証データ作成手段」は、本願発明の「認証データ生成手段」に相当する。 そして、引用発明における「ロード」と、本願発明における「書き換え」とは、ともに、書き込む点で共通する。 以上から、本願発明と引用発明とは、以下の点で一致し、また、相違している。 (一致点) 外部とデータの授受を行うインターフェイス手段と、 外部から入力されたまたは内部で生成された乱数データに、認証データ生成用ファイルによる認証データ生成処理を施すことにより、認証データを生成する認証データ生成手段と、 前記認証データ生成用ファイルを記憶し、かつ、前記認証データ生成用ファイルの電気的な書き込みが可能な不揮発性記憶手段とを備え、 前記認証データ生成手段が、論理回路により構成された、前記認証データ生成用ファイルに従って前記認証データ生成処理を制御する制御ロジック部を有する ことを特徴とするICカード用LSI。 (相違点) 本願発明は、「認証データ生成用ファイルの電気的な書き換えが可能な不揮発性記憶手段」を有するのに対して、引用発明は「暗号化アルゴリズムの関数の電気的なロードが可能な、電気的に書き換え可能な不揮発性メモリであるEEPROM」を有する点。 4.判断 相違点について検討する。 本願出願の出願の日の前の昭和63年8月26日に頒布された刊行物である、特開昭63-206852号公報に、 「本発明は、シングルチップLSIに搭載するプログラム格納用ROMを書き換え可能ROMとし、ユーザが任意にその内容を書き換えできるようにしたシングルチップLSIを提供することを目的とする。」(2頁右上欄13行目?17行目。)、 「同図において、シングルチップLSI1はICカード用LSIであり、」(2頁右下欄2行目?3行目。)、 「第2図はプログラム格納用E^(2)PROMにホストコンピュータから転送されるプログラムを書き込んで書き換えを行う構成を示すブロック図であって、8はシングルチップLSI1のパス、9はホストコンピュータ、第1図と同一符号は同一部分に対応する。」(2頁右下欄20行目?3頁左上欄5行目。)と記載されているように、ICカード用LSIに搭載する電気的に書き換え可能な不揮発性メモリであるEEPROMに、プログラムファイルの電気的な書き換えを可能とする構成は、当業者にとって周知の技術である。 してみると、引用発明の「ICカード用チップ」に、前記周知の技術を適用することで、引用発明が、暗号化アルゴリズムの関数の電気的な書き換えが可能なEEPROMを有するように構成することは、当業者であれば、容易に想到し得たことである。 よって、相違点は格別のものではない。 上記で検討したごとく、相違点は格別のものではなく、そして、本願発明の構成によってもたらされる効果も、当業者であれば当然に予測可能なものに過ぎず格別なものとは認められない。 したがって、本願発明は、引用文献に記載された発明及び前記周知技術に基づいて、容易に発明できたものである。 5.請求人の主張について 請求人は、平成18年12月28日付け手続補正書(方式)で補正された「請求の理由」において、 「平成18年12月14日の手続補正書における特許請求の範囲の請求項1?12に係る本願発明は、請求項1に記載された『認証データ生成用ファイルに従って認証データ生成処理を制御する、論理回路により構成された制御ロジック部を備えた認証データ生成手段を有する』という構成を特徴としています。このような構成を備えることによって、認証データ生成処理以外のデータ処理の実行も担うCPUが認証データ生成処理の制御も実行する場合に比べ、複雑な認証データの生成処理を安定的に実行することができ、また、複雑な認証データ生成処理の実行を制御するCPUをICカード用LSIに内蔵させることも不要となります。この結果、動作信頼性の高いICカード用LSIを低価格で提供することが可能となります。」(4頁1行目?9行目。)と主張する。 しかしながら、特許請求の範囲の請求項1には、認証データ生成手段が、「論理回路により構成された、前記認証データ生成用ファイルに従って前記認証データ生成処理を制御する制御ロジック部」を有すると記載されているに過ぎず、論理回路により構成された制御ユニットであるCPUを制御ロジック部とすることを排除するものではなく、請求人の前記主張は、前記請求項1の記載に基づくものではない。 よって、請求人の前記主張を採用することはできない。 6.むすび 以上のとおり、本願発明は、引用発明及び周知技術に基いて、当業者が容易に発明することができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 よって、結論のとおり審決する。 |
| 審理終結日 | 2009-04-08 |
| 結審通知日 | 2009-04-14 |
| 審決日 | 2009-04-27 |
| 出願番号 | 特願平9-358977 |
| 審決分類 |
P
1
8・
121-
Z
(G06K)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 大塚 良平 |
| 特許庁審判長 |
赤川 誠一 |
| 特許庁審判官 |
石田 信行 冨吉 伸弥 |
| 発明の名称 | ICカード用LSIおよびその使用方法 |
| 代理人 | 山形 洋一 |
| 代理人 | 篠原 昌彦 |
| 代理人 | 前田 実 |