• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 G02F
審判 査定不服 2項進歩性 特許、登録しない。 G02F
管理番号 1199843
審判番号 不服2007-26176  
総通号数 116 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2009-08-28 
種別 拒絶査定不服の審決 
審判請求日 2007-09-25 
確定日 2009-06-24 
事件の表示 特願2003-301679「液晶表示装置用アレイ基板の製造方法」拒絶査定不服審判事件〔平成16年 6月10日出願公開、特開2004-163901〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 I.手続の経緯
本願手続の概要は、次のとおりである。
特許出願 平成15年 8月26日
(パリ条約による優先権主張 2002年11月 8日、韓国)
拒絶理由通知書発送 平成18年 9月26日
意見書・手続補正書提出 平成19年 3月26日
拒絶査定謄本送達 平成19年 6月26日
審判請求 平成19年 9月25日
手続補正書提出 平成19年10月24日

II.平成19年10月24日付け手続補正についての補正却下の決定
[I]補正却下の決定の結論
平成19年10月24日付け手続補正を却下する。

[II]理由
1.本件補正の内容
平成19年10月24日付け手続補正(以下、「本件補正」という。)は、本願特許請求の範囲の請求項1を
「【請求項1】基板上にモリブデン合金(Mｏ-allｏｙ)層と銅(Cｕ)を順次蒸着する段階と;
前記モリブデン合金(Mｏ-allｏｙ)と銅(Cｕ)の銅/モリブデン合金(Cｕ/Mｏ-allｏｙ)二重層をパターニングして前記銅/モリブデン合金(Cｕ/Mｏ-allｏｙ)のエッチング液により表面が損傷されない前記基板を露出し、一方向に延びたゲート配線とこれに連結したゲート電極を基板上に形成する段階と;
前記ゲート配線とゲート電極が形成された基板の全面にゲート絶縁膜を形成する段階と;
前記ゲート電極上部のゲート絶縁膜上にアクティブ層とオーミックコンタクト層を積層する段階と;
前記オーミックコンタクト層上に所定間隔離隔されたソース電極及びドレーン電極と、前記ゲート配線と垂直に交差して画素領域を定義するデータ配線を形成する段階と;
前記データ配線とソース及びドレーン電極が形成された基板の全面に前記ドレーン電極の一部を露出するドレーンコンタクトホールを含む保護膜を形成する段階と;
前記ドレーンコンタクトホールを通して前記露出されたドレーン電極と接触しながら前記画素領域に配置する画素電極を形成する段階とを含み、
前記モリブデン合金層は10Å?500Åの厚さを有し、前記銅は500Å?5000
Åの厚さを有することを特徴とする液晶表示装置用アレイ基板の製造方法。」と補正することを含むものであり、特許請求の範囲を減縮するものであると認められるので、以下に、本件補正後の請求項1に係る発明(以下、「本願補正発明」という。)について、独立特許要件の検討を行う。

2.引用例
本願優先権主張日前に頒布された刊行物であって、原査定の拒絶の理由に引用された特開2001-59191号公報(以下、「引用例」という。)には、図とともに次の記載がある。(下線は当審で付与したものである。)

「【0001】
【発明の属する技術分野】本発明は低抵抗の銅を用いた配線を作製するためのエッチング剤およびこれを用いた電子機器用基板の製造方法と電子機器に関する。」

「【0017】
【発明の実施の形態】以下、図面により本発明について詳細に説明するが、本発明はこれらの実施形態例のみに限定されるものではない。
(第一実施形態)図3は、本発明の電子機器用基板の製造方法を液晶表示装置に備えられる薄膜トランジスタ基板の製造方法(第一実施形態の薄膜トランジスタ基板の製造方法)に適用して製造された薄膜トランジスタ基板の例を示す部分断面図である。符号aの部分は薄膜トランジスタ(TFT)部、bの部分はTFTマトリクス外側に位置するソース配線の端子部、cの部分はゲート配線の端子部を示している。なおこれら3つの部分は、この薄膜トランジスタ基板1が備えられる実際の液晶表示装置においては離れた箇所にあり、本来断面図を同時に示せるものではないが、図示の都合上、近接させて図示する。」

「【0022】次に、本発明の第一実施形態の薄膜トランジスタ基板の製造方法を図1乃至図2を用いて説明する。図1乃至図2中、符号aの部分は薄膜トランジスタ(TFT)部、bの部分はTFTマトリクス外側に位置するソース配線の端子部、cの部分はゲート配線の端子部を示している。まず、図1のAに示すように基板2上の全体にわたってスパッタ法を用いてTi膜又はTi合金膜3と、Cｕ膜4とを順に成膜して積層膜を形成する。ついで、薄膜トランジスタ部aに関しては上記積層膜を構成するCｕ膜4上にフォトリソグラフィーにより所定パターンのマスクパターン27を形成した後、ペルオキソ一硫酸一水素カリウム(KHSO_(5))とフッ酸とを含有する水溶液からなるエッチング剤を用いて上記積層膜に一括エッチングを施し、図1のBに示すようなTi膜又はTi合金膜3と銅膜4とからなるゲート電極5を形成する。ここで用いたエッチング剤中のペルオキソ一硫酸一水素カリウムの濃度は、0.08乃至2.0mｏl/lであることが好ましい。また、上記エッチング剤中のペルオキソ一硫酸一水素カリウムに対するフッ酸の濃度が0.05乃至2.0mｏl/lの範囲内になるように調整されていることが、上記積層膜を構成する各金属膜を一回のエッチングにより略同一エッチングレートでエッチングできる点で好ましい。また、上記エッチング剤は、酢酸を含有していることが積層膜へのぬれ性を向上できる点で好ましく、上記エッチング剤中のペルオキソ一硫酸一水素カリウムに対する酢酸の重量比が10乃至75ｗｔ%の範囲内になるように調整されていることが好ましい。
【0023】一方、ゲート配線の端子部cに関しては上記積層膜を構成するCｕ膜4上にフォトリソグラフィーにより所定パターンのマスクパターン28を形成した後、先に用いたものと同様のエッチング剤を用いて上記積層膜に一括エッチングを施して、図1のBに示すようなTi膜又はTi合金膜3とCｕ膜4とからなる下部パッド層16bを形成する。このようにすると、上記積層膜を構成するCｕ膜4のサイドエッチング量を均一とすることができるうえ、静止による浸漬法という簡易なケミカルエッチング法で上記Ti膜又はTi合金膜3とCｕ膜4の両方を同時にエッチングできる。
【0024】次に、基板2の上面全体にCVD法を用いてゲート絶縁膜7を形成する。ついで、薄膜トランジスタ部aに関しては、半導体層8、n^(+ )型a-Si層9を形成した後、図1のCに示すようにTFTのチャネル部となるゲート電極5の上方部分を残すように半導体層8、n^(+)型a-Si層9をエッチングする。そして、薄膜トランジスタ部a及びソース配線の端子部bに関しては、図1のDに示すように、Ti膜又はTi合金膜10と、Cｕ膜11と、Ti膜又はTi合金膜10を順に成膜して積層膜を形成する。
【0025】次に、薄膜トランジスタ部aに関しては、TFTのチャネル部となるゲート電極5の上方の上記積層膜のTi膜又はTi合金膜10上にフォトリソグラフィーにより所定パターンのマスクパターン37を形成した後、先に用いたものと同様のエッチング剤を用いて上記積層膜に一括エッチングを施して、図2のAに示すようなTi膜又はTi合金膜10とCｕ膜11とTi膜又はTi合金膜10とからなるソース電極12と、ドレイン電極14を形成する。一方、ソース配線の端子部bに関しては上記積層膜のTi膜又はTi合金膜10上にフォトリソグラフィーにより所定パターンのマスクパターン38を行った後、先の用いたものと同様のエッチング剤を用いて上記積層膜に一括エッチングを施して、図2のAに示すようなTi膜又はTi合金膜10とCｕ膜11とTi膜又はTi合金膜10とからなる下部パッド層16aを形成する。このようにすると、上記積層膜を構成するCｕ膜10のサイドエッチング量を均一とすることができるうえ、静止による浸漬法という簡易なケミカルエッチング法で上記Cｕ膜11とこれの上下のTi膜又はTi合金膜10を同時にエッチングできる。その後、n^(+ )型a-Si層9を乾式法あるいは乾式法と湿式法との併用によりエッチングしてチャネル24を形成する。
【0026】次に、薄膜トランジスタ部a、ソース配線の端子部b及びゲート配線の端子部cに関しては、Ti膜又はTi合金膜3,10上にパッシベーション膜17を形成する。ついで、薄膜トランジスタ部aに関しては、図2のBに示すように、パッシベーション膜17を乾式法あるいは乾式法と湿式法との併用によりエッチングしてコンタクトホール18を形成した後、ITO層を全面に形成した後、パターニングすることにより、図3に示すように、コンタクトホール18の底面および内壁面、パッシベーション膜17の上面にかけてITO層19を形成する。一方、ソース配線の端子部b、ゲート配線の端子部cについても同様でパッシベーション膜17を乾式法あるいは乾式法と湿式法との併用によりエッチングしてコンタクトホール20、22を形成(ただし、ゲート配線端子部cではパッシベーション膜17の他、さらにゲート絶縁膜7もエッチングしてコンタクトホール22を形成する)した後、ITO層を全面に形成した後、パターニングすることにより、図3に示すように、コンタクトホール20、22の底面および内壁面、パッシベーション膜17の上面にかけて上部パッド層21、23を形成する。このような手順で、図3に示すような薄膜トランジスタ基板1を製造することができる。」

「【0032】(第二実施形態)次に、本発明の第二実施形態の薄膜トランジスタ基板の製造方法を説明する。第二実施形態の薄膜トランジスタ基板の製造方法が、上述の第一実施形態の薄膜トランジスタ基板の製造方法と異なるところは、ゲート電極5や下部パッド層16b形成用の積層膜としてMｏ膜又はMｏ合金膜とCｕ膜との積層膜を形成し、また、ソース電極12やドレイン電極14や下部パッド層16a形成用の積層膜としてCｕ膜の上下にMｏ膜又はMｏ合金膜を設けた積層膜を形成し、これら積層膜のエッチング剤としてペルオキソ一硫酸一水素カリウムとリン酸と硝酸とを含有する水溶液からなるものを用いる点である。また、上記エッチング剤中のペルオキソ一硫酸一水素カリウムに対するリン酸の濃度が0.8乃至8mｏl/lの範囲内、また、ペルオキソ一硫酸一水素カリウムに対する硝酸の濃度が0.1乃至1.0mｏl/lの範囲内になるように調整されていることが、上記積層膜を構成する各金属膜を一回のエッチングにより略同一エッチングレートでエッチングできる点で好ましい。」

「【0050】(実験例4)厚さ50nmの各種の下地膜(Cｒ膜、Ti膜、Mｏ膜、W膜、TiNi膜)上に100nmのCｕ膜を形成した積層膜を形成したガラス基板を0.05Mオキソン水溶液からなる実施例のエッチング剤(KHSO_(5)は0.1mｏl/1)に0.5時間浸漬したときの下地金属膜のエッチ ング選択性について調べた。その結果を表1に示す。」

3.引用発明
引用例の段落【0022】?【0026】を参照すれば、引用例には、
「基板2上の全体にわたってスパッタ法を用いてTi膜又はTi合金膜3と、Cｕ膜4とを順に成膜して積層膜を形成する段階と、
薄膜トランジスタ部aに関しては上記積層膜を構成するCｕ膜4上にフォトリソグラフィーにより所定パターンのマスクパターン27を形成した後、ペルオキソ一硫酸一水素カリウム(KHSO_(5))とフッ酸とを含有する水溶液からなるエッチング剤を用いて上記積層膜に一括エッチングを施し、図1のBに示すようなTi膜又はTi合金膜3と銅膜4とからなるゲート電極5を形成するとともに、ゲート配線の端子部cに関しては上記積層膜を構成するCｕ膜4上にフォトリソグラフィーにより所定パターンのマスクパターン28を形成した後、先に用いたものと同様のエッチング剤を用いて上記積層膜に一括エッチングを施して、図1のBに示すようなTi膜又はTi合金膜3とCｕ膜4とからなる下部パッド層16bを形成する段階と、
基板2の上面全体にCVD法を用いてゲート絶縁膜7を形成する段階と、
半導体層8、n^(+ )型a-Si層9を形成した後、図1のCに示すようにTFTのチャネル部となるゲート電極5の上方部分を残すように半導体層8、n^(+)型a-Si層9をエッチングする段階と、
図2のAに示されるように半導体層8を挟んで残されたn^(+)型a-Si層9上にソース電極12とドレイン電極14を形成するとともに、ソース配線の下部パッド層16aを形成する段階と、
パッシベーション膜17を形成し、ついで、パッシベーション膜17にコンタクトホール18を形成する段階と、
ITO層を全面に形成した後、パターニングすることにより、図3に示すように、コンタクトホール18の底面および内壁面、パッシベーション膜17の上面にかけてITO層19を形成する段階とを含む薄膜トランジスタ基板の製造方法。」の発明が記載されているものと認められる。

ここで、この発明は、第一実施形態として、ゲート電極5及びゲート配線の下部パッド層16bをTi膜又はTi合金膜3と銅膜4で形成したものであるが、引用例の段落【0032】には、第二実施形態として、ゲート電極5及びゲート配線の下部パッド層16bをMｏ膜又はMｏ合金膜とCｕ膜との積層膜で形成することが記載され、このときには、エッチング剤についても、Ti膜又はTi合金膜に用いられるペルオキソ一硫酸一水素カリウム(KHSO_(5))とフッ酸とを含有する水溶液に代えてペルオキソ一硫酸一水素カリウムとリン酸と硝酸とを含有する水溶液とすることが記載されている。
また、この薄膜トランジスタ基板は、引用例の段落【0017】に記載されているように液晶表示装置に備えられる薄膜トランジスタ基板である。

以上のことから、引用例には、第二実施形態として
「基板2上の全体にわたってスパッタ法を用いてMｏ合金膜3とCｕ膜4とを順に成膜して積層膜を形成する段階と、
薄膜トランジスタ部aに関しては上記積層膜を構成するCｕ膜4上にフォトリソグラフィーにより所定パターンのマスクパターン27を形成した後、ペルオキソ一硫酸一水素カリウム(KHSO_(5))とリン酸と硝酸とを含有する水溶液からなるエッチング剤を用いて上記積層膜に一括エッチングを施し、Mｏ合金膜3と銅膜4とからなるゲート電極5を形成するとともに、ゲート配線の端子部cに関しては上記積層膜を構成するCｕ膜4上にフォトリソグラフィーにより所定パターンのマスクパターン28を形成した後、先に用いたものと同様のエッチング剤を用いて上記積層膜に一括エッチングを施して、Mｏ合金膜3とCｕ膜4とからなる下部パッド層16bを形成する段階と、
基板2の上面全体にCVD法を用いてゲート絶縁膜7を形成する段階と、
半導体層8、n^(+ )型a-Si層9を形成した後、TFTのチャネル部となるゲート電極5の上方部分を残すように半導体層8、n^(+)型a-Si層9をエッチングする段階と、
図2のAに示されるように半導体層8を挟んで残されたn^(+)型a-Si層9上にソース電極12とドレイン電極14を形成するとともに、ソース配線の下部パッド層16aを形成する段階と、
パッシベーション膜17を形成し、ついで、パッシベーション膜17にコンタクトホール18を形成する段階と、
ITO層を全面に形成した後、パターニングすることにより、図3に示すように、コンタクトホール18の底面および内壁面、パッシベーション膜17の上面にかけてITO層19を形成する段階とを含む液晶表示装置に備えられる薄膜トランジスタ基板の製造方法。」の発明(以下、「引用発明」という。)が記載されているものと認められる。

4.対比・判断
本願補正発明と引用発明を対比する。
引用発明の「基板2」、「Mｏ合金膜3」及び「Cｕ膜4」がそれぞれ本願補正発明の「基板」、「モリブデン合金(Mｏ-allｏｙ)層」及び「銅(Cｕ)」に相当し、また、引用発明の「スパッタ法」は蒸着法といえるから、引用発明の「基板2上の全体にわたってスパッタ法を用いてMｏ合金膜3とCｕ膜4とを順に成膜して積層膜を形成する段階」は、本願補正発明の「基板上にモリブデン合金(Mｏ-allｏｙ)層と銅(Cｕ)を順次蒸着する段階」に相当する。

次に、引用発明の「積層膜」が本願補正発明の「モリブデン合金(Mｏ-allｏｙ)と銅(Cｕ)の銅/モリブデン合金(Cｕ/Mｏ-allｏｙ)二重層」に相当し、また、引用発明において、ゲート配線は、一方向に延びるものであり、ゲート電極5及び下部パッド層16bに連結したものであり、これらゲート電極5及び下部パッド層16bとともに同時に形成されるものであることが当業者に明らかである。
そして、引用発明では、これらを形成するに際し、Mｏ合金膜3とCｕ膜4の積層膜にマスクパターンを形成した後、ペルオキソ一硫酸一水素カリウム(KHSO_(5))とリン酸と硝酸とを含有する水溶液からなるエッチング剤で上記積層膜に一括エッチングを施している。
ここで、本願明細書の段落【0012】及び【0016】には、それぞれ、
「【0012】前記銅/チタン(Cｕ/Ti)構造の配線を前述したエッチング溶液を利用して湿式エッチングを進行した場合には、前記エッチング溶液成分にフッ化イオン(F-)が含まれているために、前記二重層の金属をゲート配線に適用する場合には下部のガラス基板の表面がエッチングされる問題が発生し、このような不均一なエッチングにより液晶パネルにおけるむら不良を誘発する。」
「【0016】反面、銅/モリブデン(Cｕ/Mｏ)の二重層である場合に、銅/モリブデン(Cｕ/Mｏ)をパターニングするエッチング溶液はガラス基板に影響は与えないが、モリブデン(Mｏ)金属自体が損傷を負うようになってむしろ銅(Cｕ)層を浮き上がるようにする不良を誘発する。」と記載されている。
してみれば、引用発明のエッチング剤は、ペルオキソ一硫酸一水素カリウム(KHSO_(5))とリン酸と硝酸とを含有する水溶液であって、第1実施形態とは異なりフッ化イオン(F-)を含むものではなく、Mｏ膜又はMｏ合金膜とCｕ膜との積層膜用のエッチング剤であるから、基板表面を損傷することなく基板を露出するものであることは明らかである。
以上のことから、引用発明の「薄膜トランジスタ部aに関しては上記積層膜を構成するCｕ膜4上にフォトリソグラフィーにより所定パターンのマスクパターン27を形成した後、ペルオキソ一硫酸一水素カリウム(KHSO_(5))とリン酸と硝酸とを含有する水溶液からなるエッチング剤を用いて上記積層膜に一括エッチングを施し、Mｏ合金膜3と銅膜4とからなるゲート電極5を形成するとともに、ゲート配線の端子部cに関しては上記積層膜を構成するCｕ膜4上にフォトリソグラフィーにより所定パターンのマスクパターン28を形成した後、先に用いたものと同様のエッチング剤を用いて上記積層膜に一括エッチングを施して、Mｏ合金膜3とCｕ膜4とからなる下部パッド層16bを形成する段階」は、本願補正発明の「前記モリブデン合金(Mｏ-allｏｙ)と銅(Cｕ)の銅/モリブデン合金(Cｕ/Mｏ-allｏｙ)二重層をパターニングして前記銅/モリブデン合金(Cｕ/Mｏ-allｏｙ)のエッチング液により表面が損傷されない前記基板を露出し、一方向に延びたゲート配線とこれに連結したゲート電極を基板上に形成する段階」に相当する。

次に引用発明の「ゲート絶縁膜7」が本願補正発明の「ゲート絶縁膜」に相当し、引用発明の「基板2の上面全体にCVD法を用いてゲート絶縁膜7を形成する段階」は、本願補正発明の「前記ゲート配線とゲート電極が形成された基板の全面にゲート絶縁膜を形成する段階」に相当する。

次に、引用発明の「半導体層8」及び「n^(+ )型a-Si層9」がそれぞれ本願補正発明の「アクティブ層」及び「オーミックコンタクト層」に相当し、引用発明の「半導体層8、n^(+ )型a-Si層9を形成した後、TFTのチャネル部となるゲート電極5の上方部分を残すように半導体層8、n^(+)型a-Si層9をエッチングする段階」は、本願補正発明の「前記ゲート電極上部のゲート絶縁膜上にアクティブ層とオーミックコンタクト層を積層する段階」に相当する。

次に、引用発明の「ソース電極12」と「ドレイン電極14」が本願補正発明の「ソース電極」及び「ドレーン電極」に相当し、また、引用発明の「ソース配線」が本願補正発明の「データ配線」に相当するものであり、下部パッド層16aとともに形成されることは当業者に明らかであるから、引用発明の「図2のAに示されるように半導体層8を挟んで残されたn^(+)型a-Si層9上にソース電極12とドレイン電極14を形成するとともに、ソース配線の下部パッド層16aを形成する段階」は、本願補正発明の「前記オーミックコンタクト層上に所定間隔離隔されたソース電極及びドレーン電極と、前記ゲート配線と垂直に交差して画素領域を定義するデータ配線を形成する段階」に相当する。

次に、引用発明の「パッシベーション膜17」が本願補正発明の「保護膜」に相当し、また、引用発明の「コンタクトホール18」は、引用例の図2Bにみられるようにドレイン電極14を露出しており、本願補正発明の「ドレーンコンタクトホール」に相当するから、引用発明の「パッシベーション膜17を形成し、ついで、パッシベーション膜17にコンタクトホール18を形成する段階」は、本願補正発明の「前記データ配線とソース及びドレーン電極が形成された基板の全面に前記ドレーン電極の一部を露出するドレーンコンタクトホールを含む保護膜を形成する段階」に相当する。

次に、引用発明の「ITO層19」が本願補正発明の「画素電極」に相当するところであり、引用発明の「ITO層を全面に形成した後、パターニングすることにより、図3に示すように、コンタクトホール18の底面および内壁面、パッシベーション膜17の上面にかけてITO層19を形成する段階」は、本願補正発明の「前記ドレーンコンタクトホールを通して前記露出されたドレーン電極と接触しながら前記画素領域に配置する画素電極を形成する段階」に相当する。

また、引用発明でいう「液晶表示装置に備えられる薄膜トランジスタ基板の製造方法」は、本願補正発明でいう「液晶表示装置用アレイ基板の製造方法」であるといえる。

以上のとおりであるから、本願補正発明と引用発明はともに、
「基板上にモリブデン合金(Mｏ-allｏｙ)層と銅(Cｕ)を順次蒸着する段階と;
前記モリブデン合金(Mｏ-allｏｙ)と銅(Cｕ)の銅/モリブデン合金(Cｕ/Mｏ-allｏｙ)二重層をパターニングして前記銅/モリブデン合金(Cｕ/Mｏ-allｏｙ)のエッチング液により表面が損傷されない前記基板を露出し、一方向に延びたゲート配線とこれに連結したゲート電極を基板上に形成する段階と;
前記ゲート配線とゲート電極が形成された基板の全面にゲート絶縁膜を形成する段階と;
前記ゲート電極上部のゲート絶縁膜上にアクティブ層とオーミックコンタクト層を積層する段階と;
前記オーミックコンタクト層上に所定間隔離隔されたソース電極及びドレーン電極と、前記ゲート配線と垂直に交差して画素領域を定義するデータ配線を形成する段階と;
前記データ配線とソース及びドレーン電極が形成された基板の全面に前記ドレーン電極の一部を露出するドレーンコンタクトホールを含む保護膜を形成する段階と;
前記ドレーンコンタクトホールを通して前記露出されたドレーン電極と接触しながら前記画素領域に配置する画素電極を形成する段階とを含む液晶表示装置用アレイ基板の製造方法。」の発明である点で一致する。

一方、本願補正発明は、「前記モリブデン合金層は10Å?500Åの厚さを有し、前記銅は500Å?5000Åの厚さを有する」とされているのに対し、引用発明では、Mｏ合金膜3とCｕ膜4の厚さが不明である点で相違する。
この点について検討するに、引用例の段落【0050】には、実験例4として厚さ50nm(500Å)の各種の下地膜(Cｒ膜、Ti膜、Mｏ膜、W膜、TiNi膜)上に100nm(1000Å)のCｕ膜を形成した積層膜が記載されているから、引用発明において、Mｏ合金膜とCｕ膜の膜厚にそれぞれ実験例と同様の500Åと1000Åの膜厚を採用し、上記相違点に係る発明特定事項のものとすることは、当業者が容易に想到し得たものと認められ、本願補正発明の効果についても、引用発明のMｏ合金膜とCｕ膜の膜厚をそれぞれ上記の膜厚としたものが当然に奏するものであって、格別のものとはいえない。

したがって、本願補正発明は、引用例に記載された発明に基いて当業者が容易に発明できたものであるから、特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものである。

5.むすび
よって、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

III.本願発明について
1.本願発明
平成19年10月24日付けの手続補正は上記のとおり却下されたので、本願の請求項に係る発明は、平成19年3月26日付け手続補正書により補正された本願特許請求の範囲の請求項1ないし19に記載された事項によって特定されるものであるところ、その請求項9に係る発明(以下、「本願発明」という。)は、次のとおりである。
「【請求項9】基板上にモリブデン合金(Mｏ-allｏｙ)層と銅(Cｕ)を順次蒸着する段階と;
前記モリブデン合金(Mｏ-allｏｙ)と銅(Cｕ)の銅/モリブデン合金(Cｕ/Mｏ-allｏｙ)二重層をパターニングして、一方向に延びたゲート配線とこれに連結したゲート電極を基板上に形成する段階と;
前記ゲート配線とゲート電極が形成された基板の全面にゲート絶縁膜を形成する段階と;
前記ゲート電極上部のゲート絶縁膜上にアクティブ層とオーミックコンタクト層を積層する段階と;
前記オーミックコンタクト層上に所定間隔離隔されたソース電極及びドレーン電極と、前記ゲート配線と垂直に交差して画素領域を定義するデータ配線を形成する段階と;
前記データ配線とソース及びドレーン電極が形成された基板の全面に前記ドレーン電極の一部を露出するドレーンコンタクトホールを含む保護膜を形成する段階と;
前記ドレーンコンタクトホールを通して前記露出されたドレーン電極と接触しながら前記画素領域に配置する画素電極を形成する段階とを含み、
前記モリブデン合金層は10Å?500Åの厚さを有し、前記銅は500Å?5000
Åの厚さを有することを特徴とする液晶表示装置用アレイ基板の製造方法。」

2.判断
本願発明は、上記本願補正発明において「前記銅/モリブデン合金(Cｕ/Mｏ-allｏｙ)のエッチング液により表面が損傷されない前記基板を露出し」との限定事項を欠くものであり、本願発明にさらに限定を加えたものである本願補正発明が上記II.[II]4.での検討のとおり、上記引用例に記載された発明に基いて当業者が容易に発明できたものであるから、本願発明が同様の理由により上記引用例に記載された発明に基いて当業者が容易に発明できたものであることは明らかである。

3.むすび
したがって、本願発明は、上記引用例に記載された発明に基いて当業者が容易に発明できたものであるから、特許法第29条第2項の規定により特許を受けることができない。
よって、結論のとおり審決する。
 
審理終結日 2009-01-21 
結審通知日 2009-01-27 
審決日 2009-02-10 
出願番号 特願2003-301679(P2003-301679)
審決分類 P 1 8・ 121- Z (G02F)
P 1 8・ 575- Z (G02F)
最終処分 不成立  
前審関与審査官 山口 裕之、奥田 雄介  
特許庁審判長 稲積 義登
特許庁審判官 服部 秀男
三橋 健二
発明の名称 液晶表示装置用アレイ基板の製造方法  
代理人 古川 秀利  
代理人 鈴木 憲七  
代理人 梶並 順  
代理人 曾我 道治  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ