• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) G06F
管理番号 1202880
審判番号 不服2006-8498  
総通号数 118 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2009-10-30 
種別 拒絶査定不服の審決 
審判請求日 2006-04-28 
確定日 2009-08-28 
事件の表示 特願2001-371798「アンバッファメモリシステム」拒絶査定不服審判事件〔平成15年 6月20日出願公開、特開2003-173317〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続の経緯
本願は、平成13年12月5日の出願であって、平成17年7月19日付けで拒絶理由が通知され、同年9月26日付けで手続補正がなされたものの、平成18年3月23日付けで拒絶査定がなされた。これに対して、同年4月28日に拒絶査定不服の審判請求がなされ、平成20年11月7日付けで当審から最後の拒絶理由が通知され、平成21年1月13日付けで手続補正がなされたものである。

2.本願発明
本願の請求項1に係る発明(以下、「本願発明」という。)は、平成21年1月13日付け手続補正書の特許請求の範囲に記載された事項により特定される、次のとおりのものと認める。

「【請求項1】 複数のメモリデバイスを搭載したアンバッファメモリモジュールと、該メモリモジュールに搭載されている全ての前記メモリデバイスに対して同一のコマンド/アドレス信号を送出するメモリコントローラと、前記メモリモジュール及びメモリコントローラ間を接続し前記コマンド/アドレス信号を前記メモリコントローラから前記メモリモジュールに対して伝搬する信号バスとを備えたアンバッファメモリシステムであって、
前記メモリモジュールは、前記信号バスに接続されるコネクタと、該コネクタと前記メモリデバイスとの間を接続するモジュール配線とを備えており、
前記モジュール配線は、前記コネクタから分岐点まで延設された第1配線部と、前記分岐点から派生して延設される階層構造を有しており、
前記メモリコントローラは、前記信号バスを駆動する出力トランジスタと、該出力トランジスタの前記信号バスとの接続点から当該メモリコントローラを見た場合において前記コマンド/アドレス信号に関する出力インピーダンスが前記コマンド/アドレス信号の動作電圧範囲内で実質的に一定となるように構成するための抵抗素子であって、その抵抗値が、前記モジュール配線の配線インピーダンスの1/2以下かつ前記出力インピーダンスが前記コマンド/アドレス信号の動作電圧範囲内で実質的に一定となる抵抗値である抵抗素子と、を有することを特徴とするアンバッファメモリシステム。」

3.引用例
原査定の拒絶の理由に引用された特開平10-293635号公報(以下、「引用文献」という。)には、図面とともに以下の事項が記載されている。

A.「 【0001】
【発明の属する技術分野】本発明はワークステーションやパーソナルコンピュータなどの装置内に実装される部品(集積回路がその代表的なもの)間の信号伝送技術に関するもので、特に高速な信号伝送に有効な技術に関する。
【0002】
【従来の技術】現在のワークステーションやパソコンで用いられているメモリ回路の1例を図3に示す。
【0003】30は複数のメモリLSI31が実装されたメモリモジュール、32はメモリコントローラで、メモリLSI31の制御、メモリLSI31への書き込みデータの送信、メモリLSI31からの読み出しデータの受信などを行う。
【0004】なお、メモリコントローラ32の中には、メモリLSI31の制御をする部分と書き込みデータの送信と読みだしデータの受信をする部分とを別々の集積回路にておこなうものもある。
【0005】ここでのメモリLSIは、クロック同期式のメモリを想定している。クロック同期式メモリとしては、例えばSDRAM(Synchronous Dynamic Random Access Memory)がある。
【0006】このメモリコントローラはマザーボード33上に実装され、メモリモジュール30はコネクタ34によってマザー・ボード上に実装される。
【0007】図3には、マザーボード上に実装されているメモリモジュールの枚数は8枚であるが、モジュールの枚数は、システムの規模、仕様またはユーザの目的等によって随時枚数が決められる。
【0008】このメモリ回路の簡単な回路動作は以下の通りである。メモリコントローラから出力される制御信号や書き込み用データ信号は、マザーボード上の信号配線35を通り、コネクタ34、メモリモジュール上の接点36、メモリモジュール上の配線37を経て、各モジュール上のメモリLSI31へと伝えられる。さらに、データの読み出しの場合は、メモリLSI31からモジュール上配線37、接点36、コネクタ34、マザーボード上の配線35を通り、メモリコントローラ32に入力される。
【0009】このような配線35をメモリバスという。図3では複数本あるメモリバスのうち、1本のみを示している。」

B.「 【0045】本実施例では、メモリシステムのメモリバスの例にして説明する。先述したように、本願発明は、ワークステーションやパーソナルコンピュータなどの高速信号伝送が要求されるあらゆる階層のバス、つまり図17に示すシステムバス(プロセッサバス)、メモリバス、周辺バス等の信号配線にも適用されるものである。メモリシステムに限られないことは言うまでもない。
【0046】本発明の一実施例(第1の実施例)を説明する。本実施例に関係する図面として、メモリコントローラとメモリモジュールとの配線、接続に関して、図4、図6、図1に示し、メモリコントローラの詳細について図28?31及び図35に示し、メモリモジュールの詳細について図21、図40、図41に示す。また、実装されたシステムの変形例について図13?16、図18?20、図22?図25に示す。
【0047】まず、図4を用いて主に本実施例の基本的な基板配線パターンと基板配線とコネクタとの接続について説明する。
【0048】メモリコントローラ32には出力回路11、12と入力回路13、14がある。
【0049】このうち、出力回路11、入力回路13はクロック信号用の回路、また出力回路12、入力回路14はデータ信号用の回路、配線15はクロックを伝えるためのクロック用配線、配線16はデータ書き込み用配線、配線17はデータ読み出し用配線である。
【0050】34A?34Fはコネクターであり,メモリ素子等を実装した後述するメモリモジュール等が接続されるものである。
【0051】メモリコントローラ32や、配線15、16、17とコネクタ34A?34F等は、図3の33に示すような基板(マザーボード)に実装される。 」

C.「【0058】コネクタ34A?34Fには、メモリモジュール30が実装される。メモリモジュールの例を図18から図27に示す。メモリモジュール30には図18に示すように、メモリLSIが複数個実装される。メモリLSIは、クロック同期型メモリ、例えばSDRAMが望ましい。SDRAMはクロックのと同期して、制御信号、アドレス信号を取り込んだり、またはデータを書き込んだり、読み出したりするメモリである。
【0059】メモリモジュール30では、データ線は、図19に示すようにモジュールの接点36とSDRAMのピンとが1:1に接続される。制御信号・アドレス信号は図20に示すように、モジュールの接点36と複数のSDRAMのピンとが接続される。図20ではすべてのSDRAMに信号が分配された例を示したが、1つの接点36からモジュール上にあるSDRAMの1部に分配されるケース、たとえば1つのモジュールに複数のCAS(Column Address Strobe)信号が入力されるケースがこれにあたる。
【0060】また、図22に示すように、接点36とSDRAMとの間にバッファ回路61が入る場合や、図23のようにデータ信号線に抵抗が入る場合、図24のように制御信号・アドレス信号線に抵抗が入る場合、さらには図25のようにバッファ回路61と抵抗60の両方が入る場合がある。」

(あ)上記A及び図3によれば、図3に示されるメモリ回路はマザーボード33上にメモリコントローラ32を有し、マザーボード33にはメモリモジュール30がコネクタによって実装されている。マザーボード33上ではメモリコントローラ32とコネクタとが信号配線35によって接続されている。
(い)上記Cには、各種のメモリモジュールの例が示され、その中で図22のものはバッファ回路61を有しているのに対し、図20に示されるメモリモジュールはバッファ回路を有しないものである。また、図20に示されるメモリモジュールではコネクタピンからの制御信号・アドレス信号線は途中でT字型に分岐し延伸され、複数のメモリLSI31に接続されている。
(う)上記B及び図4によれば、メモリコントローラ内部に出力回路11,12が示されている。
(え)上記A及びBによれば、引用文献に記載のものは、装置間の高速伝送技術に関するものであり、特に、高速伝送が要求されるメモリバスに適用されるものである。

以上より、引用文献には次の発明(以下、「引用発明」という。)が記載されている。

複数のメモリLSIを搭載したバッファ回路を有さないメモリモジュールと、該メモリモジュールに搭載されている全ての前記メモリLSIに対して制御信号・アドレス信号を送出するメモリコントローラと、前記メモリモジュール及び前記メモリコントローラ間を接続する信号配線とを備えたメモリ回路であって、
前記メモリモジュールは、前記信号配線に接続されるコネクタと、該コネクタと前記メモリLSIとの間を接続する制御信号・アドレス信号線とを備えており、
前記制御信号・アドレス信号線は、途中でT字型に分岐し延伸され、複数のメモリLSIに接続されており、
前記メモリコントローラは、内部に出力回路を有する、
高速信号伝送を要求されるメモリ回路

4.対比
本願発明と引用発明とを対比すると、
引用発明の「メモリLSI」「バッファ回路を有さないメモリモジュール」「信号配線」「メモリ回路」「制御信号・アドレス信号線」は、それぞれ、
本願発明の「メモリデバイス」「アンバッファメモリモジュール」「信号バス」「アンバッファメモリシステム」「モジュール配線」に相当する。
引用発明の制御信号はコマンドをデコードして生成するものであるから、本願発明のコマンド信号と同等のものであり、引用発明では制御信号・アドレス信号線が全てのメモリLSIに接続されているから、全てのメモリLSIに対して同一の信号を送出していることになる。従って、引用発明の「該メモリモジュールに搭載されている全ての前記メモリLSIに対して制御信号・アドレス信号を送出するメモリコントローラ」は、本願発明の「該メモリモジュールに搭載されている全ての前記メモリデバイスに対して同一のコマンド/アドレス信号を送出するメモリコントローラ」に相当する。
引用発明の「前記メモリモジュール及びメモリコントローラ間を接続する信号配線」は制御信号・アドレス信号を伝搬するものであるから、本願発明の「前記メモリモジュール及びメモリコントローラ間を接続し前記コマンド/アドレス信号を前記メモリコントローラから前記メモリモジュールに対して伝搬する信号バス」に相当する。
引用発明の「制御信号・アドレス信号線」において、T字型の縦棒に当たる部分が本願発明の「コネクタから分岐点まで延設された第1配線部」に相当するから、引用発明の「前記制御信号・アドレス信号線は、途中でT字型に分岐し延伸され、複数のメモリLSI31に接続」される構造と本願発明の「前記モジュール配線は、前記コネクタから分岐点まで延設された第1配線部と、前記分岐点から派生して延設される階層構造」は同等のものである。
本願発明の「前記信号バスを駆動する出力トランジスタと、該出力トランジスタの前記信号バスとの接続点から当該メモリコントローラを見た場合において前記コマンド/アドレス信号に関する出力インピーダンスが前記コマンド/アドレス信号の動作電圧範囲内で実質的に一定となるように構成するための抵抗素子であって、その抵抗値が、前記モジュール配線の配線インピーダンスの1/2以下かつ前記出力インピーダンスが前記コマンド/アドレス信号の動作電圧範囲内で実質的に一定となる抵抗値である抵抗素子」は、メモリコントローラ内部に設けられた出力回路と言えるものである。

従って、本願発明と引用発明とは、次の点で一致し、
(一致点)
複数のメモリデバイスを搭載したアンバッファメモリモジュールと、該メモリモジュールに搭載されている全ての前記メモリデバイスに対して同一のコマンド/アドレス信号を送出するメモリコントローラと、前記メモリモジュール及びメモリコントローラ間を接続し前記コマンド/アドレス信号を前記メモリコントローラから前記メモリモジュールに対して伝搬する信号バスとを備えたアンバッファメモリシステムであって、
前記メモリモジュールは、前記信号バスに接続されるコネクタと、該コネクタと前記メモリデバイスとの間を接続するモジュール配線とを備えており、
前記モジュール配線は、前記コネクタから分岐点まで延設された第1配線部と、前記分岐点から派生して延設される階層構造を有しており、
前記メモリコントローラは、内部に出力回路を有することを特徴とするアンバッファメモリシステム

また、次の点で相違している。
(相違点)
メモリコントローラ内部の出力回路が、本願発明では「前記信号バスを駆動する出力トランジスタと、該出力トランジスタの前記信号バスとの接続点から当該メモリコントローラを見た場合において前記コマンド/アドレス信号に関する出力インピーダンスが前記コマンド/アドレス信号の動作電圧範囲内で実質的に一定となるように構成するための抵抗素子であって、その抵抗値が、前記モジュール配線の配線インピーダンスの1/2以下かつ前記出力インピーダンスが前記コマンド/アドレス信号の動作電圧範囲内で実質的に一定となる抵抗値である抵抗素子」からなるものであるのに対し、引用発明では出力回路の具体的構成が不明である点

5.相違点についての判断
バスを駆動する出力回路を出力トランジスタで構成することは、
・特開平6-139159号公報(図1,図6)
・特開平10-105306号(図1,図2、図15:なお、出力トランジスタに挿入された抵抗値は、バスの特性インピーダンスの1/2以下となっている。)
に見られるようにきわめて一般的なことである。
そして、引用発明は本願発明と同様にバス上を高速に信号伝送するための技術に係るものであり、駆動回路の出力トランジスタを高速動作させるために、出力トランジスタを不飽和領域で用いることは当業者にとって常識的事項である。
(必要ならば、小柴典居著、トランジスタ・パルス回路、1980年6月10日15版発行、産報出版株式会社発行、pp15-16の次の記載を参照。
「 第2章 トランジスタのパルス応答
・・・(略)・・・
1/ トランジスタスイッチの静特性
まず過渡特性をまったく除外して、直流的に考えてみると、トランジスタスイッチは、バイアス条件によって、第I、第II、第IIIの3つの動作領域に分けることができます。図2.1にこれ等の領域を示してあります。
第I領域(しゃ断領域)以後この状態を便宜上オフまたはオフ状態と呼ぶことがあります。エミッタベース接合およびコレクタベース接合とも、逆バイアスされている状態をいいます。この状態ではエミッタから少数キャリアが注入されないのでエミッタ、コレクタ両接合とも、もれ電流があるだけです。スイッチとしての動作は、もちろん開路状態に対応します。
第II領域(能動領域)エミッタベース接合は順方向に、コレクタベース接合は逆方向に、バイアスされている状態をいいます。したがって、エミッタからベースへ少数キャリアが注入されますが、ベースコレクタ接合では少数キャリアはほとんどゼロです。通常の小振幅動作はもちろん、大振幅動作でも高速動作を期待するため、不飽和で用いる場合はこの範囲だけを使います。スイッチとしての動作は、閉路から開路へ通過しつつある状態に対応します。
第III領域(飽和領域)以後この状態を便宜上オンまたはオン状態と呼ぶことがあります。エミッタベース接合も、コレクタベース接合も順方向にバイアスされている状態をいいます。したがってコレクタ接合での少数キャリア濃度が著しく増加していて、コレクタエミッタ間のインピーダンスは、きわめて低く数オームになります。スイッチとしては閉路の状態に対応します。」(下線は当審において付加したもの))

トランジスタを不飽和領域で使用する際には負荷抵抗によりコレクタ電流を制限しており、また、不飽和領域とは出力インピーダンスが実質的に一定となる領域のことであるから、引用発明の出力回路を一般的な出力トランジスタで構成した場合に、高速動作させるために出力インピーダンスが動作電圧範囲内で実質的に一定となるような抵抗素子をトランジスタの動作特性に応じて用いることは容易になし得ることである。
次に抵抗素子の「その抵抗値が、前記モジュール配線の配線インピーダンスの1/2以下」である点について、考察する。
請求人は、抵抗素子の抵抗値をモジュール配線の配線インピーダンスの1/2以下にする根拠として、メモリモジュールのモジュール配線の配線インピーダンスが63オームであること、および抵抗14の主たる目的が出力インピーダンスを一定にすることにあり、図7,8において、オン抵抗が5オームの時に曲線3及び7を選択した場合は20オーム、曲線4及び8を選択した場合は25オームであることを挙げている。
ここで、図7の特性図を子細に見ていくと、ID-VD特性を示す曲線3は0?1.8Vの動作電圧範囲内ではほぼ直線となっており、これはトランジスタが線形領域で動作しているのであり、トランジスタの出力インピーダンスが実質的に一定となっていることを意味するものと解される。出力インピーダンスが20オームに対応する曲線2についてみると、動作電圧範囲が1.4Vまでは線形領域動作になっており、出力インピーダンスが30オームに対応する曲線4では2.3V付近まで線形領域動作となっている。このように、出力トランジスタの出力端に直列に挿入する抵抗値が大きいほど線形動作する電圧範囲は広がることになる。このように見てくると、「抵抗素子の抵抗値が、モジュール配線の配線インピーダンス1/2以下」というのは、モジュール配線の配線インピーダンスを63オームとし、図7,8で示される特性のトランジスタを用いて動作電圧を1.8Vとし、動作電圧範囲の出力インピーダンスを一定としたときに成り立つものであると考えるのが至当である。つまり、トランジスタの特性、動作電圧範囲、モジュール配線の配線インピーダンスが前記の条件の時に成り立つ関係を規定したに過ぎないものであり、当業者が適宜設定し得るものである。
従って、この相違点を格別のものということはできない。

そして、本願発明の構成によってもたらされる効果も、引用発明から当業者ならば容易に予測することができる程度のものであって、格別のものとはいえない。

6.むすび
したがって、本願発明は、引用文献に記載された発明および周知事項に基いて、当業者が容易に発明をすることができたものであるので、特許法第29条第2項の規定により特許を受けることができない。
よって、結論のとおり審決する。
 
審理終結日 2009-06-26 
結審通知日 2009-07-01 
審決日 2009-07-14 
出願番号 特願2001-371798(P2001-371798)
審決分類 P 1 8・ 121- WZ (G06F)
最終処分 不成立  
前審関与審査官 滝谷 亮一  
特許庁審判長 吉岡 浩
特許庁審判官 鈴木 匡明
石田 信行
発明の名称 アンバッファメモリシステム  
代理人 佐々木 敬  
代理人 池田 憲保  
代理人 福田 修一  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ