ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H03L 審判 査定不服 5項独立特許用件 特許、登録しない。 H03L |
|---|---|
| 管理番号 | 1214829 |
| 審判番号 | 不服2007-11929 |
| 総通号数 | 126 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2010-06-25 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2007-04-25 |
| 確定日 | 2010-04-08 |
| 事件の表示 | 特願2002-237563「ロック判定回路及びPLL周波数シンセサイザ」拒絶査定不服審判事件〔平成16年 3月11日出願公開、特開2004- 80357〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯 本願は、平成14年8月16日の出願であって、平成18年12月18日付けで拒絶理由通知がなされ、平成19年2月26日付けで手続補正がなされたが、同年3月20日付けで拒絶査定がなされ、これに対し、同年4月25日に拒絶査定不服審判の請求がなされるとともに、同年5月24日付けで手続補正がなされたものである。 2.平成19年5月24日の手続補正についての補正却下の決定 [補正却下の決定の結論] 平成19年5月24日付けの手続補正を却下する。 [理由] (1)補正後の請求項1に係る発明 本件手続補正により、特許請求の範囲の請求項1は、 「電圧制御発振器の出力信号を設定周波数に分周した比較信号と所定の周波数の外部基準信号を基準周波数に分周した第一の基準信号との位相誤差に基づいて前記比較信号の位相が前記第一の基準信号にロックしたか否かを判定するロック判定回路において、 前記外部基準信号を分周して生成される第二の基準信号が入力されている間は所定の電圧レベルの出力信号を生成し、該第二の基準信号の入力停止とともに該出力信号の電圧レベルを変化させる基準信号検出部と、 前記基準信号検出部の出力信号に基づいて前記第二の基準信号が停止したことを検出した場合にはロック判定をアンロックに設定するロック検出部と、 を具備することを特徴とするロック判定回路。」 と補正された。 上記補正は、補正前の請求項1における「前記外部基準信号を分周して生成される第二の基準信号を監視し、該第二の基準信号が停止したか否かに応じた所定の出力信号を生成する基準信号検出部」を「前記外部基準信号を分周して生成される第二の基準信号が入力されている間は所定の電圧レベルの出力信号を生成し、該第二の基準信号の入力停止とともに該出力信号の電圧レベルを変化させる基準信号検出部」に限定するものであって、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号の特許請求の範囲の減縮を目的とするものに該当する。 そこで、本件手続補正後の上記請求項1に係る発明(以下、「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に適合するか)について、以下に検討する。 (2)引用例 原査定の拒絶の理由に引用された特開昭56-54129号公報(以下、「引用例」という。)には、図面とともに次の事項が記載されている。 A.「本発明は、位相同期回路に係り、特に、同期はずれ検出機能を有する位相同期回路に関するものである。」(第1頁右下欄第2?4行) B.「本発明の特徴は、入力信号と出力信号との排他的論理和信号および入力信号に係る微分信号を論理回路によって処理し、入力断を含めて同期はずれの検出をすることができる機能を有する位相同期回路にある。」(第2頁左上欄第13?17行) C.「第2図は、本発明に係る位相同期回路の一実施例のブロック図、第3図は、そのタイムチャートで、その(a)は、同期状態に対するもの、(b)は、同期はずれ状態に対するものである。 ここで、40は、同期はずれ検出回路、41,42は、単安定マルチバイブレータ、43?45は、インバータ、46は、排他的論理和ゲート、47,48は、ナンドゲート、その他の符号は、第1図におけるそれと同様のものである。」(第2頁左上欄第20行?右上欄第8行) D.「まず、PLLが同期状態の場合について説明をする。 入力信号と出力信号は、位相比較回路1の排他的論理和ゲートEXORを通り、第3図(a)に示すごとく、IN○+(審決注:○囲み記号を表記することができないため、「○+」と表記した。以下、同様。)OUTの波形となり、これがインバータ43で反転されてナンドゲート47の一方の入力となる。 一方、入力信号は、インバータ44,45で2ゲート分遅延されたものとともに、排他的論理和ゲート46へ入力され、その出力は、入力信号の微分信号となり、ナンドゲート47の他の一方の入力となり、また、単安定マルチバイブレータ42のトリガ端子T2のトリガ入力となる。 したがって、ナンドゲート47の出力は、常時、“1”となり、単安定マルチバイブレータ41は、そのトリガ端子T1にトリガかからないので、その負極性出力/Q1(審決注:アッパーラインを表記することができないため、「/Q1」と表記した。以下、同様。)も、常時“1”である。 また、単安定マルチバイブレータ42は、リトリガラブル形のもので、上記のごとく、入力信号の微分信号により、常時、トリガされ、その出力時定数がトリガ間隔より充分長くしてあるので、その正極性出力Q2は、常時、“1”である。 そのため、ナンドゲート48の出力は、常時、“0”であり、検出端子DTからは、同期はずれ検出出力が送出されず、同期状態であることが示される。」(第2頁右上欄第9行?左下欄第14行) E.「次に、非同期状態の場合について説明する。 入力信号と出力信号は、位相比較回路1の排他的論理和ゲートEXORを通り、第3図(b)に示すごとく、IN○+OUTの波形となり、これがインバータ43で反転されてナンドゲート47の一方の入力となる。 これは、要するに、入力信号と出力信号の周波数差｜f_(1)-f_(2)｜の繰返し周期をもつパルス幅変調信号である。 また、ナンドゲート47の他の一方の入力端子および単安定マルチバイブレータ42のトリガ端子T2には、上述の第3図(a)と同様、入力信号の微分信号が入力される。 これらの入力により、ナンドゲート47の出力、すなわち、単安定マルチバイブレータ41のトリガ端子T1の入力は、第3図(b)に示すごとく、上記周波数差｜f_(1)-f_(2)｜の繰返し周期により、間けつ的なパルス列となる。 このパルス列により、単安定マルチバイブレータ41は、その最初のパルスでトリガされ、その負極性出力/Q1が“0”となる。 一方、単安定マルチバイブレータ42は、入力信号の微分信号により、常時、トリガされているので、その正極性出力Q2は、常時、“1”である。 したがって、ナンドゲート48の出力、すなわち、検出端子DTの出力は、単安定マルチバイブレータ41がトリガされた時から“1”となり、外部に対して非同期状態であることを示す。 なお、単安定マルチバイブレータ41は、リトリガラブル形のもので、その出力パルス幅τが τ=1/｜f_(1)-f_(2)｜ を満していれば、本回路は、同期はずれを検出することができる。」(第2頁左下欄第15行?第3頁左上欄第8行) F.「最後に、入力信号が断となった場合、入力信号の微分信号が得られず、単安定マルチバイブレータ42は、トリガがかからないので、その正極性出力Q_(2)が、常時、“0”であるので、ナンドゲート48の出力、すなわち、検出端子DTの出力は、常時、“1”であり、非同期状態として外部へ表示がなされる。」(第3頁左上欄第9?15行) G.上記Dの記載及び第2図、第3図(a)を参照すると、引用例のものは、「位相比較回路1の排他的論理和ゲートEXORの出力が“1”である期間」内に「入力信号の微分信号T2のパルス幅」が収まっている場合に同期状態であることが検出される構成となっているといえる。 ここで、上記「位相比較回路1の排他的論理和ゲートEXORの出力が“1”である期間」は、出力信号OUTと入力信号INとの位相誤差を表しているから、引用例の「同期はずれ検出回路40」は、「電圧制御発振器3の周波数f_(2)の出力信号と周波数f_(1)の入力信号との位相誤差に基づいて前記出力信号が前記入力信号に同期したか否かを判定する」動作を行っているということができる。 よって、上記A?Gの事項及び関連する図面を参照すると、引用例には、次の発明が記載されているものと認められる。(以下、「引用例記載の発明」という。) 「電圧制御発振器3の周波数f_(2)の出力信号と周波数f_(1)の入力信号との位相誤差に基づいて前記出力信号が前記入力信号に同期したか否かを判定する同期はずれ検出回路40において、 前記入力信号が入力されている間は常時“1”である正極性出力Q2を生成し、該入力信号の入力が停止した場合には常時“0”である正極性出力Q2を生成する単安定マルチバイブレータ42と、 前記単安定マルチバイブレータ42の正極性出力Q2に基づいて前記入力信号が停止したことを検出した場合には検出端子DTの出力を常時“1”とするナンドゲート48と、 を具備する同期はずれ検出回路40。」 (3)対比 本願補正発明と引用例記載の発明とを対比すると、次のことがいえる。 (あ)本願補正発明における「電圧制御発振器の出力信号を設定周波数に分周した比較信号」と、引用例記載の発明における「電圧制御発振器3の周波数f_(2)の出力信号」とは、ともに「電圧制御発振器の出力に基づく信号」である点で共通するものである。 (い)引用例のものは、「電圧制御発振器3の出力信号」の「周波数f_(2)」を「入力信号」の「周波数f_(1)」に一致させるようにPLL動作を行うものであり、「電圧制御発振器3の出力信号」にとって、「入力信号」の「周波数f_(1)」は、基準となる周波数であるということができる。 よって、本願補正発明における「所定の周波数の外部基準信号を基準周波数に分周した第一の基準信号」と、引用例記載の発明における「周波数f_(1)の入力信号」とは、ともに「基準周波数を有する基準信号」である点で共通するものであるということができる。 (う)ある信号と基準信号の位相誤差に基づいてある信号が基準信号に同期したか否かを判定することと、ある信号と基準信号の位相誤差に基づいてある信号の位相が基準信号にロックしたか否かを判定することは、等価な事項である。 また、上記(あ)、(い)で検討したように、本願補正発明における「比較信号」、「第一の基準信号」と、引用例記載の発明における「出力信号」、「入力信号」とは、ともに「電圧制御発振器の出力に基づく信号」、「基準周波数を有する基準信号」である点で共通するものである。 よって、本願補正発明における「比較信号の位相が第一の基準信号にロックしたか否かを判定するロック判定回路」と、引用例記載の発明における「出力信号が前記入力信号に同期したか否かを判定する同期はずれ検出回路40」とは、ともに「電圧制御発振器の出力に基づく信号の位相が基準周波数を有する基準信号にロックしたか否かを判定するロック判定回路」である点で共通するものであるということができる。 (え)本願補正発明における「外部基準信号を分周して生成される第二の基準信号」も、「基準信号」であることには変わりない。 また、上記(あ)で検討したように、引用例記載の発明における「入力信号」は、「基準信号」と呼ぶことのできるものである。 そして、引用例記載の発明における「単安定マルチバイブレータ42」の「正極性出力Q2」は、入力信号が入力されている間は常時“1”に対応する所定の電圧レベルとなっており、入力信号の入力が停止した場合には“0”に対応する電圧レベルに変化するものである。 よって、本願補正発明における「外部基準信号を分周して生成される第二の基準信号が入力されている間は所定の電圧レベルの出力信号を生成し、該第二の基準信号の入力停止とともに該出力信号の電圧レベルを変化させる基準信号検出部」と、引用例記載の発明における「入力信号が入力されている間は常時“1”である正極性出力Q2を生成し、該入力信号の入力が停止した場合には常時“0”である正極性出力Q2を生成する単安定マルチバイブレータ42」とは、ともに「基準信号が入力されている間は所定の電圧レベルの出力信号を生成し、基準信号の入力が停止した場合には該出力信号の電圧レベルが変化する基準信号検出部」である点で共通するものであるということができる。 (お)引用例記載の発明において「検出端子DTの出力を常時“1”とする」ことは、本願補正発明において「ロック判定をアンロックに設定する」ことに相当する。 よって、本願補正発明における「基準信号検出部の出力信号に基づいて前記第二の基準信号が停止したことを検出した場合にはロック判定をアンロックに設定するロック検出部」と、引用例記載の発明における「単安定マルチバイブレータ42の正極性出力Q2に基づいて入力信号が停止したことを検出した場合には検出端子DTの出力を常時“1”とするナンドゲート48」とは、ともに「基準信号検出部の出力信号に基づいて基準信号が停止したことを検出した場合にはロック判定をアンロックに設定するロック検出部」である点で共通するものであるということができる。 上記(あ)?(お)の事項を踏まえると、本願補正発明と引用例記載の発明とは、次の点で一致し、また、相違するものと認められる。 (一致点) 本願補正発明と引用例記載の発明とは、ともに、 「電圧制御発振器の出力に基づく信号と基準周波数を有する基準信号との位相誤差に基づいて前記電圧制御発振器の出力に基づく信号の位相が前記基準周波数を有する基準信号にロックしたか否かを判定するロック判定回路において、 基準信号が入力されている間は所定の電圧レベルの出力信号を生成し、基準信号の入力が停止した場合には該出力信号の電圧レベルが変化する基準信号検出部と、 基準信号検出部の出力信号に基づいて基準信号が停止したことを検出した場合にはロック判定をアンロックに設定するロック検出部と、 を具備するロック判定回路。」 である点。 (相違点) 相違点1:「電圧制御発振器の出力に基づく信号」と「基準周波数を有する基準信号」とが、本願補正発明においては、「電圧制御発振器の出力信号を設定周波数に分周した比較信号」と「所定の周波数の外部基準信号を基準周波数に分周した第一の基準信号」であるのに対し、引用例記載の発明においては、「電圧制御発振器3の周波数f_(2)の出力信号」と「周波数f_(1)の入力信号」である点。 相違点2:本願補正発明においては、比較信号との位相誤差を検出する対象となる基準信号を「第一の基準信号」と称し、基準信号検出部に入力される基準信号を「第二の基準信号」と称しているのに対し、引用例記載の発明においては、両者を区別することなく「入力信号」と称している点。 相違点3:「基準信号検出部」が、本願補正発明においては、「外部基準信号を分周して生成される第二の基準信号が入力されている間は所定の電圧レベルの出力信号を生成し、該第二の基準信号の入力停止とともに該出力信号の電圧レベルを変化させる」ものであるのに対し、引用例記載の発明においては、「・・・該入力信号の入力が停止した場合には・・・」であるものの、「・・・入力停止とともに・・・」であるとはされていない点。 (4)判断 そこで、上記相違点1?3について検討する。 (相違点1について) 比較信号と基準信号の位相比較を行うPLL回路において、「電圧制御発振器の出力信号を設定周波数に分周した比較信号」と「所定の周波数の外部基準信号を基準周波数に分周した基準信号」との比較を行うようにすることは、例えば、特開平10-322199号公報の図3とその説明に記載のもの、あるいは、特開平11-122101号公報の図2,8とその説明に記載のもの等により、周知技術にすぎない。 よって、上記周知技術を参酌し、「電圧制御発振器の出力に基づく信号」と「基準周波数を有する基準信号」とを、「電圧制御発振器の出力信号を設定周波数に分周した比較信号」と「所定の周波数の外部基準信号を基準周波数に分周した第一の基準信号」にすることは、当業者が容易に想到し得ることである。 (相違点2について) 引用例の第2図のものにおいて、本願補正発明における「第一の基準信号」に対応する信号は、位相比較回路1の排他的論理和ゲートEXORに入力される信号であり、本願補正発明における「第二の基準信号」に対応する信号は、同期はずれ検出回路40のインバータ44及び排他的論理和ゲート46に入力される信号である。 上記「位相比較回路1の排他的論理和ゲートEXORに入力される信号」と「同期はずれ検出回路40のインバータ44及び排他的論理和ゲート46に入力される信号」は、いずれも「周波数f_(1)の入力信号」が入力される入力端子から配線により分岐された信号であるが、分岐されたそれらの信号を区別して「周波数f_(1)の第一の入力信号」及び「周波数f_(1)の第二の入力信号」と称することは、当業者が適宜になし得ることにすぎない。 そして、上記「(3)(い)」の項で検討したように、引用例記載の発明における「周波数f_(1)の入力信号」は、「基準周波数を有する基準信号」ということができるものであり、さらに、上記「相違点1について」の項で検討したように、比較信号と基準信号の位相比較を行うPLL回路において、「電圧制御発振器の出力信号を設定周波数に分周した比較信号」と「所定の周波数の外部基準信号を基準周波数に分周した基準信号」との比較を行うようにすることは、周知技術にすぎないので、引用例記載の発明における「周波数f_(1)の入力信号」を「所定の周波数の外部基準信号を基準周波数に分周した基準信号」とすることは、当業者が容易に想到し得ることである。 よって、上記事項を参酌して、比較信号との位相誤差を検出する対象となる基準信号を「第一の基準信号」と称し、基準信号検出部に入力される基準信号を「第二の基準信号」と称するようにすることは、当業者が容易に想到し得ることである。 (相違点3について) 引用例のものは、入力信号の入力が停止した後、最大で単安定マルチバイブレータ42の出力パルス幅分の時間が経過した後に正極性出力Q2が“0”となるものである。 一方、本願補正発明における「基準信号検出部」の実施例として示されるものは、図4,図5のような時定数を持った回路構成であり、該「基準信号検出部」の出力波形である「基準信号検出信号DXA」は、図3に示されるように、基準信号停止からある一定時間経過した後に“0”に収束するものである。 すなわち、本願補正発明にいう「・・・該第二の基準信号の入力停止とともに該出力信号の電圧レベルを変化させる」とは、「第二の基準信号の入力停止」と「同時」に「出力信号の電圧レベルを変化させる」ことを言い表しているわけではなく、たとえ基準信号停止からある一定時間経過した後であったとしても、「第二の基準信号の入力停止」という事象に伴って「出力信号の電圧レベルの変化」という事象が生じることを言い表しているにすぎないと解される。 してみれば、引用例のものにおいても、入力信号の入力が停止した後、最大で単安定マルチバイブレータ42の出力パルス幅分の時間が経過した後に正極性出力Q2が“0”となるものであるといっても、「入力信号の入力停止」という事象に伴って「正極性出力Q2が“0”となる」という事象が生じることには変わりないから、その点において、本願補正発明と引用例記載の発明との間に格別な差異があるものではない。 そして、上記「相違点2について」の項で検討したように、基準信号検出部に入力される基準信号を「第二の基準信号」と称することは、当業者が容易に想到し得ることにすぎないから、「基準信号検出部」を、「外部基準信号を分周して生成される第二の基準信号が入力されている間は所定の電圧レベルの出力信号を生成し、該第二の基準信号の入力停止とともに該出力信号の電圧レベルを変化させる」ようにすることは、格別なことではない。 (本願補正発明の作用効果について) そして、本願補正発明の構成によってもたらされる効果も、引用例記載の発明及び周知技術から当業者が容易に予測することができる程度のものであって、格別のものとはいえない。 したがって、本願補正発明は、引用例記載の発明及び周知技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができないものである。 (5)むすび よって、本件手続補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するものであり、特許法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下されるべきものである。 3.補正却下の決定を踏まえた検討 (1)本願発明 平成19年5月24日付けの手続補正は、上記のとおり却下されたので、本願の請求項1に係る発明は、平成19年2月26日付け手続補正書の特許請求の範囲の請求項1に記載されたとおりの次のものと認める。(以下、「本願発明」という。) 「電圧制御発振器の出力信号を設定周波数に分周した比較信号と所定の周波数の外部基準信号を基準周波数に分周した第一の基準信号との位相誤差に基づいて前記比較信号の位相が前記第一の基準信号にロックしたか否かを判定するロック判定回路において、 前記外部基準信号を分周して生成される第二の基準信号を監視し、該第二の基準信号が停止したか否かに応じた所定の出力信号を生成する基準信号検出部と、 前記基準信号検出部の出力信号に基づいて前記第二の基準信号が停止したことを検出した場合にはロック判定をアンロックに設定するロック検出部と、 を具備することを特徴とするロック判定回路。」 (2)引用例 これに対して、原査定の拒絶の理由に引用された引用例とその記載事項は、上記2.(2)に記載したとおりである。 (3)対比・判断 本願発明は、上記2.で検討した本願補正発明における「前記外部基準信号を分周して生成される第二の基準信号が入力されている間は所定の電圧レベルの出力信号を生成し、該第二の基準信号の入力停止とともに該出力信号の電圧レベルを変化させる基準信号検出部」の限定を省いて「前記外部基準信号を分周して生成される第二の基準信号を監視し、該第二の基準信号が停止したか否かに応じた所定の出力信号を生成する基準信号検出部」としたものである。 そうすると、本願発明の構成要件を全て含み、さらに特定の限定を施したものに相当する本願補正発明が、上記2.(4)に記載したとおり、引用例記載の発明及び周知技術に基いて、当業者が容易に発明をすることができたものであるから、上記特定の限定を省いた本願発明は、同様に、引用例記載の発明及び周知技術に基いて、当業者が容易に発明をすることができたものである。 (4)むすび 以上のとおり、本願発明は、引用例記載の発明及び周知技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 したがって、本願は、他の請求項について検討するまでもなく、拒絶されるべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2010-02-03 |
| 結審通知日 | 2010-02-09 |
| 審決日 | 2010-02-23 |
| 出願番号 | 特願2002-237563(P2002-237563) |
| 審決分類 |
P
1
8・
121-
Z
(H03L)
P 1 8・ 575- Z (H03L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 上田 智志、甲斐 哲雄、白井 孝治 |
| 特許庁審判長 |
長島 孝志 |
| 特許庁審判官 |
池田 聡史 飯田 清司 |
| 発明の名称 | ロック判定回路及びPLL周波数シンセサイザ |
| 代理人 | 服部 毅巖 |
