• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) G09G
管理番号 1216736
審判番号 不服2007-23091  
総通号数 127 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2010-07-30 
種別 拒絶査定不服の審決 
審判請求日 2007-08-23 
確定日 2010-05-13 
事件の表示 特願2005-343746「アクティブマトリクス表示装置及びその駆動制御方法」拒絶査定不服審判事件〔平成18年 3月30日出願公開、特開2006- 85199〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成15年12月4日(優先日:平成15年3月7日)に出願した特願2003-405642号の一部を、平成17年11月29日(優先日:平成15年3月7日)に新たに特許出願としたものであって、平成19年7月13日付け(送達日:平成19年7月24日)で拒絶査定がなされ、これに対して同年8月23日に拒絶査定不服審判の請求がなされるとともに、同年9月25日付けで特許請求の範囲、明細書を対象とする手続補正がなされたものである。その後、当審において、平成21年10月14日付け(発送日:同年10月20日)で拒絶の理由(以下、「当審拒絶理由」という。)を通知したところ、同年12月21日付けで意見書が提出されるとともに、同日付けで特許請求の範囲、明細書を対象とする手続補正がなされた。

第2 当審拒絶理由の概要
本件出願の請求項1-8に係る発明は、その優先日前に日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)

(中略)

・請求項 4-5、8
・引用文献等 1-5
・備考

(中略)

引 用 文 献 等 一 覧

1.国際公開02/39420号
2.特開平11-338413号公報
3.特表平10-503292号公報
4.特開平11-338561号公報
5.特開平11-282420号公報

第3 当審の判断
1 本願発明
本願の請求項4に係る発明(以下「本願発明」という。)は、平成21年12月21日付けの手続補正により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項4に記載された以下のとおりのものと認める。

「 【請求項4】
エレクトロルミネッセンス素子の発光を制御するための第1薄膜トランジスタと、前記第1薄膜トランジスタのゲートに設けられた第1容量と、を有する画素回路であって、入力された電流信号に応じた電圧が前記第1容量に保持され、前記電流信号に基づいて前記エレクトロルミネッセンス素子を発光させる画素回路が、行列状に複数配されたアクティブマトリクス表示装置において、
入力されたアナログ映像信号電圧を保持するための第2容量と、
ゲートが前記第2容量に接続され、前記第2容量に保持された電圧に応じて、前記複数の画素回路のそれぞれにデータ線を介して入力する前記電流信号を出力するための第2薄膜トランジスタと、
前記電流信号を出力する前に、一旦前記第2薄膜トランジスタのゲートとドレインを短絡するための第3薄膜トランジスタと、
を有するアナログ式の複数の電流信号発生回路と、
前記複数の電流信号発生回路から出力される電流信号のばらつきを補正するための補正値を記憶する記憶回路と、
前記記憶回路に記憶された補正値に基づいて、前記電流信号発生回路に入力されるアナログ映像信号電圧を補正するための補正回路と、
を具備することを特徴とするアクティブマトリクス表示装置。」

2 引用刊行物に記載された発明
(1)当審拒絶理由で引用文献1として引用され、本願の優先日前の2002年5月16日に頒布された刊行物である国際公開02/39420号(以下、「引用刊行物1」という。)には、「アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置」の発明に関して、図面とともに以下の事項が記載されている。

＜記載事項1＞
「ところで、アクティブマトリクス型有機ELディスプレイにおいては、能動素子として一般に、ガラス基板上に形成された絶縁ゲート型薄膜電界効果トランジスタ(TFT)が利用される。ところが、このTFTの形成に使用されるアモルファスシリコン(非晶質シリコン)やポリシリコン(多結晶シリコン)は、単結晶シリコンに比べて結晶性が悪く、導電機構の制御性が悪いために、形成されたTFTは特性のばらつきが大きいことが良く知られている。
特に、比較的大型のガラス基板上にポリシリコンTFTを形成する場合には、ガラス基板の熱変形等の問題を避けるため、通常、アモルファスシリコン膜の形成後、レーザアニール法によって結晶化が行われる。しかしながら、大きなガラス基板に均一にレーザエネルギーを照射することは難しく、ポリシリコンの結晶化の状態が基板内の場所によってばらつきを生ずることが避けられない。この結果、同一基板上に形成したTFTでも、そのしきい値Vｔhが画素によって数百mV、場合によっては1V以上ばらつくこともまれではない。
この場合、例えば異なる画素に対して同じ電位Vｗを書き込んでも、画素によってTFTのしきい値Vｔhがばらつくことになる。これにより、OLEDに流れる電流Idｓは画素毎に大きくばらついて全く所望の値からはずれる結果となり、ディスプレイとして高い画質を期待することはできない。このことは、しきい値Vｔhのみではなく、キャリアの移動度μなどのばらつきについても同様のことが言える。」(第3頁第20行-第4頁第12行)

＜記載事項2＞
「図35に示す画素回路が、図33に示す画素回路と決定的に異なる点は、次の通りである。すなわち、図33に示す画素回路においては輝度データが電圧の形で画素に与えられるのに対し、図35に示す画素回路においては電流の形で画素に与えられる点にある。その動作は次の通りである。
先ず、輝度情報を書き込む際は、走査線127を選択状態にし、データ線128に、輝度情報に応じた電流Iｗを流す。この電流Iｗは、TFT125を通してTFT124に流れる。このとき、TFT124に生ずるゲート・ソース間電圧をVgｓとする。書き込み時は、TFT126によってTFT124のゲート・ドレイン間が短絡されているので、TFT124は飽和領域で動作する。
よって、良く知られたMOSトランジスタの式にしたがって
Iｗ=μ1Cｏｘ1W1/L1/2(Vgｓ-Vｔh1)^(2) ……(1)
が成立する。(1)式において、Vｔh1はTFT124のしきい値、μ1はキャリアの移動度、Cｏｘ1は単位面積当たりのゲート容量、W1はチャネル幅、L1はチャネル長である。
次に、OLED121に流れる電流をIdｒｖとすると、この電流IdｒｖはOLED121と直列に接続されたTFTl22によって電流値が制御される。図35に示す画素回路では、TFTl22のゲート・ソース間電圧が(1)式のVgｓに一致するので、TFTl22が飽和領域で動作すると仮定すれば、
Idｒｖ=μ2Cｏｘ2W2/L2/2(Vgｓ-Vｔh2)^(2) …(2)
となる。」(第5頁第3-22行)

＜記載事項3＞
「本発明によるアクティブマトリクス型表示装置は、電流によって画像情報の書き込みを行う電流書き込み型の画素回路がマトリクス状に配置されるとともに、これら各画素回路を選択する複数本の走査線および各画素回路に画像情報を供給する複数本のデータ線が配線されてなる表示部と、画像情報を一旦保持した後電流の形で複数本のデータ線の各々に与えることによって各画素回路に対する画像情報の書き込み駆動を行う駆動回路とを備えた構成となっている。
上記構成のアクティブマトリクス型表示装置において、画素回路が電流書き込み型の場合には、画素回路内の能動素子の特性が画素毎にばらついたとしても、表示素子に流れる電流が正確に書き込み電流に比例するので、表示素子の発光輝度を正確に制御できる。一方、駆動回路は画像情報を一旦保持し、しかる後データ線の各々に画像情報を電流の形で与える。これにより、駆動回路による各画素回路への画像情報の書き込みが線順次にて行われる。」(第9頁第10-21行)

＜記載事項4＞
「[第1実施形態]
図1は、本発明の第1実施形態に係るアクティブマトリクス型表示装置の構成例を示すブロック図である。図1において、画素回路11がマトリクス状に多数配置されて表示領域(表示部)を構成している。ここでは、m列n行の画素配列を例に採って示している。この表示領域には、画素回路11の各々に対して、各画素(画素回路)を選択するn本の走査線12-1?12-nと、各画素に画像データ、例えば輝度データを供給するm本のデータ線13-1?13-mとが配線されている。」(第12頁第13-20行)

＜記載事項5＞
「上記構成の第1実施形態に係るアクティブマトリクス型表示装置において、画素回路11としては、例えば図35に示した電流書き込み型の画素回路が用いられる。この電流書き込み型画素回路は、先述したように、画素回路11の表示素子として、電流値によって輝度が制御される発光素子、例えば有機EL素子(OLED)を用いるとともに、4つのTFT(絶縁ゲート型薄膜電界効果トランジスタ)および1つのキャパシタを有し、輝度データが電流の形でデータ線から与えられるようになっている。なお、画素回路11としては、図35に示した回路構成のものに限定されるものではなく、要は、電流書き込み型の画素回路であれば良い。」(第13頁第19行-第14頁第1行)

＜記載事項6＞
「[第3実施形態]
図18は、本発明の第3実施形態に係るアクティブマトリクス型表示装置の構成例を示すブロック図であり、図中、図1と同等部分には同一部号を付して示している。本実施形態に係るアクティブマトリクス型表示装置において、第1実施形態に係るアクティブマトリクス型表示装置との違いは、データ線を駆動するデータ線ドライバ回路の構成にある。
すなわち、第1実施形態ではデータ線ドライバ回路15として電流書き込み型の電流ドライバ回路を用いているのに対し、本実施形態ではデータ線ドライバ回路19として電圧書き込み型の電流ドライバ回路(CD)19-1?19-mを用いている。電圧書き込み型の電流ドライバ回路(以下、単に「電流ドライバ回路」と記す)19-1?19-mは、各出力端がデータ線13-1?13-mの各一端に接続されている。」(第33頁第12-23行)

＜記載事項7＞
「[第8回路例]
図22は、電圧書き込み型電流ドライバ回路のさらに他の回路例を示す回路図であり、図中、図21と同等部分には同一符号を付して示している。本例に係る電流ドライバ回路では、図21の回路に、TFT51のゲートとドレインとの間に接続されたリセットTFT57と、TFT51のゲートとTFT52のソースとの間に接続されたデータ書き込みキャパシタ58とを追加した構成となっている。
ところで、図21の回路例では、輝度データが電圧の形で与えられ、それがそのままキャパシタ53に保持され、その保持された電圧に基づいてTFT51がデータ線に電流を流す構成となっているが、この構成では、TFT51のしきい値がばらつくと、(1)式に従って駆動電流がばらつき、画像の品位を損ねる可能性がある。
これに対し、本回路例に係る電圧書き込み型電流ドライバ回路では、リセットTFT57によってTFT51のゲート・ドレインを所定の期間電気的に短絡させる動作を行った後、TFT51のゲートと信号入力線16とをデータ書き込みキャパシタ58によって容量結合させる構成を採ることにより、TFT51のしきい値がばらついても、駆動電流がばらつかないため、画像の品位を損ねることはない。以下に、図23(A)?(D)のタイミングチャートを用いてその具体的な動作説明を行う。
先ず、TFT54がオン状態であるとき、リセットTFT57のゲートに高レベルのリセット信号ｒｓｔを与えることによって当該TFT57をオン状態とする。すると、TFT51のゲート・ドレインが電気的に短絡されるが、このときTFT54がオン状態であって、データ線からTFT54およびTFT51を介してグランドに向かって電流が流れているため、TFT51のゲート・ソース間電圧は、そのしきい値Vｔhよりも高くなっている。
次に、TFT54のゲートに与えられる駆動信号deが低レベルになることによってTFT54がオフ状態になると、TFT51を流れる電流は、所定の時間を経過した後にゼロになる。このとき、そのドレイン・ゲート間がTFT57によって短絡されているため、TFT51のドレインおよびゲートの電位は次第に低下していき、その値がTFT51のしきい値Vｔhとなった状態で安定する。このとき、TFT52のゲートに高レベルの書き込み制御信号ｗeが印加されることで、信号入力線16は所定の電位(本例では、グランドレベル)にされている(以下、この動作をリセット動作と称する)。その後に、信号入力線16に信号電圧Vｗを印加する。
信号入力線16とTFT51のゲートとは、データ書き込みキャパシタ58を介して、即ち容量結合で接続されているため、キャパシタ53,58の容量値をCｏ,Cdとすると、TFT51のゲート電位は概ね
ΔVg=Vｗ×Cd/(Cd+Cｏ) ……(19)
だけ上昇する。信号電圧Vｗの印加前にはVg=Vｔhであったから、TFT51のゲート・ソース間電圧Vgｓは、
Vgｓ=Vｔh+ΔVg
=Vｔh+Vｗ×Cd/(Cd+Cｏ) ……(20)
となる(以下、この動作を被書き込み動作と称する)。
信号電圧Vｗの印加後はTFT52をオフ状態とし、TFT54のゲートに駆動制御信号deを与えることによって当該TFT54をオン状態とすれば、TFT51によってデータ線に電流が流れる。このとき、その電流値Idは(1)式および(20)式から
Id=μCｏｘW/L/2｛Vｗ×Cd/(Cd+Cｏ)｝^(2) ……(21)
となる(以下、この動作を駆動動作と称する)。(21)式はしきい値Vｔhを含まないことから、駆動電流値IdはTFT51のしきい値Vｔhのばらつきによらないことがわかる。」(第35頁第14行-第37頁第12行)

上記記載事項6及び図18の第3実施形態からみて、電流書き込み型画素回路11がマトリクス状に多数配置されたアクティブマトリクス型表示装置において、複数の電圧書き込み型の電流ドライバ回路19-1?19-mを具備するアクティブマトリクス型表示装置が読み取れる。

上記記載事項6には、第3実施形態の構成例を示す図18は、図中、図1と同等部分に同一部号が付して示していると記載されているから、図18に示された電流書き込み型画素回路11と、図1に示された電流書き込み型画素回路11とは、同一部号が付された同等部分であることが読み取れる。また、上記記載事項4、5からみて、図1に示された電流書き込み型画素回路11としては、例えば図35に示した電流書き込み型の画素回路が用いられていることが読み取れる。
したがって、上記記載事項6及び図18の第3実施形態における電流書き込み型画素回路11についても、図1に示された電流書き込み型画素回路11と同様、例えば図35に示した画素回路が用いられていることが読み取れる。
上記記載事項2、5及び図35からみて、OLED121の輝度を制御する電流Idｒｖを供給するTFT122と、前記TFT122のゲートに接続されたキャパシタ123と、を有する電流書き込み型の画素回路11が読み取れる。
上記記載事項2からみて、TFT124に生ずるゲート・ソース間電圧Vgｓと、輝度データが電流の形で画素に与えられる電流Iｗとは、(1)式に示す関係にあるから、前記電圧Vgｓは、前記電流Iｗに応じた電圧であることが読み取れる。また、OLED121に流れる電流Idｒｖと前記電圧Vgｓとは、(2)式に示す関係にあり、前記電圧Vgｓと前記電流Iｗとは、(1)式に示す関係にあるから、前記電流Idｒｖは前記電流Iｗに基づくことが読み取れる。また、図35のキャパシタ123とTFT124との接続関係からみて、TFT124に生ずるゲート・ソース間電圧Vgｓは、キャパシタ123に保持されることが見て取れる。
したがって、上記記載事項6及び図18の第3実施形態のアクティブマトリクス型表示装置は、OLED121の輝度を制御する電流Idｒｖを供給するTFT122と、前記TFT122のゲートに接続されたキャパシタ123と、を有する電流書き込み型の画素回路11であって、輝度データが電流の形で画素に与えられる電流Iｗに応じたゲート・ソース間電圧Vgｓが前記キャパシタ121に保持され、前記電流Iｗに基づいた電流Idｒｖを前記OLED121に流す電流書き込み型の画素回路11が、マトリクス状に多数配置されたものであることが読み取れる。

上記記載事項6及び7からみて、上記記載事項7及び図22には、第3実施形態のアクティブマトリクス型表示装置の電圧書き込み型の電流ドライバ回路の回路例の一つが示されていることが読み取れる。
上記記載事項7及び図22、23からみて、信号電圧Vｗは、信号入力線16に印加される電圧、つまり電圧書き込み型の電流ドライバ回路に入力される電圧であることが読み取れる。また、上記記載事項7の(20)式や、図22に示されたTFT51とキャパシタ53の接続関係からみて、TFT51のゲート・ソース間電圧Vgｓは、信号電圧Vｗに応じた電圧であり、キャパシタ53に保持される電圧であることが読み取れる。
上記記載事項7及び図22からみて、ゲートがキャパシタ53に接続され、前記キャパシタ53に保持された前記電圧Vgｓに応じた電流をデータ線に流すTFT51が読み取れる。
上記記載事項3には、駆動回路は、画像情報を一旦保持した後、電流の形でデータ線に与えると記載されており、当該記載を踏まえて、上記記載事項7及び図22に示された電流ドライバ回路をみた場合、前記電圧Vｗ及び前記電圧Vgｓは、画像情報を示す電圧であることは明らかである。
上記記載事項7及び図22、23からみて、駆動制御信号deにより、TFT51とデータ線を接続して、TFT51がデータ線に電流を流す前に、リセット信号ｒｓｔにより、TFT51のゲート・ドレインを、所定の時間、電気的に短絡する動作を行うリセットTFT57が読み取れる。
したがって、上記記載事項6及び図18の第3実施形態のアクティブマトリクス型表示装置の電圧書き込み型の電流ドライバ回路は、入力された画像情報を示す信号電圧Vｗに応じたゲートソース間電圧Vgｓを保持するキャパシタ53と、ゲートがキャパシタ53に接続され、前記キャパシタ53に保持された前記電圧Vgｓに応じて、データ線に電流を流すTFT51と、データ線に電流を流す前に、TFT51のゲート・ドレインを、所定の時間、電気的に短絡させる動作を行うリセットTFT57とを有していることが読み取れる。

よって、上記記載事項2-7及び図面の記載からみて、引用刊行物1には、以下の発明が記載されているものと認められる。(以下、「引用発明1」という。)

「OLED121の輝度を制御する電流Idｒｖを供給するTFT122と、前記TFT122のゲートに接続されたキャパシタ123と、を有する電流書き込み型の画素回路11であって、輝度データが電流の形で画素に与えられる電流Iｗに応じたゲート・ソース間電圧Vgｓが前記キャパシタ121に保持され、前記電流Iｗに基づいた電流Idｒｖを前記OLED121に流す電流書き込み型の画素回路11が、マトリクス状に多数配置されたアクティブマトリクス型表示装置において、
入力された画像情報を示す信号電圧Vｗに応じたゲート・ソース間電圧Vgｓを保持するキャパシタ53と、
ゲートがキャパシタ53に接続され、前記キャパシタ53に保持された前記電圧Vgｓに応じて、データ線に電流を流すTFT51と、
データ線に電流を流す前に、TFT51のゲート・ドレインを、所定の時間、電気的に短絡させる動作を行うリセットTFT57と
を有する複数の電圧書き込み型の電流ドライバ回路19-1?19-mと、
を具備するアクティブマトリクス型表示装置。」

(2)当審拒絶理由で引用文献2として引用され、本願の優先日前の平成11年12月10日に頒布された刊行物である特開平11-338413号公報(以下、「引用刊行物2」という。)には、図面とともに以下の事項が記載されている。

＜記載事項8＞
「【0033】(3)定電流駆動回路のばらつき
図11のようなm×n個の単純マトリクス配線されたマルチ電子源に列方向配線から駆動電流を与える場合、画素の点灯時間を稼いで明るい表示を得るために、同じ行になるn個の素子は1行の走査時間(1H)中に同時に駆動される1行同時駆動を採用すると、定電流回路はn個必要となる。特に、画像表示装置に応用する場合には列方向配線の数、すなわち定電流回路の数は、数百?数千になり、それらすべての回路の入出力特性(指令値に対する出力値)を全く同じになるようにすることは大変難しい。よって、それぞれの定電流回路に同じ指令値を与えたとしても、実際に素子に流れる電流がばらついてしまう。ひいては、画像表示装置を作成した場合の発光輝度にばらつきがでることになる。
【0034】本発明は、かかる従来の問題点に鑑みてなされたもので、素子特性のばらつきに加えて、駆動回路のばらつきをも補正することにより、電子線放出量を均一にし、ひいては、例えば画像表示装置を作成した場合等において発光輝度を均一にさせることを可能ならしめる電子発生装置、画像形成装置及びそれらの駆動方法を提供しようとするものである。」

＜記載事項9＞
「【0048】LUTa109?LUTc111は、画像表示にあわせて高速で内容を読み出すことのできるRAMやROMなどの半導体メモリである。LUTa109には、電流駆動回路108に関わる補正情報が、LUTb1110,LUTc111にマトリクス配線された表面伝導型放出素子に関わる補正情報が補正テーブルの形で格納されている。演算回路112は、LUTa109?LUTc111に格納されたデータを用いて、全ての表面伝導型放出素子からの電子放出電流が入力される目標Ie値になるように素子に流す電流値を計算し、電流駆動回路108に入力する。」

＜記載事項10＞
「【0051】以上が、画像形成時の動作の概要であるが、次に、補正テーブルの作成方法について説明する。
【0052】図2は、電流駆動回路108に関わる補正情報を取得するときのブロック図である。同図において103?108については図1で説明したものと同一のものである。電流駆動回路108の出力である電流パルス信号は、電流検出回路113を通して、既知の抵抗値を持つ負荷抵抗Rf1?Rfnに供給される電流検出回路113はnチャンネルの電流検出器を内蔵し、個々の電流検出器は、負荷抵抗Rf1?Rfnに比べて十分小さい抵抗値を持つ電流検出抵抗とアンプ、タイミング信号発生回路104から発するタイミングｙ信号によってサンプリングするためのサンプル/ホールド回路を備え、電流検出抵抗の両端に生ずる電位差によって、流れる電流を検出する。負荷抵抗Rf1?Rfnの抵抗値は、選択された表面伝導型放出素子の抵抗値に近い値(数+kΩ)が望ましい。
【0053】補正情報の取得手順は、電流駆動回路108に、実際の画像表示の際に表面伝導型放出素子に流れる電流値とほぼ同等の設定電流値を与え、デコーダ103には、電流駆動回路108の全てのチャネルに同時もしくは順次、特定のパルス幅の電流パルス信号が出力されるような画像信号を与える。そして、その電流パルス信号と同期して電流検出回路113で電流駆動回路108の各チャンネルから流れる電流を計測する。
【0054】1つの設定電流値について計測し、電流駆動回路108の設定電流値に対する出力電流値の特性を、チャンネルごとに、原点を通る直線で近似してもよいが、設定電流値を0[mA]としたときにもある程度の電流が流れてしまうことが考えられるので、複数の設定電流値について同様に計測し、
設定電流値=a×出力電流値+b …(1)
と近似する方がよい。ここで、a,bはチャンネル毎に異なる補正情報である。
【0055】そして、LUTa109に、上記補正情報a,bを格納する。したがって、LUTa109は、タイミング信号発生回路104が発生するアドレス信号により、対応するチャンネル用の補正情報a,bを出力する。」

＜記載事項11＞
「【0067】続いて、上記手法で取得した補正情報を用いて、演算回路112が電流駆動回路108に与える設定電流値を求める方法について、図5を参照しながら説明する。
【0068】まず、ステップS501で、目標放出電流Ieの値を取得する。これは、画像表示パネル101の全面で均一な輝度を得るために設定する。全ての素子で同一の目標値である。この値は、あらかじめ設定されていてメモリに格納されていてもよいし、マイクロコンピュータやホストコンピュータから与えられるようにしてもよい。

(中略)

【0071】こうして求められた電流値を実際に列方向配線に流せば、全ての素子に所望の電流が流れ、均一な放出電流が得られるので、ステップS504では、電流駆動回路108のチャンネル毎の入出力特性を補正して、電流駆動回路108に設定する電流値を求める。すなわち、ステップS503で求められた、列方向配線に流す電流値を出力するような設定電流値を、LUTa109から出力される、前述の式1の係数である補正情報a,bを用いて式1に代入することで求められる。
【0072】最後に、ステップS505で、電流駆動回路108に、ステップS504で求められた設定電流値を設定することで処理を終了する。」

＜記載事項12＞
「【0079】また、階調表現の方法として、パルス幅変調方式を説明したが、振幅変調方式を用いてもよく、その場合は、画像信号に応じて演算回路112に与えられる目標放出電流Ieが変化することになる。」

上記記載事項9-10及び図1-2からみて、電流駆動回路に関わる補正情報は、電流駆動回路が出力する電流を計測することにより、チャンネルごとの電流駆動回路の設定電流値に対する出力電流値の特性を表す補正情報a、bとして求められ、当該補正情報a、bはLUTa109に格納されることが読み取れる。また、上記記載事項11及び図5からみて、演算回路112は、入力される目標放出電流Ieを、LUTa109から出力された補正情報a、bを用いて補正していることが読み取れる。

上記記載事項11の段落【0071】の「ステップS504では、…電流駆動回路108に設定する電流値を求める。」という記載と、図5のS504に示されている「V/I変換回路に設定する電流を求める。」との関係、上記記載事項11の段落【0072】の「ステップS505で、電流駆動回路108に、…設定電流値を設定する…」という記載と、図5のS505に示されている「設定電流値をV/I変換回路に設定する」の関係からみて、電流駆動回路108はV/I変換回路、すなわちアナログ電圧信号が入力され、入力された電圧に応じたアナログ電流信号を出力する回路であることが読み取れる。

上記記載事項12の「また、階調表現の方法として、パルス幅変調方式を説明したが、振幅変調方式を用いてもよく、その場合は、画像信号に応じて演算回路112に与えられる目標放出電流Ieが変化することになる。」という記載からみて、階調表現の方法として振幅変調方式を用いた場合は、電流駆動回路が表示素子に出力する電流の電流値により、画像信号に応じた輝度となるように制御されることになり、電流駆動回路が出力する電流は、マイクロコンピュータやホストコンピュータから演算回路に入力される目標放出電流Ieにより制御されるのであるから、振幅変調方式を用いて表示素子の輝度を制御する際には、画像信号に応じた目標放出電流Ieを演算回路に入力することになることが読み取れる。その場合、演算回路は、画像信号に応じた目標放出電流Ieを、補正情報a、bを用いて補正することが読み取れる。

よって、上記記載事項8-12及び図面の記載からみて、引用刊行物2には、以下の発明が記載されているものと認められる。(以下、「引用発明2」という。)

「電流駆動回路108の出力する電流のばらつきを補正する補正情報a、bを格納するLUTa109と、
前記LUTa109に格納された補正情報a、bを用いて、前記電流駆動回路108に入力される画像信号を補正する演算回路112と、
を具備する装置。」

3 対比
本願発明と引用発明1とを対比する。

引用発明1の「OLED121」は、本願発明の「エレクトロルミネッセンス素子」に相当し、以下同様に、「OLED121の輝度を制御する」は「エレクトロルミネッセンス素子の発光を制御する」に、「TFT122」は「第1薄膜トランジスタ」に、「キャパシタ123」は「第1容量」に、「電流書き込み型の画素回路11」は「画素回路」に相当する。
したがって、引用発明1の「OLED121の輝度を制御する電流Idｒｖを供給するTFT122と、前記TFT122のゲートに接続されたキャパシタ123と、を有する電流書き込み型の画素回路11」は、本願発明の「エレクトロルミネッセンス素子の発光を制御するための第1薄膜トランジスタと、前記第1薄膜トランジスタのゲートに設けられた第1容量と、を有する画素回路」に相当する。

引用発明1の「輝度データが電流の形で画素に与えられる電流Iｗ」、「ゲート・ソース間電圧Vgｓ」は、それぞれ本願発明の「入力された電流信号」、「電圧」に相当する。
引用発明1の「電流Iｗに基づいた電流Idｒｖを前記OLED121に流す」は、電流Iｗに基づいた電流IdｒｖによりOLED121の発光を制御しているから、本願発明の「電流信号に基づいて前記エレクトロルミネッセンス素子を発光させる」に相当する。
したがって、引用発明1の「輝度データが電流の形で画素に与えられる電流Iｗに応じたゲート・ソース間電圧Vgｓが前記キャパシタ121に保持され、前記電流Iｗに基づいた電流Idｒｖを前記OLED121に流す電流書き込み型の画素回路11」は、本願発明の「入力された電流信号に応じた電圧が前記第1容量に保持され、前記電流信号に基づいて前記エレクトロルミネッセンス素子を発光させる画素回路」に相当する。

引用発明1の「マトリクス状に多数配置されたアクティブマトリクス型表示装置」は、本願発明の「行列状に複数配されたアクティブマトリクス表示装置」に相当する。

引用発明1の「入力された画像情報を示す信号電圧Vｗ」について、信号電圧Vｗの電圧値が、電流ドライバ回路がデータ線に出力する電流Idの電流値を制御し、電流Idの電流値が、OLED121の輝度を制御しており、信号電圧Vｗは、その電圧値がOLED121の輝度を示すアナログ信号電圧と認められる。よって、引用発明1の「入力された画像情報を示す信号電圧Vｗ」は、本願発明の「入力されたアナログ映像信号電圧」に相当する。
引用発明1の「信号電圧Vｗに応じたゲート・ソース間電圧Vgｓを保持する」は、電気的にみて、信号電圧Vｗを保持することと等価であるから、本願発明の「アナログ映像信号電圧を保持する」に相当する。
引用発明1の「キャパシタ53」は、本願発明の「第2容量」に相当する。
したがって、引用発明1の「入力された画像情報を示す信号電圧Vｗに応じたゲート・ソース間電圧Vgｓを保持するキャパシタ53」は、本願発明の「入力されたアナログ映像信号電圧を保持するための第2容量」に相当する。

引用発明1の「電圧Vgｓ」、「TFT51」は、それぞれ本願発明の「電圧」、「第2薄膜トランジスタ」に相当する。
引用発明1の「データ線に電流を流す」は、上記記載事項2及び図35からみて、データ線に流した電流は電流書き込み型の画素回路11に流れるものであるから、本願発明の「複数の画素回路のそれぞれにデータ線を介して入力する前記電流信号を出力する」に相当する。
したがって、引用発明1の「ゲートがキャパシタ53に接続され、前記キャパシタ53に保持された前記電圧Vgｓに応じて、データ線に電流を流すTFT51」は、本願発明の「ゲートが前記第2容量に接続され、前記第2容量に保持された電圧に応じて、前記複数の画素回路のそれぞれにデータ線を介して入力する前記電流信号を出力するための第2薄膜トランジスタ」に相当する。

引用発明1の「データ線に電流を流す」、「リセットTFT57」は、それぞれ本願発明の「電流信号を出力する」、「第3薄膜トランジスタ」に相当するから、引用発明1の「データ線に電流を流す前に、TFT51のゲート・ドレインを、所定の時間、電気的に短絡させる動作を行うリセットTFT57」は、本願発明の「電流信号を出力する前に、一旦前記第2薄膜トランジスタのゲートとドレインを短絡するための第3薄膜トランジスタ」に相当する。

引用発明1の「複数の電圧書き込み型の電流ドライバ回路19-1?19-m」は、電流ドライバ回路が出力する電流Idは、その電流値がOLED121の輝度を示しており、アナログ電流信号であると認められるから、本願発明の「アナログ式の複数の電流信号発生回路」に相当する。

引用発明1の対象である「アクティブマトリクス型表示装置」は、本願発明の対象である「アクティブマトリクス表示装置」に相当する。

したがって、本願発明と引用発明1の両者は、以下の一致点で一致し、以下の相違点で相違する。

＜一致点＞
「エレクトロルミネッセンス素子の発光を制御するための第1薄膜トランジスタと、前記第1薄膜トランジスタのゲートに設けられた第1容量と、を有する画素回路であって、入力された電流信号に応じた電圧が前記第1容量に保持され、前記電流信号に基づいて前記エレクトロルミネッセンス素子を発光させる画素回路が、行列状に複数配されたアクティブマトリクス表示装置において、
入力されたアナログ映像信号電圧を保持するための第2容量と、
ゲートが前記第2容量に接続され、前記第2容量に保持された電圧に応じて、前記複数の画素回路のそれぞれにデータ線を介して入力する前記電流信号を出力するための第2薄膜トランジスタと、
前記電流信号を出力する前に、一旦前記第2薄膜トランジスタのゲートとドレインを短絡するための第3薄膜トランジスタと、
を有するアナログ式の複数の電流信号発生回路と、
を具備することを特徴とするアクティブマトリクス表示装置。」

＜相違点＞
本願発明では、複数の電流信号発生回路から出力される電流信号のばらつきを補正するための補正値を記憶する記憶回路と、前記記憶回路に記憶された補正値に基づいて、前記電流信号発生回路に入力されるアナログ映像信号電圧を補正するための補正回路とを備えているのに対して、引用発明1では、そのような構成を備えていない点。

4 判断
上記相違点について検討する。
引用刊行物1の上記記載事項7及び図22からみて、引用発明1の電圧書き込み型の電流ドライバ回路が出力する電流の電流値Idは、当該電流値Idを示す(21)式にしきい値Vｔhが含まれていないことからも分かるように、電流ドライバ回路を構成するTFT51のしきい値Vｔhに基づくものでないから、引用発明1の電流ドライバ回路の駆動電流は、TFT51のしきい値のばらつきによっては、ばらつかないことが読み取れる。
しかしながら、引用刊行物1の上記記載事項1によれば、TFTは、その材料や製造過程に起因して、「しきい値Vｔh」だけでなく、「キャリア移動度μ」などもばらつくものといえ、引用発明1の電流ドライバ回路の駆動電流は、その電流値を示す上記(21)式に移動度μの項が含まれているから、TFT51の移動度μのばらつきに応じて、ばらつくものであると解される。つまり、引用発明1の電流ドライバ回路には、駆動電流のばらつきをなくすという課題が、依然として残っているといえる。

一方、引用刊行物2の上記記載事項8からみて、引用発明2は、各列毎に定電流回路を接続して、1行同時に電流駆動を行う場合、すべての定電流回路の入出力特性(指令値に対する出力値)を全く同じにすることが難しいため、補正により駆動回路のばらつきを補正する発明である。そして、電流駆動回路をトランジスタを用いて構成すること、及びトランジスタの移動度を含む各特性は一般にばらつくものであり、その結果トランジスタが出力する電流がばらつくことはいずれも技術常識であるから、引用刊行物2には明記こそされていないが、引用発明2の電流駆動回路のばらつきを補正することの中に、電流駆動回路を構成するトランジスタの移動度を含む各特性のばらつきによる駆動電流のばらつきを補正することが想定されていることは、当業者にとって明らかである。

してみると、引用発明1に依然として残っている上記課題を解決するためには、引用発明2を引用発明1に適用すれば良いことは当業者にとって明らかであり、また、表示装置の駆動回路として、デジタル信号により駆動されるものや、アナログ信号により駆動されるものは周知であるから、引用発明2の演算回路112により補正された画像信号を、デジタル信号、アナログ信号のいずれで、表示装置の駆動回路に供給するかは、当該駆動回路がデジタル信号、アナログ信号のいずれで駆動されるかに合わせて、当業者が適宜に変更し得ることに過ぎない。
よって、引用発明1に、複数の電流信号発生回路から出力される電流信号のばらつきを補正するための補正値を記憶する記憶回路と、前記記憶回路に記憶された補正値に基づいて、前記電流信号発生回路に入力されるアナログ映像信号電圧を補正するための補正回路とを備えることは、当業者が容易に想到し得ることである。

したがって、上記相違点に係る本願発明の発明特定事項は、引用発明1、2及び技術常識に基づいて、当業者が容易に想到し得るものである。

そして、本願発明によって奏される効果は、引用刊行物1、2の記載及び技術常識から、当業者が予測し得る程度のものに過ぎない。

したがって、本願発明は、引用発明1、2及び技術常識に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

第4 むすび
以上のとおり、本願発明は、引用発明1、2及び技術常識に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
したがって、他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。

よって、結論のとおり審決する。
 
審理終結日 2010-03-09 
結審通知日 2010-03-16 
審決日 2010-03-29 
出願番号 特願2005-343746(P2005-343746)
審決分類 P 1 8・ 121- WZ (G09G)
最終処分 不成立  
前審関与審査官 西島 篤宏  
特許庁審判長 江塚 政弘
特許庁審判官 濱本 禎広
飯野 茂
発明の名称 アクティブマトリクス表示装置及びその駆動制御方法  
代理人 山口 芳広  
代理人 渡辺 敬介  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ