• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1219414
審判番号 不服2006-18876  
総通号数 128 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2010-08-27 
種別 拒絶査定不服の審決 
審判請求日 2006-08-29 
確定日 2010-07-01 
事件の表示 特願2000-189026「集積回路」拒絶査定不服審判事件〔平成13年2月16日出願公開,特開2001-44140〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 1 手続の経緯
本願は,平成12年6月23日(パリ条約による優先権主張1996年12月23日,米国,1999年6月25日,米国)の出願であって,平成17年12月20日付けで手続補正がなされ,平成18年5月26日付けで拒絶査定がなされ,これに対し,同年8月29日に拒絶査定不服審判が請求されるとともに,同年9月28日付けで手続補正がなされ,その後当審において,平成21年7月3日付けで拒絶の理由を通知したところ,平成22年1月6日付けで手続補正がなされたものである。
なお,本願は,「パリ条約による優先権主張1996年12月23日,米国」の出願から12か月以内になされたものではないから,上記2件の優先権主張のうち「パリ条約による優先権主張1996年12月23日,米国」の優先権主張は,認めることができない。

2 本願発明について
本願の請求項1?5に係る発明は,平成22年1月6日付けの手続補正により補正された明細書及び図面の記載からみて,その特許請求の範囲の請求項1?5に記載された事項により特定されるものであり,その内の請求項5に係る発明(以下「本願発明5」という。)は,次のとおりのものである。
「【請求項5】 基板と,
前記基板の上に形成された少なくとも1つの高k誘電体材料層と,
前記高k誘電体材料層の上に直接形成された電極と,
を有し,ストレスフリー酸化物層と,前記高k誘電体材料層との間に,成長酸化物層が形成されている
ことを特徴とする集積回路。」

3 引用例に記載された発明
(1)当審における拒絶の理由に引用された特開平8-264777号公報(平成8年10月11日出願公開,以下「引用例1」という。)には,次の記載がある。
ア 「【0001】
【産業上の利用分野】本発明は半導体装置,特に電界効果型トランジスターに関する。
【0002】
【従来の技術】図11乃至図13は,従来の技術に依る半導体装置の一部としての電界効果型トランジスターの製造工程の断面図である。この電界効果型トランジスターは次のようにして製造される。」
イ 図1及び図2を参照して,「【0020】この,図1に示される電界効果型トランジスターは次のようにして製造される。すなわち,先ず,図2(a)に示されるように例えばP型シリコン基板1のPウエル形成領域に例えばBイオンを100keV,2.0E13cm^(-2)で注入した後にNウエル形成領域に例えばPイオンを160keV,6.4E12cm^(-2)で注入し,その後に例えば1190℃,150分の熱工程を経る事に依りPウエル領域2及びNウエル領域3を形成する。続いて例えばLOCOS法に依り素子分離領域4を形成する。」
ウ 図2及び図3を参照して,「【0023】次に,図2(c)に示される工程が行われる。すなわち例えば750℃の10%HC1酸素雰囲気でシリコン基板の表面を酸化する事に依り厚さ5nmの酸化膜18を形成する。そして前記シリコン酸化膜18の上に例えばスパッタ法に依り例えば厚さ2nmのチタン酸ストロンチウム19を堆積する。
【0024】そして,図2(d)に示される工程が行われる。すなわち,前記チタン酸ストロンチウム膜19の上に,例えばスパッタ法に依り例えば厚さ200nmのタングステン8を堆積する。続いて,図3(a)に示される工程が行われる。すなわち例えばRIE法に依り前記タングステン膜8を切ってゲート電極9を形成する。
【0025】次に,図3(b)に示される工程が行われる。すなわち,Nチャネル電界効果型トランジスターのソース,ドレイン形成領域に例えばAsイオン10を20keV,4.0E13cm^(-2)で注入し,Pチャネル電界効果型トランジスターのソース,ドレイン形成領域に例えばBF_(2)イオン10を15keV,2.0E14cm^(-2)で注入する。」
エ 「【0032】また,本実施例に於いてはゲート絶縁膜もゲート側壁も比較的誘電率の高い物質と比較的誘電率の低い物質との各々二種類の物質より形成されているが,ゲート絶縁膜およびゲート側壁の少なくとも一方を三種類以上の物質で形成しても,ゲート電極側が比較的誘電率の高い物質よりなり且つゲート電極と反対側が比較的誘電率の低い物質よりなるのであれば本発明と同様の効果が得られる事も亦言うまでもない。」
(2)上記(1)アによれば,引用例1に記載された発明は,半導体装置の一部としての電界効果型トランジスター,すなわち,電界効果型トランジスターを含む半導体装置に関するものである。
(3)上記(1)イ及びウによれば,引用例1には,P型シリコン基板1の表面を酸化することによりシリコン酸化膜18を形成し,シリコン酸化膜18の上にチタン酸ストロンチウム19を堆積することが記載されている。したがって,引用例1には,P型シリコン基板1と,P型シリコン基板1の表面を酸化して形成したシリコン酸化膜18と,シリコン酸化膜18の上に形成されたチタン酸ストロンチウム19が開示されている。そうすると,チタン酸ストロンチウム19は,P型シリコン基板1の表面に形成したシリコン酸化膜18の上に形成されているのであり,また,図2及び図3におけるチタン酸ストロンチウム19とP型シリコン基板1との位置関係を参酌すれば,チタン酸ストロンチウム19が少なくともP型シリコン基板1の上に形成されていることは,明らかである。
(4)上記(1)ウによれば,引用例1には,チタン酸ストロンチウム膜19の上にタングステン8を堆積し,タングステン膜8を切ってゲート電極9を形成することが記載され,また,図3におけるチタン酸ストロンチウム19とゲート電極9との位置関係を参酌すれば,引用例1には,チタン酸ストロンチウム膜19の上に直接形成されたゲート電極9が開示されている。
(5)よって,引用例1には,以下の発明(以下「引用発明」という。)が記載されている。
「P型シリコン基板1と,
P型シリコン基板1の表面を酸化して形成したシリコン酸化膜18と,
P型シリコン基板1の上に形成されたチタン酸ストロンチウム19と,
チタン酸ストロンチウム膜19の上に直接形成されたゲート電極9と,
を有している
ことを特徴とする電界効果型トランジスターを含む半導体装置。」

4 本願発明5と引用発明との対比
(1)引用発明の「P型シリコン基板1」は,本願発明5の「基板」に相当する。
(2)例えば当審における拒絶の理由に引用された欧州特許出願公開第0851473号明細書(1998年7月1日出願公開)のClaim3及び4に記載されているように,チタン酸ストロンチウム(SrTiO_(3))は,ペロボスカイト型の材料であって,高k誘電体材料である。そうすると,引用発明の「チタン酸ストロンチウム膜19」は本願発明5の「高k誘電体材料層」に相当するから,引用発明の「P型シリコン基板1の上に形成されたチタン酸ストロンチウム19」は,本願発明5の「前記基板の上に形成された少なくとも1つの高k誘電体材料層」に相当する。
(3)引用発明の「ゲート電極9」は本願発明5の「電極」に相当するから,引用発明の「チタン酸ストロンチウム膜19の上に直接形成されたゲート電極9」は,本願発明5の「前記高k誘電体材料層の上に直接形成された電極」に相当する。
(4)本願明細書には,成長酸化物層について,次の記載がある。
「【0014】図1に戻って,モノクリスタラインシリコンである酸化可能基板101は,その上に成長した,薄い二酸化シリコン層を有する。この層の厚さは,3-8Åのオーダーで,低圧(1Torr以下)で,650-850℃で熱成長で形成される。この二酸化シリコン層は,誘電体スタックの第1層であり,シリコン製基板のパシベーション層として用いられる。熱成長した二酸化シリコン層は,高速熱酸化により形成されるが,この酸化ステップは,低温プラズマの酸化プロセス,あるいはUVO_(3)プロセスでも実行することができる。紫外線波長放射を用いて,オゾンを活性化することは公知である。このプラズマ酸化を用いて,成長酸化物層を形成することができる。図2は,低温プラズマプロセスと,UVオゾンプロセスの両方のプロセスパラメータを表す表である。基板は,酸化可能シリコンであるが,他の基板も用いることができる。このような基板の例には,III-V半導体と,SiGe半導体が含まれる。」
この記載によれば,本願発明5の「成長酸化物層」は,熱酸化により形成される場合も含むものである。そうすると,引用発明の「シリコン酸化膜18」は,P型シリコン基板1の表面を酸化して形成したものであり,また,上記3(3)によれば,シリコン酸化膜18の上にはチタン酸ストロンチウム19が堆積されていることから,引用発明の「シリコン酸化膜18」は,本願発明5の成長酸化物層がストレスフリー酸化物層と高k誘電体材料層との間に形成されることは別にして,本願発明5の「成長酸化物層」に対応する。
(5)上記3(1)イ及びウによれば,引用例1には,LOCOS法により素子分離領域4を形成すること,及び,Nチャネル電界効果型トランジスターとPチャネル電界効果型トランジスターを形成することが記載されているから,引用発明の「電界効果型トランジスターを含む半導体装置」が「集積回路」であることは,明らかである。
(6)以上のことを踏まえると,本願発明5と引用発明とは,
「基板と,
前記基板の上に形成された少なくとも1つの高k誘電体材料層と,
前記高k誘電体材料層の上に直接形成された電極と,
を有し,成長酸化物層が形成されている
ことを特徴とする集積回路。」
である点で一致し,以下の点で相違する。
相違点:本願発明5は,ストレスフリー酸化物層と前記高k誘電体材料層との間に,成長酸化物層が形成されているのに対して,引用発明は,「ストレスフリー酸化物層」を有していないことから,チタン酸ストロンチウム膜19の下にシリコン酸化膜18が形成されてはいるものの,「ストレスフリー酸化物層」とチタン酸ストロンチウム膜19との間に,シリコン酸化膜18が形成されていない点。

5 当審の判断
(1)まず,本願明細書には,ストレスフリーの酸化物層について,次の記載がある。
「【0011】薄い酸化物ゲート誘電体層の欠陥の主要なファクタは,成長の際導入される極小孔(micropores)と酸化物層内の本来的なストレスである。二酸化シリコン内に形成された,マイクロポアネットワークは,拡散マス位相とリーク電流に対する短絡パスを引き起こす。さらにまた,二酸化シリコン層内のストレスは,マイクロポアのサイズと密度の両方を増加させる。そのため,低欠陥密度を有する薄い誘電体層を開発する際には,初期欠陥密度を減らすことばかりでなく,ストレス収納層を用いて,シリコンと二酸化シリコンのインタフェース近傍に,局部的ストレス傾斜を減少させることが必要である。このために,誘電体層内にインタフェースを用い,ストレスのクッションと欠陥のシンク(取り込み)として機能することが必要である。本発明の一実施例においては,この層は,インタフェースにおける酸化反応により,第1成長酸化物層の下に成長した二酸化シリコン層(ストレスフリー酸化物層とも称する)である。この酸化物層は,擬似平行状態のもとで成長し,アニールされる(annealed out)トラップとなり,そして,新たに成長したに酸化シリコンにより形成された,ほぼ平面上の,ほとんどストレスフリーのシリコン-二酸化シリコンインタフェースとなる。」
この記載によれば,本願発明5の「ストレスフリーの酸化物層」は,初期欠陥密度を減らすことばかりでなく,ストレス収納層を用いて,シリコンと二酸化シリコンのインタフェース近傍に,局部的ストレス傾斜を減少させ,ストレスのクッションと欠陥のシンク(取り込み)として機能するものである。
(2)これに対し,当審における拒絶の理由に引用された特開平1-204435号公報(平成1年8月17日出願公開,以下「引用例2」という。)には,次の記載がある。
ア 「一般的に,当業者ならば電界効果トランジスタのソース,ゲートおよびドレインのサイズの縮小を最初に考えるが,寸法を縮小しなければならないデバイス素子には例えば,ゲート誘電体に通常使用される誘電体膜なども含まれる。現在,これらの大部分のデバイス素子の厚さとしては数十nm未満が望ましいとされている。しかし,ゲート誘電体が薄くなるにつれて,低欠陥密度(D_(0))および誘電体加工性を含む誘電体の品質の重要性がデバイス性能に対して高まる。」(2頁右上欄13行?左下欄2行)
イ 「従って,本発明の目的はゲート誘電体としてばかりでなくその他の用途にも最適な多層構造誘電体を提供することである。」(3頁左下欄15?17行)
ウ 第1図の符号9で示される膜について,「アニーリング工程中に新たに成長するSiO_(2)は,蒸着層および熱成長層の多孔質構造体を通してSi/SiO_(2)界面に種(酸素)が拡散輸送されることにより形成される。」(4頁右上欄4?7行)
エ 「第1図を参照する。シリコン基板1を使用する。厚さが約5nmの薄膜,すなわち熱酸化物の第1の層3を常法により成長させる。厚さが約5nmの酸化物層(すなわち,第2の層5)はテトラエトキシシラン(TEOS)を減圧CVD法により分解蒸着させることにより形成される。」(4頁左下欄1?6行)
オ 「新たな酸化物層9は厚さδを有し,アニール中のSiO_(2)/Si界面の移動距離である。層3と層9との間の界面は水平線で示されている。層3および層5は酸化種(すなわち,酸素)の拡散輸送を可能にするものでなければならない。」(4頁右下欄12?16行)
カ 「低D_(0)を得るためには,欠陥密度を低下させなければならないばかりか,誘電体膜中に応力吸収界面を形成させることにより局部的な応力勾配を低下させなければならない。」(5頁左上欄15?18行)
キ 「新たに成長したSiO_(2)は,その成長が応力クッションとして機能する界面によりもたらされた応力吸収条件下で起こるので,熱成長および蒸着酸化物よりも構造的に優れている。界面はまた,欠陥シンクとして,および,大気雰囲気からSi/SiO_(2)界面へのアルカリ金属イオンの拡散輸送の障壁としても機能する。緻密化アニール中の酸化反応は界面トラップ数の減少と共に,同時に,界面応力勾配,粗さおよび凹凸数も減少させる。」(5頁左下欄18行?右下欄7行)
ク 「最終工程は緩和な酸化性雰囲気下における緻密化アニールである。この処理工程中,ほぼ平衡な条件中で新たなSiO_(2)層が成長し,Si/SiO_(2)界面中のトラップ,応力勾配および凹凸を減少させる。」(7頁右下欄10?14行)
これらの記載によれば,引用例2に記載された発明の「新たな酸化物層9」は,「その成長が応力クッションとして機能する界面によりもたらされた応力吸収条件下で起こる」ものであり,「欠陥シンク」として機能し,「界面応力勾配」を減少させるものであるから,本願発明5の「ストレスフリーの酸化物層」に相当するものである。
また,上記ア,イ,エ,オの記載,及び,FIG.1における新たな酸化膜9と第1の層3と第2の層5の位置関係を参酌すれば,引用例2には,新たな酸化膜9の上に形成された厚さが約5nmの熱酸化物の第1の層3の上に,厚さが約5nmの酸化物層の第2の層5が形成された多層構造のゲート誘電体を有する電界効果トランジスタが開示されている。
(3)ここで,上記3(1)エによれば,引用例1には,「本実施例に於いてはゲート絶縁膜もゲート側壁も比較的誘電率の高い物質と比較的誘電率の低い物質との各々二種類の物質より形成されているが,ゲート絶縁膜およびゲート側壁の少なくとも一方を三種類以上の物質で形成しても,ゲート電極側が比較的誘電率の高い物質よりなり且つゲート電極と反対側が比較的誘電率の低い物質よりなるのであれば本発明と同様の効果が得られる」と記載されているから,ゲート電極側が比較的誘電率の高い物質よりなり,ゲート電極と反対側が比較的誘電率の低い物質よりなるのであれば,ゲート絶縁膜を三種類以上の物質で形成してもよいこと,すなわち,比較的誘電率の低い三種類目の物質をゲート電極と反対側に形成してもよいことが開示されている。
(4)そして,上記3(1)ウによれば,引用例1は,厚さ5nmの酸化膜18の上に厚さ2nmのチタン酸ストロンチウム19を堆積したゲート絶縁膜を有する電界効果型トランジスターに関するものであり,また,上記(2)によれば,引用例2は,厚さが約5nmの熱酸化物の第1の層3と厚さが約5nmの酸化物層の第2の層5が形成された多層構造のゲート誘電体を有する電界効果トランジスタに関するものであるから,引用発明と引用例2に記載された発明はともに,数nmの絶縁膜の多層構造からなるゲート絶縁膜を有する電界効果型トランジスタに関連する技術である。そうすると,引用例2に記載された発明の「新たな酸化物層9」は,酸化物であって比較的誘電率の低い物質であるから,引用発明の「ゲート電極と反対側に形成してもよい比較的誘電率の低い三種類目の物質」として,引用発明と同様に多層構造のゲート絶縁膜を有する電界効果型トランジスタに関連する技術である引用例2に記載された発明の「新たな酸化物層9」を採用すれば,当該「新たな酸化物層9」と,引用発明の「チタン酸ストロンチウム膜19」及び「シリコン酸化膜18」との位置関係は,「新たな酸化物層9」と「チタン酸ストロンチウム膜19」との間に「シリコン酸化膜18」が形成されるものとなることは,明らかである。したがって,引用発明に,引用例2に記載された発明の「新たな酸化物層9」を適用し,本願発明5のごとく,「ストレスフリー酸化物層と,前記高k誘電体材料層との間に,成長酸化物層が形成されている」構成とすることは,当業者が容易に想到し得るものである。

6 むすび
以上検討したとおり,本願発明5は,引用発明及び引用例2に記載された発明に基づいて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。したがって,本願は,他の請求項に係る発明について検討するまでもなく,拒絶すべきものである。
よって,結論のとおり審決する。
 
審理終結日 2010-02-05 
結審通知日 2010-02-08 
審決日 2010-02-19 
出願番号 特願2000-189026(P2000-189026)
審決分類 P 1 8・ 121- WZ (H01L)
最終処分 不成立  
前審関与審査官 國島 明弘  
特許庁審判長 廣瀬 文雄
特許庁審判官 小野田 誠
安田 雅彦
発明の名称 集積回路  
代理人 臼井 伸一  
代理人 本宮 照久  
代理人 越智 隆夫  
代理人 岡部 正夫  
代理人 加藤 伸晃  
代理人 朝日 伸光  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ