• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 特17条の2、3項新規事項追加の補正 特許、登録しない。 H01L
管理番号 1223433
審判番号 不服2007-33022  
総通号数 131 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2010-11-26 
種別 拒絶査定不服の審決 
審判請求日 2007-12-06 
確定日 2010-09-09 
事件の表示 特願2003-373499「半導体装置」拒絶査定不服審判事件〔平成17年5月26日出願公開,特開2005-136351〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
本願は,平成15年10月31日の出願であって,平成19年5月1日付けで拒絶理由が通知され,同年7月6日に意見書及び手続補正書が提出されたが,同年10月29日付けで拒絶査定がされ,これに対し,同年12月6日に審判請求がされるとともに,同年12月28日に手続補正書が提出されたものである。

第2 平成19年12月28日に提出された手続補正書による補正(以下「本件補正」という。)についての補正却下の決定

[補正却下の決定の結論]
本件補正を却下する。

[理由]
1 本件補正の内容
本件補正は,特許請求の範囲の請求項1についての補正及び明細書の記載についての補正を含むものであるところ,これらの補正内容は,次のとおりである(下線は補正箇所を示す。)。

(1)請求項1の記載を次のように補正すること。
「【請求項1】
半導体領域上に絶縁膜を介して形成されたゲートと,
前記半導体領域の表層において,前記ゲートに整合して形成されてなる第1の不純物拡散領域と,
前記ゲートの両側面に形成された第1のサイドウォールと,
前記表層において,前記第1のサイドウォールに整合して,前記第1の不純物拡散領域より深く形成されてなる第3の不純物拡散領域と,
前記表層において,前記ゲートから前記第3の不純物拡散領域を介して離間し,前記第3の不純物拡散領域により前記第1の不純物拡散領域から隔てられてなる第2の不純物拡散領域と
を含み,
前記第3の不純物拡散領域は,前記第2の不純物拡散領域の不純物の前記第1の不純物拡散領域への拡散を抑制する拡散抑制元素により形成されており,導入されている不純物が前記拡散抑制元素のみであることを特徴とする半導体装置。」

(2)明細書の段落【0006】の記載を次のように補正すること。
「【0006】
本発明の半導体装置は,半導体領域上に絶縁膜を介して形成されたゲートと,前記半導体領域の表層において,前記ゲートに整合して形成されてなる第1の不純物拡散領域と,前記ゲートの両側面に形成された第1のサイドウォールと,前記表層において,前記第1のサイドウォールに整合して,前記第1の不純物拡散領域より深く形成されてなる第3の不純物拡散領域と,前記表層において,前記ゲートから前記第3の不純物拡散領域を介して離間し,前記第3の不純物拡散領域により前記第1の不純物拡散領域から隔てられてなる第2の不純物拡散領域とを含み,前記第3の不純物拡散領域は,前記第2の不純物拡散領域の不純物の前記第1の不純物拡散領域への拡散を抑制する拡散抑制元素により形成されており,導入されている不純物が前記拡散抑制元素のみである。」

2 本件補正の適否について
(1)審判請求時の補正は,願書に最初に添付した明細書又は図面(以下,まとめて「当初明細書等」という。)に記載した事項の範囲内においてするものでなければならない(平成18年法律第55号改正附則3条1項によりなお従前の例によるとされる同法による改正前の特許法17条の2第3項)。ここで,当初明細書に記載した事項の範囲内においてするものといえるためには,補正が,当業者によって明細書又は図面のすべての記載を総合することにより導かれる技術的事項との関係において,新たな技術的事項を導入しないものでなければならない。
そこで,次に,本件補正の上記内容が,この要件を満たすかどうか検討する。

(2)「第3の不純物拡散領域は」「拡散抑制元素により形成されており,導入されている不純物が拡散抑制元素のみである」ことが,請求項1と明細書の段落【0006】に共通する補正内容となっている。
しかし,当初明細書等には,これに相当する記載は見当たらず,当初明細書等のすべての記載を総合しても,このような技術的事項は導かれない。
その理由は,以下のとおりである。

(3)当初明細書等の記載内容
ア 本願の当初明細書等には,次の記載がある(下線は当審で付加したもの。以下同じ。)。
(ア)特許請求の範囲
「【請求項1】
半導体領域上に絶縁膜を介して形成されたゲートと,
前記半導体領域の表層において,前記ゲートに整合して形成されてなる第1の不純物拡散領域と,
前記表層において,前記ゲートから離間して形成されてなる第3の不純物拡散領域と,
前記表層において,前記ゲートから前記第3の不純物拡散領域を介して離間し,前記第3の不純物拡散領域により前記第1の不純物拡散領域から隔てられてなる第2の不純物拡散領域と
を含み,
前記第3の不純物拡散領域は,前記第2の不純物拡散領域の不純物の拡散を抑制する拡散抑制元素を含み形成されていることを特徴とする半導体装置。」
(イ)発明の詳細な説明の記載
「【0006】
本発明の半導体装置は,半導体領域上に絶縁膜を介して形成されたゲートと,前記半導体領域の表層において,前記ゲートに整合して形成されてなる第1の不純物拡散領域と,前記表層において,前記ゲートから離間して形成されてなる第3の不純物拡散領域と,前記表層において,前記ゲートから前記第3の不純物拡散領域を介して離間し,前記第3の不純物拡散領域により前記第1の不純物拡散領域から隔てられてなる第2の不純物拡散領域とを含み,前記第3の不純物拡散領域は,前記第2の不純物拡散領域の不純物の拡散を抑制する拡散抑制元素を含み形成されている。」
「【0007】
本発明の半導体装置の製造方法は,半導体領域上に絶縁膜を介してゲート形成する工程と,前記ゲートをマスクとして前記半導体領域の表層に不純物を導入し,第1の不純物拡散領域を形成する工程と,前記ゲートの両側面に第1のサイドウォールを形成する工程と,前記ゲート及び前記第1のサイドウォールをマスクとして前記半導体領域の表層に拡散抑制元素を導入し,アモルファス状態の第3の不純物拡散領域を形成する工程と,前記ゲートの両側面で前記第1のサイドウォールを覆うように第2のサイドウォールを形成する工程と,前記ゲート,前記第1及び第2のサイドウォールをマスクとして前記半導体領域の表層に前記第1の不純物拡散領域よりも深く不純物を導入し,第2の不純物拡散領域を形成する工程とを含む。」
「【0011】
これに対して本発明のMOSトランジスタでは,図1(b)に示すように,ゲート電極2をマスクとしたイオン注入によりエクステンション領域3を形成した後,ゲート電極2及び第1のサイドウォール4をマスクとして,ソース/ドレイン5の不純物の拡散抑制機能を有する物質(拡散抑制元素)をイオン注入し,半導体基板1の表層のサイドウォール4に整合する部位を非晶質化してアモルファス状態の拡散抑制領域6を形成する。そして,ゲート電極2,第1のサイドウォール4及び第2のサイドウォール7をマスクとしたイオン注入により,前記表層の第2のサイドウォール7に整合する部位にソース/ドレイン5を形成する。
【0012】
拡散抑制元素としては,エクステンション領域3及びソース/ドレイン5の不純物がn型不純物である場合には,砒素(As),ゲルマニウム(Ge),窒素(N),フッ素(F)及び炭素(C)から選ばれた少なくとも1種を,エクステンション領域3及びソース/ドレイン5の不純物がp型不純物である場合には,ゲルマニウム(Ge),窒素(N),フッ素(F),炭素(C)及びインジウム(In)から選ばれた少なくとも1種をそれぞれ用いることが好適である。
【0013】
このようにして,エクステンション領域3とソース/ドレイン4とが拡散抑制領域6で隔てられ,ソース/ドレインからの不純物の不純物の横方向拡散が拡散抑制領域6で確実に抑止される。従って,ソース/ドレインの比較的深く高不純物濃度に形成して,ロールオフ特性を劣化させることなく,ジャンクションリークの低減及びコンタクト抵抗及びシート抵抗の低減を可能とし,MOSトランジスタの更なる微細化及び高性能化を実現することができる。」
「【0015】
図2?図5は,本実施形態によるCMOSトランジスタの製造方法を工程順に示す概略断面図である。
先ず,図2(a)に示すように,p型のシリコン半導体基板11の素子分離領域に素子分離構造,ここでは素子分離領域に溝を形成し,絶縁材料で埋め込むSTI(Shallow Trench Isolation)法による素子分離構造12を形成し,活性領域13a,13bを画定する。ここで,活性領域13aがnMOSトランジスタの形成領域,活性領域13bがpMOSトランジスタの形成領域となる。そして,活性領域13aにはp型不純物,活性領域13bにはn型不純物をそれぞれイオン注入し,p型ウェル14a及びn型ウェル14bをそれぞれ形成する。
【0016】
続いて,図2(b)に示すように,p型ウェル14a及びn型ウェル14bの表面に酸窒化法によりシリコン酸窒化からなるゲート絶縁膜15を形成した後,CVD法により多結晶シリコン膜を堆積し,この多結晶シリコン膜(及びゲート絶縁膜15)をフォトリソグラフィー及びそれに続くドライエッチングにより加工して,ゲート電極16をパターン形成する。なお,ゲート絶縁膜15はシリコン酸化膜で形成しても良い。
【0017】
続いて,先ず活性領域13aにエクステンション領域及びポケット領域を形成する。
具体的には,図2(c)に示すように,活性領域13bをフォトレジスト31で覆い,ゲート電極16及びフォトレジスト31をマスクとして,活性領域13aの表層にn型不純物,ここでは砒素(As)を加速エネルギーが1keV?5keV,ドーズ量が5×10^(14)/cm^(2)?2×10^(15)/cm^(2),傾斜角(基板表面における法線からの傾斜角度)が0°の注入条件でイオン注入して,エクステンション領域17aを形成する。
【0018】
続いて,同様にゲート電極16及びフォトレジスト31をマスクとして,活性領域13aの表層にp型不純物,ここではインジウム(In)を加速エネルギーが30keV?100keV,ドーズ量が5×10^(12)/cm^(2)?1.5×10^(13)/cm^(2),傾斜角が0°?45°の注入条件で4方向からイオン注入(4回のイオン注入)して,ポケット領域18aを形成する。その後,フォトレジスト31を灰化処理等により除去する。
【0019】
続いて,今度は活性領域13bにエクステンション領域及びポケット領域を形成する。
具体的には,図3(a)に示すように,活性領域13aをフォトレジスト32で覆い,ゲート電極16及びフォトレジスト32をマスクとして,活性領域13bの表層にp型不純物,ここではホウ素(B)を加速エネルギーが0.1keV?1keV,ドーズ量が5×10^(14)/cm^(2)?2×10^(15)/cm^(2),傾斜角が0°の注入条件でイオン注入して,エクステンション領域17bを形成する。
【0020】
続いて,同様にゲート電極16及びフォトレジスト32をマスクとして,活性領域13bの表層にn型不純物,ここではアンチモン(Sb)を加速エネルギーが30keV?100keV,ドーズ量が5×10^(12)/cm^(2)?1.5×10^(13)/cm^(2),傾斜角が0°?45°の注入条件で4方向からイオン注入(4回のイオン注入)して,ポケット領域18bを形成する。その後,フォトレジスト32を灰化処理等により除去する。
【0021】
続いて,図3(b)に示すように,活性領域13a,13bを含む半導体基板1の全面に絶縁膜を堆積し,このシリコン酸化膜の全面を異方性ドライエッチング(エッチバック)して,ゲート電極16の両側面のみにシリコン酸化膜を堆積し,膜厚10nm?50nm程度に第1のサイドウォール19を形成する。ここで,第1のサイドウォール19の絶縁膜は,事前に形成したエクステンション領域17a,17b及びポケット領域18a,18bの不純物が拡散しない程度の温度条件による熱処理で成膜できる絶縁材料を用い,当該温度で成膜することが好適である。具体的には,例えばBTBAS(Bis Tertiary-Butylamino Silane:ビスターシャルブチルアミノシラン)及び酸素を原料として用い,熱CVD法により500℃?580℃の範囲内の成膜温度,5分?20分間の成膜時間でシリコン酸化膜を形成する。
【0022】
続いて,先ず活性領域13aに拡散抑制領域を形成する。
具体的には,図3(c)に示すように,活性領域13bをフォトレジスト33で覆い,ゲート電極16,第1のサイドウォール19及びフォトレジスト33をマスクとして,活性領域13aの表層に拡散抑制元素,ここではここでは砒素(As)を加速エネルギーが3keV?15keV,ドーズ量が5×10^(14)/cm^(2)?3×10^(15)/cm^(2),傾斜角が0°の注入条件でイオン注入して,アモルファス状態の拡散抑制領域20aを形成する。その後,フォトレジスト33を灰化処理等により除去する。
【0023】
続いて,今度は活性領域13bに拡散抑制領域を形成する。
具体的には,図4(a)に示すように,活性領域13aをフォトレジスト34で覆い,ゲート電極16,第1のサイドウォール19及びフォトレジスト34をマスクとして,活性領域13bの表層に拡散抑制元素,ここではここではゲルマニウム(Ge)を加速エネルギーが3keV?15keV,ドーズ量が5×10^(14)/cm^(2)?3×10^(15)/cm^(2),傾斜角が0°の注入条件でイオン注入して,アモルファス状態の拡散抑制領域20bを形成する。このとき,Geに加えて例えば砒素(As)等のp型不純物をイオン注入するようにしても良い。その後,フォトレジスト34を灰化処理等により除去する。
【0024】
続いて,図4(b)に示すように,活性領域13a,13bを含む半導体基板1の全面に絶縁膜を堆積し,このシリコン酸化膜の全面を異方性ドライエッチング(エッチバック)して,ゲート電極16の両側面のみに第1のサイドウォール19を覆うようにシリコン酸化膜を堆積し,膜厚50nm?100nm程度に第2のサイドウォール21を形成する。ここで,第2のサイドウォール21の絶縁膜は,事前に形成した拡散抑制領域20a,20bが再結晶化しない程度の温度条件による熱処理で成膜できる絶縁材料を用い,当該温度で成膜することが好適である。具体的には,例えばBTBAS(Bis Tertiary-Butylamino Silane:ビスターシャルブチルアミノシラン)及び酸素を原料として用い,熱CVD法により500℃?580℃の範囲内の成膜温度,5分?20分間の成膜時間でシリコン酸化膜を形成する。
【0025】
続いて,先ず活性領域13aに深接合となるソース/ドレインを形成する。
具体的には,図4(c)に示すように,活性領域13bをフォトレジスト35で覆い,ゲート電極16,第1のサイドウォール19,第2のサイドウォール21及びフォトレジスト35をマスクとして,活性領域13aの表層にn型不純物,ここではリン(P)を加速エネルギーが4keV?10keV,ドーズ量が4×10^(15)/cm^(2)?1.5×10^(16)/cm^(2),傾斜角が0°の注入条件で高濃度にイオン注入して,ソース/ドレイン22aを形成する。ここで,Pの注入前に例えばゲルマニウム(Ge)をイオン注入するようにしても良い。その後,フォトレジスト35を灰化処理等により除去する。
【0026】
続いて,今度は活性領域13bに深接合となるソース/ドレインを形成する。
具体的には,図5(a)に示すように,活性領域13aをフォトレジスト36で覆い,ゲート電極16,第1のサイドウォール19,第2のサイドウォール21及びフォトレジスト36をマスクとして,活性領域13bの表層にp型不純物,ここではホウ素(B)を加速エネルギーが2keV?5keV,ドーズ量が4×10^(15)/cm^(2)?1.5×10^(16)/cm^(2),傾斜角が0°の注入条件で高濃度にイオン注入して,ソース/ドレイン22bを形成する。ここで,Bの注入前に例えばゲルマニウム(Ge)をイオン注入するように
しても良い。その後,フォトレジスト36を灰化処理等により除去する。
【0027】
続いて,1000℃?1070℃,N_(2)雰囲気でスパイクアニール処理を実行し,イオン注入したn型不純物及びp型不純物を活性化する。
【0028】
続いて,図5(b)に示すように,全面にシリサイド金属,例えばCo又はNiを堆積し,熱処理によりシリコンと反応させてサリサイド化して,ゲート電極16上及びソース/ドレイン22a,22b上にCoSi又はNiSiとなるシリサイド層23を形成する。その後,未反応のシリサイド金属を除去する。
【0029】
しかる後,全面を覆う層間絶縁膜の形成,各種配線プロセス等を経て,MOSトランジスタを完成させる。」
イ 上に見たように,出願当初の特許請求の範囲の範囲の請求項1は,「第3の不純物拡散領域」について,「第3の不純物拡散領域は,前記第2の不純物拡散領域の不純物の拡散を抑制する拡散抑制元素を含み形成されている」と規定しており,「拡散抑制元素のみである」とはしていない。他の請求項をみても,「第3の不純物拡散領域」が「拡散抑制元素のみである」ことを示唆するような記載は見あたらない。
発明の詳細な説明の記載をみても,「第3の不純物拡散領域」となる「拡散抑制領域(6),(20a),(20b)」は,「エクステンション領域(3),(17a),(17b)」をイオン注入により形成した後,「第1のサイドウォール(4),(19)」で幅が広くなったゲート電極をマスクとしたイオン注入により形成しているから,「第3の不純物拡散領域」には,「エクステンション領域(3),(17a),(17b)」を構成するイオンの元素と,「拡散抑制領域(6),(20a),(20b)」を構成するイオンの元素が必然的に混在することになる。
ウ 本願の当初明細書等にはこのほかの製造方法の記載はなく,「第3の不純物拡散領域は」「拡散抑制元素により形成されており,導入されている不純物が拡散抑制元素のみである」ようにするための方法は,開示されていない。
エ 以上によれば,本願の当初明細書等には,「第3の不純物拡散領域は」「拡散抑制元素により形成されており,導入されている不純物が拡散抑制元素のみである」ことは開示されていないと言わざるをえない。
オ 技術常識に照らしてみても,「第3の不純物拡散領域は」「拡散抑制元素により形成されており,導入されている不純物が拡散抑制元素のみである」とした場合,本来,電気的に接続していなければならない「エクステンション領域(3),(17a),(17b)」と「深いソース/ドレイン領域(5),(22a),(22b)」が,「拡散抑制元素のみ」で形成された「第3の不純物拡散領域」を介して離間されてしまうから,例えば,拡散抑制元素として特別な元素を選択し,拡散抑制の効果と導電性を兼ね備えるような工夫をしなければ,半導体素子として機能することは困難であると考えられるところ,請求項1には,このような特別な元素を選択するといった記載も見あたらない。

(4)したがって,本件補正の上記内容は,当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において,新たな技術的事項を導入しないものということはできない。

3 補正却下のまとめ
以上のとおり,本件補正は,平成18年法律第55号改正附則3条1項によりなお従前の例によるとされる同法による改正前の特許法17条の2第3項の規定に違反するので,同法159条1項において読み替えて準用する同法53条1項の規定により却下すべきものである。

第3 本願発明の新規性
1 以上のとおり,本件補正は却下されたので,本件補正前の請求項6に係る発明(以下「本願発明」という。)の新規性について検討する。

2 本願発明は,本件補正前の平成19年7月6日に提出された手続補正書の特許請求の範囲の請求項6に記載されたとおりのものである。その内容は,次のとおりである。
「【請求項6】
半導体領域上に絶縁膜を介してゲート形成する工程と,
前記ゲートをマスクとして前記半導体領域の表層に不純物を導入し,第1の不純物拡散領域を形成する工程と,
前記ゲートの両側面に第1のサイドウォールを形成する工程と,
前記ゲート及び前記第1のサイドウォールをマスクとして前記半導体領域の表層に拡散抑制元素を導入し,アモルファス状態の第3の不純物拡散領域を形成する工程と,
前記ゲートの両側面で前記第1のサイドウォールを覆うように第2のサイドウォールを形成する工程と,
前記ゲート,前記第1及び第2のサイドウォールをマスクとして前記半導体領域の表層に前記第1の不純物拡散領域よりも深く不純物を導入し,第2の不純物拡散領域を形成する工程と
を含むことを特徴とする半導体装置の製造方法。」

3 引用例の記載と引用発明
(3-1)引用例の記載内容(下線は当審で付加)
原査定の拒絶の理由に引用され,本願の出願前に日本国内において頒布された刊行物である,特開2003-229568号公報(以下「引用例」という。)には,図1?8,図19?22とともに,次の記載がある。

ア 発明が解決しようとする課題等
・「【0001】
【発明の属する技術分野】本発明は,半導体装置の製造方法および半導体装置技術に関し,特に,電界効果トランジスタを有する半導体装置の製造方法および半導体装置に適用して有効な技術に関するものである。」
・「【0004】
【発明が解決しようとする課題】ところで,高濃度矩形不純物分布を実現し得る手法として接合内部の一定深さ領域のみをレーザー光照射により選択的に溶融,液相化させてから急速に固相化させる手法が原理的には考えられる。極短波長レーザー光はSi基板内の数10nm以内で減衰し,特に非晶質層においては単結晶領域に比べて吸収係数が大きいため,レーザー光エネルギー及びパルス幅の適当な設定によって,基板を加熱することなく非晶質層のみを選択的に溶融,液相化させることができる。これにより単結晶基板内部を加熱することなくイオン注入非晶質層のみを選択的に活性化することもできる。液相内における不純物の拡散速度は固相内の場合に比べて8桁以上も大きいことが知られており,液相化された領域での不純物分布は深さ方向にほぼ一様で矩形分布が実現される。不純物の溶融限界も液化温度で規定されるため,上記矩形分布内のキャリア濃度はほぼ不純物濃度と同程度にすることができる。その結果,得られる抵抗値は上記短時間高温熱処理法に基づく浅接合に比べて,例えばP^(+)N接合では接合深さが20nmと更に浅接合化してもシート抵抗を300Ω/□と短時間高温熱処理法に比べて1/5以下に低減することもできる。溶融化が行なわれなかった低濃度領域での不純物分布はレーザー光照射前と殆ど変わらない。
【0005】しかしながら,上記レーザー光照射による選択的な溶融,液相化技術においては,以下の課題があることを本発明者は見出した。
【0006】すなわち,被溶融化領域がゲート絶縁膜を介してゲート電極と隣接している構造では,不純物注入領域をレーザー光照射により溶融化することにより,隣接するゲート絶縁膜の破損または変質が発生する問題がある。ゲート絶縁膜の変質によりゲート電極を介した漏洩電流が増加し,極端な場合はゲート電極とチャネル間が短絡される不良も観測され,良品歩留まりが極端に低下する。良品歩留まりの低下はレーザー光照射条件の厳密な制御により,ある程度改善することが可能であるが,レーザー出力の変動および装置の経時劣化等により照射条件の許容範囲が極めて狭くなり実用化とは程遠い。
【0007】本発明の目的は,電界効果トランジスタを有する半導体装置の信頼性を向上させることのできる技術を提供することにある。」

イ 発明の実施の形態1
・「【0019】(実施の形態1)現在のMISを有する半導体装置の製造技術において広く用いられているイオン注入とその後の短時間高温熱処理工程に基づくソースおよびドレイン用の浅接合形成技術では,MISの微細化のためのスケーリング則で求められる浅接合化を推し進める上で限界に達しつつある。本実施の形態は,その現状を根本的に打破し,極浅接合にも拘らず,低抵抗の拡散層を実現することにある。より具体的にはイオン注入領域の熱拡散による接合深さの増大を招くことなく,極浅で,かつ,横方向にも矩形不純物分布のソースおよびドレイン用の拡散層を実現することにある。上記矩形不純物分布により不純物の固溶限界を上昇させ,活性化率を大幅に増加させる。低抵抗の矩形高濃度不純物拡散層を浅接合で実現させ,ソース・ドレイン直列抵抗の低下とパンチスルー抑制を同時に解決することも本実施の形態の1つの課題である。以下,具体的に本実施の形態1の半導体装置の製造方法を図1?図8により説明する。
【0020】図1?図8は,本実施の形態1の半導体装置の製造工程中における要部断面図を示している。まず,図1に示すように,例えば面方位(100),n導電型,直径20cm程度の単結晶シリコン(Si)よりなる半導体基板(以下,単に基板という)1に活性領域を画定する素子間分離絶縁領域(以下,単に分離領域という)2の形成,基板濃度調整用のn導電型イオンの注入と引き延ばし熱処理および閾電圧調整用イオン注入と活性化熱処理を従来公知の手法により施す。しかる後,基板1に対して熱酸化処理を施すことにより,例えば厚さ1.8nm程度の熱酸化膜を形成した後,その表面を酸化窒素(NO)ガスにより窒化することにより,例えば厚さ0.2nmの窒化膜を積層形成し,ゲート絶縁膜3とした。上記窒化膜はシリコン熱酸化膜よりも比誘電率が大きく,シリコン熱酸化膜と電気的等価な光学的膜厚は約2倍厚に対応する。
【0021】続いて,ゲート絶縁膜3上に,例えばホウ素(B)が高濃度に添加された多結晶シリコン膜4を化学気相堆積法により100nm程度の膜厚で堆積し,続いて,例えば厚さ2nm程度のシリコン酸化膜5,例えば厚さ15nm程度のアルミニウム等からなる導体膜(第1の膜)6,例えば厚さ45nm程度のシリコン酸化膜(第1の膜)7を下方から順次に積層した。上記シリコン酸化膜5は,多結晶シリコン膜4と導体膜6との反応を防止する機能を有している。また,導体膜6およびシリコン酸化膜7は,後述のレーザー光照射処理においてレーザー光の反射率を増加させる機能を有している。また,シリコン酸化膜7は,後述のレーザー光照射処理に際して下層の導体膜6を保護する機能も有している。しかる後,上記積層膜を電子線リソグラフ法等を用いてパターニングし,例えばゲート長が60nm程度の上記多結晶シリコン膜4からなるゲート電極を形成する。
【0022】次に,例えば厚さ8nm程度のシリコン酸化膜を全面に堆積してから,そのシリコン酸化膜がゲート電極用の多結晶シリコン膜4の側壁部に選択的に残されるように異方性のドライエッチング処理を施し,第1ゲート側壁絶縁膜(側壁絶縁膜,第1側壁絶縁膜)8を形成する。この状態より,例えば加速エネルギー2keV,注入量5×10^(15)/cm^(2)程度の条件で二フッ化ホウ素(BF_(2))イオンを注入した。上記イオン注入により,図2に示すように,基板1の主面(デバイス形成面)においてゲート電極用の多結晶シリコン4膜の両側に,ソースおよびドレイン用の低不純物濃度のp型の拡散層(拡散層または第1拡散層)9a,9aを形成する。ここで拡散層9aの最大不純物濃度は,例えば約1×10^(20)/cm^(3)程度未満である。このソースおよびドレイン用のp型の拡散層9a,9aの領域内には,例えば基板1の主面から約10nmの深さにまで非晶質層(Amorphous;非晶質層または第1非晶質層)10aが形成されている。上記イオン注入処理と同1条件でイオン注入して作成した別途試料の二次イオン質量分析結果によれば,上記非晶質層10aを形成する最低不純物濃度は,例えば約1×10^(20)/cm^(3)程度である。また,透過型電子顕微鏡による試料の断面観察によれば,図2およびその要部拡大断図の図3に示すように,ソースおよびドレイン用のp型の拡散層9aのゲート電極側のpn接合部は,ゲート電極形成用の多結晶シリコン膜4の端部直下まで延び,その多結晶シリコン膜4の一部に長さd1だけ重なっているのに対して,非晶質層10aのゲート電極側端部は,例えば第1ゲート側壁絶縁膜8端部からゲート電極に近づく方向(図2および図3の横方向)に向かって最大約2nm程度に拡がっていたが,ゲート電極形成用の多結晶シリコン4の端部直下には達していなかった。すなわち,非晶質層10aのゲート電極側端部は,ゲート電極形成用の多結晶シリコン膜4の端部から長さd2だけ離れている。」
・「【0025】次いで,図4に示すように,基板1の主面上に,例えばプラズマ補助堆積法により400℃程度の低温で,例えば45nm厚のシリコン酸化膜11を全面に堆積する。続いて,例えばXeClガスレーザー装置により波長308nm,パルス半値幅30n秒,エネルギー密度0.75J/cm^(2)の条件でレーザー光Lを基板1の主面に照射した。このレーザー光Lの照射により非晶質層10aは瞬間的に溶融した後,再結晶化されて拡散層9aに対して相対的に高濃度の不純物を含む断面矩形分布状のp型の拡散層(第1領域)12aとされた。液相シリコン領域における不純物の拡散速度は固相中に比べて8桁以上速いことが知られている。また,溶融液相化の時間が数十ns程度と極短時間の場合は溶融領域直下の基板領域の昇温は放熱との釣合いで不純物拡散の観点では無視できる状態を形成し得る。従って,液相からの再固相化領域の不純物は深さ方向にほぼ平坦な矩形濃度分布となり,溶融領域直下では熱処理前とほぼ同等の不純物分布が維持される。本実施の形態1において溶融過程で不純物のホウ素(B)は溶融領域で5×10^(20)/cm^(3)程度の均一濃度になるごとく再分布し,その厚さは,例えば約15nmであった。シート抵抗は,例えば約350W/cmであった。上記高不純物均一濃度領域の下部でのソースおよびドレイン用のp型の拡散層9a,9aの不純物分布は,上記レーザー光照射工程後においても殆ど変化がみられず,むしろ表面側に移動したごとき分布を示し,深さ方向に対して高濃度矩形分布のソースおよびドレイン用のp型の拡散層9a,9aが得られた。拡散層12aの溶融の横方向広がり,または不純物分布は直接観察することはできなかった。しかし,溶融境界領域に発生するバブル状欠陥の分布状況から拡散層12aの横方向広がりは,第1ゲート側壁絶縁膜8の底部において端部からゲート電極側に向かっておよそ4nmに及んだが,ゲート電極5下部には達していないことが推測された。」
・「【0032】次いで,上記レーザー光照射工程の後,基板1の主面上全面に堆積してあったシリコン酸化膜11を選択除去し,更にその下層のシリコン酸化膜7も選択的に除去した。続いて,基板1の主面上に,例えば60nm厚のシリコン酸化膜を全面に堆積した後,これを異方性ドライエッチングによってエッチバックすることにより,図5に示すように,ゲート電極用の多結晶シリコン膜4および第1ゲート側壁絶縁膜8の側壁に第2ゲート側壁絶縁膜(第2側壁絶縁膜)13を選択的に形成した。この状態より,例えばBF_(2)を注入量3×10^(15)/cm^(2)程度,加速エネルギー15keV程度の条件でイオン注入することにより,図6に示すように,接合深さが約60nmの深いソースおよびドレイン用のp型の拡散層(第2拡散層)9b,9bを形成した。しかる後,ゲート電極4上の導体膜6を選択除去した。続いて,例えば950℃,1秒の短時間高温熱処理を施して,注入イオンの活性化を施した。」

ウ 発明の実施の形態6
・「【0062】(実施の形態6)本実施の形態6においては,MISのチャネルの抵抗を下げる方法の一例を説明する。
【0063】図19および図20は,本実施の形態6の半導体装置の製造工程中における要部断面図である。本実施の形態6は,前記実施の形態4で説明したのとほぼ同じである。異なるのは,次の2つである。第1は,図19に示すように,ゲート電極形成用の多結晶シリコン膜4のパターニング後,第1ゲート側壁絶縁膜8の形成の前に,多結晶シリコン膜4を注入阻止マスクとして,例えば二フッ化ホウ素(BF_(2))を注入量2×10^(14)/cm^(2),加速エネルギーを1keVの条件でイオン注入することにより,非晶質層の形成を伴わない比較的高濃度で,かつ,極浅接合のソースおよびドレイン用のp型の拡散層24,24を基板1に別途形成したことである。前記した実施の形態1?5においては,ゲート電極の側面に第1ゲート側壁絶縁膜8を形成した後に,浅い拡散層形成用の不純物導入工程を行っているので,浅い拡散層(拡散層表面において,例えば10^(19)/cm^(3)程度の表面不純物濃度領域を有する)がゲート電極と重ならずゲート電極の端部から離れてしまう場合も想定される。この離れてしまっている領域は,ゲート電界により直接制御されず,直列抵抗の増加としてMISの大電流化を阻害する恐れがある。そこで,本実施の形態6においては,第1ゲート側壁絶縁膜8の形成前に,ゲート電極をイオン注入マスクとする浅接合の中濃度イオン注入を予め施し,上記拡散層24を形成しておく手法を用いる。ここで,上記拡散層24を形成するための上記中濃度イオン注入においては,非晶質化が生じない程度の不純物濃度で可能な限り高濃度に設定することが望ましく,例えば1×10^(19)/cm^(3)の表面不純物濃度が適当である。
【0064】第2に異なるのは,第1ゲート側壁絶縁膜8として,シリコン酸化膜の代わりにシリコン酸化膜より比誘電率の大きな絶縁膜であるアルミニウムの酸化膜を用いたことである。この高誘電率膜としては,例えばチタン(Ti),タンタル(Ta),ジルコニウム(Zr),ハフニウム(Hf),パラジウム(Pr)またはランタン(La)の酸化膜または窒化膜あるいはシリケート膜であっても良い。
【0065】上記拡散層24および第1ゲート側壁絶縁膜8の形成工程を経た後,前記実施の形態4と同様に,非晶質層10aを含む拡散層9aの形成工程,第2ゲート側壁絶縁膜13の形成工程,非晶質層10bを含む拡散層9bの形成工程,シリコン酸化膜22の形成工程および積層導体膜23の形成工程を経て,前記実施の形態4と同様のレーザー光照射処理を基板1の主面に対して施す。これにより,非晶質層10a,10bを溶融,再結晶化して図20に示すように拡散層12a,12bを形成する。続いて,前記実施の形態4と同様の工程を経て本実施の形態6のpMISQpを有する半導体装置を製造した。
【0066】このように本実施の形態6のpMISQpにおいては,ゲート電極形成用の多結晶シリコン4の端部と重なるように基板1の主面にソースおよびドレイン用の極浅接合の拡散層24,24が形成されている。この拡散層24は,レーザー光照射による溶融化に対しては何ら寄与しないが溶融化により形成された断面矩形状の高濃度分布を有するソースおよびドレイン用の拡散層12aとチャネルに至る領域の直列抵抗を低減する効果を有する。
【0067】また,高誘電率絶縁膜による第1ゲート側壁絶縁膜8は,ゲート電界の電極側面回り込み成分,いわゆるフリンジ電界がより効率的に第1ゲート側壁絶縁膜8直下の基板1の主面へ印加され,p導電領域の正孔密度上昇に寄与し,抵抗低減による大電流動作化に寄与する。極浅接合のソースおよびドレイン用の拡散層24,24の導入に関してはイオン注入条件の設定を最適化しなければ接合深さの増加により閾電圧値のゲート長依存性が劣化するので注意を要する。また,高誘電率絶縁膜による第1ゲート側壁絶縁膜8の配置は,その膜厚を厚くするとフリンジ容量の増加をもたらし,高速動作に対する阻害要因となる。従って,第1ゲート側壁絶縁膜8の膜厚は,例えば10nm以下で,かつ,5nm以上であることが本発明者による動作速度の解析から明らかになった。極浅接合のソースおよびドレイン用の拡散層24,24の形成と,高誘電率絶縁膜による第1ゲート側壁絶縁膜8の形成は,同時に実施する必要はなく,何れか一方でもpMISQpの大電流動作,すなわち,高速動作を可能にすることができる。」

エ 発明の実施の形態7
・「【0068】(実施の形態7)本実施の形態7においては,非晶質層の深さの制御方法の一例を説明する。
【0069】図21は,本実施の形態7の半導体装置の製造工程中における要部断面図である。本実施の形態7は,前記実施の形態6で説明したのとほぼ同じである。異なるのは,レーザー光照射により溶融化する非晶質層を,BF_(2)等のような拡散層形成用の不純物の高濃度イオン注入のみにより形成するのではなく,例えばゲルマニウム(Ge)またはシリコン(Si)等のような接合の特性に影響を及ぼさない材料を高濃度でイオン注入することにより形成した。ここでは,特に非晶質層の深さをゲルマニウムやシリコン等によって制御することにより,レーザー光照射処理により溶融化する部分の深さを制御している。具体的には非晶質層10aは,例えばゲルマニウム(Ge)イオンを加速エネルギーを5keV,注入量を1×10^(15)/cm^(2)の条件で基板1に注入することにより形成した。しかる後,ソースおよびドレイン用の浅いp型の拡散層9a,9aの形成は,例えばホウ素(B)を加速エネルギーを500V,注入量を1×10^(15)/cm^(2)で基板1に注入することにより形成した。これにより通常は非晶質化が望めないホウ素(B)イオン注入層においても非晶質層10aを形成することができた。上記ゲルマニウムイオンの注入工程は,ソースおよびドレイン用の浅い拡散層9aの形成のためのイオン注入工程の後でも良い。本実施の形態7においては,ソースおよびドレイン用の深い拡散層9b,9bの形成においてもゲルマニウム(Ge)のイオン注入を実施し,非晶質層10bを形成した。この場合の上記ゲルマニウムイオンの注入工程も,ソースおよびドレイン用の浅い拡散層9aの形成のためのイオン注入工程の前でも後でもいずれでも良い。その後,図19に示したように前記実施の形態6と同様に,レーザー光照射工程を実施することにより非晶質層10a,10bの選択的溶融と再固相化により,図20に示したように高濃度不純物分布を有する断面矩形状のp型の拡散層12a,12bを形成した。このように本実施の形態7の半導体装置を製造した。
【0070】本実施の形態7においては,ホウ素(B)のイオン注入に先立って(または後に)ゲルマニウム(Ge)の高濃度イオン注入による非晶質層形成処理を実施したことにより,ホウ素(B)のイオン注入におけるチャネリング現象に基づく低濃度領域の拡がりを抑制または防止することができ,ソースおよびドレイン用の浅い拡散層9a,9aの浅接合化を実現することができ,閾電圧のゲート長依存性を更に短チャネル素子でも動作できるごとく改善できた。上記ゲルマニウムまたはシリコンに代えて,アルゴン(Ar)を用いることもできる。」

(3-2)引用発明
ア 上記の「実施の形態1」についての記載から,実施の形態1に係る電界効果トランジスタは,次の製造方法を含むことが分かる。

「半導体基板1上に,ゲート絶縁膜3を介して多結晶シリコン膜4からなるゲート電極を形成する工程と,
ゲート電極(多結晶シリコン膜4)の側壁部に第1側壁絶縁膜8を形成する工程と,
ゲート電極及び第1側壁絶縁膜8をマスクとしてイオン注入をし,ゲート電極(多結晶シリコン膜4)の両側に,ソース及びドレイン用の低不純物濃度の拡散層9a並びに非晶質層10aを形成する工程と,
ゲート電極(多結晶シリコン膜4)及び第1側壁絶縁膜8の側壁に第2側壁絶縁膜13を形成する工程と,
この状態で,イオン注入をすることにより,接合深さの深いソース及びドレイン用の拡散層9bを形成する工程。」

イ 上記の「実施の形態6」の記載から,実施の形態6に係る電界効果トランジスタは,実施の形態4(基本構成は実施の形態1と同じ)と2つの点で異なり,そのうちの1つは,図19に示すように,ゲート電極形成用の多結晶シリコン膜の形成後,第1側壁絶縁膜8の形成前に,多結晶シリコン膜4をマスクとしてイオンを注入し,極浅接合のソース及びドレイン用の拡散層24を別途形成した点であることが分かる。

ウ 上記の「実施の形態7」の記載から,実施の形態7に係る電界効果トランジスタは,実施の形態6とほぼ同じであるが,異なるのは,第1側壁絶縁膜8の形成後に,レーザー項照射により溶融する非晶質層10aを,ゲルマニウムのような接合の特性に影響を及ぼさない材料をイオン注入することによって形成したことであることが分かる。上記の記載によれば,これにより,低不純物領域の広がりを抑制又は防止することができる。

エ 以上によれば,引用例には,電界効果トランジスタ(半導体装置)の製造方法について,次の発明が記載されている(以下,この発明を「引用発明」という。)。

「半導体基板1上に,ゲート絶縁膜3を介して多結晶シリコン膜4からなるゲート電極を形成する工程と,
ゲート電極(多結晶シリコン膜4)をマスクとしてイオン注入をし極浅接合のソース及びドレイン用の拡散層24を形成する工程と,
ゲート電極(多結晶シリコン膜4)の側壁部に第1側壁絶縁膜8を形成する工程と,
ゲート電極及び第1側壁絶縁膜8をマスクとしてゲルマニウムのような接合の特性に影響を及ぼさない材料をイオン注入するイオンを注入し,非結晶質層10aを形成する工程と,
ゲート電極(多結晶シリコン膜4)及び第1側壁絶縁膜8の側壁に第2側壁絶縁膜13を形成する工程と,
この状態で,イオンを注入することにより,接合深さの深いソース及びドレイン用の拡散層9bを形成する工程と
を含むことを特徴とする半導体装置の製造方法。」

4 検討
(1)本願発明と引用発明とを対比する。
ア 引用発明においても,ゲート電極(多結晶シリコン膜4)は,半導体基板1上の,素子間分離絶縁領域2で確定された活性領域上に形成されている(本願明細書の段落【0020】,【0021】)から,引用発明の,「半導体基板1上に,ゲート絶縁膜3を介して多結晶シリコン膜4からなるゲート電極を形成する工程」は,本願発明の「半導体領域上に絶縁膜を介してゲート形成する工程」に相当する。
イ 引用発明の「ゲート電極(多結晶シリコン膜4)をマスクとしてイオン注入をし極浅接合のソース及びドレイン用の拡散層24を形成する工程」は,本願発明の,「前記ゲートをマスクとして前記半導体領域の表層に不純物を導入し,第1の不純物拡散領域を形成する工程」に相当する。
ウ 引用発明の「ゲート電極(多結晶シリコン膜4)の側壁部に第1側壁絶縁膜8を形成する工程」は,本願発明の「前記ゲートの両側面に第1のサイドウォールを形成する工程」に相当する。
エ 引用発明の「ゲート電極及び第1側壁絶縁膜8をマスクとしてゲルマニウムのような接合の特性に影響を及ぼさない材料をイオン注入するイオンを注入し,非結晶質層10aを形成する工程」は,本願発明の「前記ゲート及び前記第1のサイドウォールをマスクとして前記半導体領域の表層に拡散抑制元素を導入し,アモルファス状態の第3の不純物拡散領域を形成する工程」に相当する。このことは,本願の明細書が,拡散抑制元素としてゲルマニウムを例示していることからも明らかである。
オ 引用発明の「ゲート電極(多結晶シリコン膜4)及び第1側壁絶縁膜8の側壁に第2側壁絶縁膜13を形成する工程」は,本願発明の「前記ゲートの両側面で前記第1のサイドウォールを覆うように第2のサイドウォールを形成する工程」に相当する。
カ 引用発明の「この状態で,イオンを注入することにより,接合深さの深いソース及びドレイン用の拡散層9bを形成する工程」は,本願発明の「前記ゲート,前記第1及び第2のサイドウォールをマスクとして前記半導体領域の表層に前記第1の不純物拡散領域よりも深く不純物を導入し,第2の不純物拡散領域を形成する工程」に相当する。

(2)以上のとおり,引用発明は,本願発明の相当する構成をすべて備えている。
したがって,本願発明は引用発明と同一発明であることに帰着する。

第4 結言
以上のとおり,本願発明は,引用発明(引用例に記載された発明)と同一発明であるので,特許法29条1項3号に該当し,同条1項柱書きの規定により特許を受けることができない。
したがって,その余の請求項について検討するまでもなく,本願は拒絶をすべきものである。
よって,結論のとおり審決する。
 
審理終結日 2010-07-07 
結審通知日 2010-07-13 
審決日 2010-07-27 
出願番号 特願2003-373499(P2003-373499)
審決分類 P 1 8・ 561- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 川村 裕二  
特許庁審判長 相田 義明
特許庁審判官 近藤 幸浩
安田 雅彦
発明の名称 半導体装置  
代理人 國分 孝悦  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ