ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 G11C 審判 査定不服 5項独立特許用件 特許、登録しない。 G11C |
|---|---|
| 管理番号 | 1223521 |
| 審判番号 | 不服2007-11070 |
| 総通号数 | 131 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2010-11-26 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2007-04-17 |
| 確定日 | 2010-07-08 |
| 事件の表示 | 特願2003-114392「閾値電圧レベルのプログラミング方法及びシステムと半導体記憶装置」拒絶査定不服審判事件〔平成15年11月14日出願公開、特開2003-323793〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1.手続の経緯 本願は、平成15年4月18日(パリ条約に基づく優先権主張 2002年4月29日、アメリカ合衆国)の出願であって、平成18年11月13日付けで手続補正がなされ、平成19年2月2日付けで拒絶査定がなされ、それに対して同年4月17日に拒絶査定不服審判が請求されるとともに、同日付けで手続補正がなされ、その後、平成21年6月18日付けで審尋がなされ、それに対する回答はなされなかったものである。 第2.補正の却下の決定 [補正の却下の決定の結論] 平成19年4月17日付けの手続補正を却下する。 [理由] 1.本件補正の内容 平成19年4月17日付けの手続補正(以下「本件補正」という。)は、補正前の特許請求の範囲の請求項1?8を、補正後の特許請求の範囲の請求項1?8と補正するものであり、補正前後の請求項1は、各々以下のとおりである。 (補正前) 「【請求項1】 記憶装置におけるコアセルの閾値電圧レベルをプログラミングする方法であって、 コアセルの望ましい閾値電圧を決定する手順と、 選択されたプログラミングの強さを用いてコアセルの閾値電圧の一部をプログラミングする手順と、 前記コアセルの前記閾値電圧が所定の電圧レベルまで到達したかを判定することにより閾値電圧の一部のプログラミングが成功したかどうかを検証する手順と、 前記コアセルのワード線に印加する電圧のみを調整することにより選択されたプログラミングの強さを調整する手順と、 コアセルの閾値電圧が望ましい閾値電圧と実質的に一致するまで、プログラミングする手順、検証する手順、及び、調整する手順を繰り返す手順と、を有する方法。」 (補正後) 「【請求項1】 記憶装置におけるコアセルの閾値電圧レベルをプログラミングする方法であって、 コアセルの望ましい閾値電圧を決定する手順と、 選択されたプログラミングの強さを用いてコアセルの閾値電圧の一部をプログラミングする手順と、 前記コアセルの前記閾値電圧が所定の電圧レベルまで到達したかを判定することにより閾値電圧の一部のプログラミングが成功したかどうかを検証する手順と、 前記閾値電圧の一部のプログラミングが成功したかどうかを検証する手順において検証された前記コアセルのプログラミングされたレベルに応じて、前記コアセルのワード線に印加する電圧のみを調整することにより選択されたプログラミングの強さを調整する手順と、 コアセルの閾値電圧が望ましい閾値電圧と実質的に一致するまで、プログラミングする手順、検証する手順、及び、調整する手順を繰り返す手順と、をする方法。」 なお、ここにおいて、補正後の請求項1の「・・・を繰り返す手順と、をする方法。」は、「・・・を繰り返す手順と、を有する方法。」の誤記であることが明らかであるから、以下においては、そのように読替えて検討する。 2.補正事項の整理 本件補正の補正事項を整理すると、以下のとおりである。 (補正事項) 補正前の請求項1の「前記コアセルのワード線に印加する電圧のみを調整することにより選択されたプログラミングの強さを調整する手順と」を、補正後の請求項1の「前記閾値電圧の一部のプログラミングが成功したかどうかを検証する手順において検証された前記コアセルのプログラミングされたレベルに応じて、前記コアセルのワード線に印加する電圧のみを調整することにより選択されたプログラミングの強さを調整する手順と」と補正すること。 3.補正の目的の適否、及び新規事項の追加の有無について (1)本件補正は、補正前の請求項1に係る発明の発明特定事項である「前記コアセルのワード線に印加する電圧のみを調整することにより選択されたプログラミングの強さを調整する手順」に対して、当該手順が「前記閾値電圧の一部のプログラミングが成功したかどうかを検証する手順において検証された前記コアセルのプログラミングされたレベルに応じて」行われるものであるという技術的限定を加えたものであるから、特許法第17条の2第4項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項をいう。以下同じ。)第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 したがって、本件補正は、特許法第17条の2第4項に規定する要件を満たすものである。 また、補正後の請求項1の「前記閾値電圧の一部のプログラミングが成功したかどうかを検証する手順において検証された前記コアセルのプログラミングされたレベルに応じて、前記コアセルのワード線に印加する電圧のみを調整することにより選択されたプログラミングの強さを調整する手順」は、本願の願書に最初に添付した明細書の0015段落?0017段落に記載されているものと認められるから、本件補正は本願の願書に最初に添付した明細書及び図面(以下「当初明細書等」という。)のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。 したがって、本件補正は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項(平成14年法律第24号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項をいう。以下同じ。)に規定する要件を満たすものである。 (2)以上検討したとおりであるから、本件補正は特許法第17条の2第3項及び第4項に規定する要件を満たすものである。 そして、本件補正は、特許法第17条の2第4項第2号に掲げる事項を目的とするものに該当するから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かにつき、以下において更に検討する。 4.独立特許要件について (1)補正後の発明 本件補正による補正後の請求項1?8に係る発明は、本件補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1?8に記載されている事項により特定されるとおりのものであり、そのうちの請求項1に係る発明(以下「補正発明」という。)は、請求項1に記載されている事項により特定される、以下のとおりのものである。 「【請求項1】 記憶装置におけるコアセルの閾値電圧レベルをプログラミングする方法であって、 コアセルの望ましい閾値電圧を決定する手順と、 選択されたプログラミングの強さを用いてコアセルの閾値電圧の一部をプログラミングする手順と、 前記コアセルの前記閾値電圧が所定の電圧レベルまで到達したかを判定することにより閾値電圧の一部のプログラミングが成功したかどうかを検証する手順と、 前記閾値電圧の一部のプログラミングが成功したかどうかを検証する手順において検証された前記コアセルのプログラミングされたレベルに応じて、前記コアセルのワード線に印加する電圧のみを調整することにより選択されたプログラミングの強さを調整する手順と、 コアセルの閾値電圧が望ましい閾値電圧と実質的に一致するまで、プログラミングする手順、検証する手順、及び、調整する手順を繰り返す手順と、を有する方法。」 (2)引用刊行物に記載された発明 (2-1)本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された特開平10-228786号公報(以下「引用例」という。)には、図1、2及び31?40と共に以下の記載がある(なお、下線は当合議体にて付加したものである。)。 「【0001】 【発明の属する技術分野】この発明は、不揮発性半導体記憶装置に関し、特に、電気的な情報の書き込み及び消去が可能な不揮発性半導体記憶装置に関するものである。」 「【0022】 【発明の実施の形態】以下、この発明による不揮発性半導体記憶装置及びその閾値制御方法の実施の形態について、図に基づき説明をする。 【0023】図1は、後述するこの発明の実施の形態1?3における不揮発性半導体記憶装置の回路構成を示すブロック図である。図2は、図1中に示す不揮発性半導体記憶装置のシーケンスコントローラの処理手順を示すフローチャートである。 【0024】図1に示すように、モード制御回路1にはシーケンスコントローラ2が接続されている。このシーケンスコントローラ2は、可変書き込み/消去ベリファイ電圧発生器3、可変書き込み/消去パルス発生器4及びコラムデコーダ5を制御できるように接続さている。可変書き込み/消去ベリファイ電圧発生器3はメモリセルアレイ6のメモリセルの書き込みあるいは消去をベリファイするための電圧を発生し、この電圧をロウデコーダ7を介して選択ワード線のメモリセルに与える。また、可変書き込み/消去パルス発生器4はメモリセルの書き込みあるいは消去を行うためのパルスを発生し、このパルスをコラムデコーダ5を介して選択ビット線のメモリセルあるいはロウデコーダ7を介して選択ワード線のメモリセルに与える。ここで、ベリファイ電圧印加時に、選択されたセルの電流を読み出し、ベリファイ値を満足するかどうかを判断するために、コラムデコーダ5中のセンスアンプはシーケンスコントローラ2と接続されている。 【0025】モード制御回路1は、書き込みモード、消去モード、読み出しモードをシーケンスコントローラ2に指示する。以下には、書き込みあるいは消去モード時のシーケンスコントローラ2の1ビットの書き込みあるいは消去処理手順について図2に基づき説明する。 【0026】先ず、シーケンスコントローラ2により可変書き込み/消去ベリファイ電圧発生器3、可変書き込み/消去パルス発生器4に指示を与えることでベリファイ電圧レベル、書き込みあるいは消去パルス電圧の絶対値/パルス時間の初期設定を行う(ステップS1)。 【0027】次に、コラムデコーダ5とロウデコーダ7によりメモリセルアレイ6中の書き込みあるいは消去の対象となるメモリセルを選択する(ステップS2)。 【0028】次に、可変書き込み/消去パルス発生器4によりコラムデコーダ5及びロウデコーダ7を介してステップS2で選択されたセルに書き込みあるいは消去パルス電圧を印加する(ステップS3)。これにより選択セルのメモリセルトランジスタの閾値が変化する。 【0029】そして、可変書き込み/消去ベリファイ電圧発生器4により、ロウデコーダ7を介して選択ワード線に書き込みあるいは消去ベリファイ電圧を印加し、選択セルのオン/オフにより流れる/流れない電流をコラムデコーダ5のセンスアンプを介して読み出す。これにより、シーケンスコントローラ2では選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定を行う。この判定により、現ベリファイ電圧レベルを満足しなければステップS3へ戻り、満足する場合には次のステップへと進む(ステップS4)。 【0030】次に、シーケンスコントローラ2により現ベリファイ電圧レベルが最終ベリファイ電圧レベルであるかどうかの判定を行い、最終ベリファイ電圧レベルである場合は、選択セル(ビット)への書き込みあるいは消去が終了する(ステップS5)。 【0031】もし、ステップS5で最終ベリファイ電圧レベルでないのであれば、シーケンスコントローラ2により可変書き込み/消去パルス発生器4へ書き込みあるいは消去の印加パルス電圧(絶対値)及び/又はパルス時間を減少させるように制御を行う(ステップS6)。 【0032】そして、シーケンスコントローラ2により可変書き込み/消去ベリファイ電圧発生器3へベリファイ電圧レベルを更新するように制御してステップS3へと戻る(ステップS7)。」 「【0069】(実施の形態3)次に、この発明の実施の形態3における不揮発性半導体記憶装置及びその閾値制御方法について、図31?図40を用いて説明する。なお、本実施の形態3は、図1、図2の構成をNAND型のフラッシュメモリの書き込みについて適用したものであり、実施の形態1、2のDINOR(AND)型、NOR型とは異なり、コントロールゲート端子のみに電圧を印加することにより書き込みを行っている。 【0070】図31?図40において、奇数番の図は書き込み動作時のコントロールゲート電圧Vgの印加の手順(すなわち選択セルのメモリセルトランジスタのコントロールゲートに対する書き込みパルスの印加手順)を示す図であり、偶数番の図は書き込みパルスの印加に伴うメモリトランジスタの閾値Vｔhの変化をベリファイ電圧レベルVｖ12、Vｖ22(およびVｖ32)と共に示す図である。 【0071】NAND型フラッシュメモリでは、NOR型フラッシュメモリと同等に、書き込み動作において電子の注入をフローティングゲート104(図45)へ行っているため、選択セルの閾値電圧は増加する。従って、図2のステップS7のベリファイ電圧レベルの更新において、ベリファイ電圧レベルは順次高い値に変更される。 【0072】図2のステップS6に至るまでの動作は実施の形態1と同様である。ステップS6では、図31に示すように、書き込みパルスにおけるゲート電圧の絶対値を減少して、次にベリファイ電圧レベルVｖ12からVｖ22へ更新し(ステップS7)、再び書き込みパルス電圧の印加を行う(ステップS3)。こうすることで、図32に示すように、閾値25a、25b、25cが得られ、従来の技術の閾値24がオーバープログラムレベルVｏ2以上に達していたものが、Vｏ2に達することなく、Vｖ22とVｏ2との間に正確に収まった閾値25cで書き込みが終了する。このことで、多値メモリを構成した場合であってもオーバープログラム不良とならない。」 「【0077】(実施の形態3の変形例)以上、NAND型の不揮発性半導体記憶装置及びその閾値制御方法における、ベリファイ電圧レベルが2値存在する場合について述べてきたが、ベリファイ電圧レベルが3値以上存在する場合でも本発明の目的は同様に達成できる。3値の場合について以下に説明する。 【0078】図37に示すように、書き込みパルスにおけるゲート電圧の絶対値が徐々に減少している。このようにして書き込みパルス電圧印加を行っていくと、図38の閾値29a、29b、29cとなり、書き込みが終了する。従来の場合の閾値28がオーバープログラムレベルVｏ2以上になっていたものが、Vｏ2以上とはならず、Vｏ2とVｖ32との間に正確に収まった閾値29cで書き込みが終了する。このことで、多値メモリにおいてオーバープログラム不良を回避できる。 【0079】なお、図39及び図40に示すように、書き込みパルスにおいてゲート電圧の絶対値、印加時間の両方を減少していってもよい。この場合には、図40のように、選択セルの閾値が、閾値30a、30b、30cとなり、書き込みが終了するので、従来の場合の閾値28bがオーバープログラムレベルVｏ2以上となっていたものが、Vｖ32とVｏ2との間に正確に収まって終了する。これより、多値メモリにおいてオーバープログラム不良を回避できる。」 (2-2)ここにおいて、0077段落に記載された「実施の形態3の変形例」についてみると、「実施の形態3」についての0072段落の「図2のステップS6に至るまでの動作は実施の形態1と同様である。」という記載から、当該「実施の形態3の変形例」においても、図2のステップS6に至るまでの動作は「実施の形態1」と同様であるものと認められる。 また、0078段落の「図37に示すように、書き込みパルスにおけるゲート電圧の絶対値が徐々に減少している。」という記載、及び0079段落の「なお、図39及び図40に示すように、書き込みパルスにおいてゲート電圧の絶対値、印加時間の両方を減少していってもよい。」という記載から、図37に記載された「実施の形態3の変形例」においては、書き込みパルスにおける印加時間は一定であり、ゲート電圧の絶対値のみを徐々に減少させていることが明らかである。 そして、図2は、消去動作と書き込み動作が並列的に記載されているので、書き込み動作のみに注目すると、引用例には、「実施の形態3の変形例」として、以下の発明(以下「引用発明」という。)が記載されているものと認められる。 「不揮発性半導体記憶装置のメモリセルアレイ6における選択セルのメモリセルトランジスタの閾値を変化させてメモリセルの書き込みを行う閾値制御方法であって、 シーケンスコントローラ2により可変書き込み/消去ベリファイ電圧発生器3、可変書き込み/消去パルス発生器4に指示を与えることでベリファイ電圧レベル、書き込み電圧の絶対値/パルス時間の初期設定を行い(ステップS1)、 次いで、コラムデコーダ5とロウデコーダ7によりメモリセルアレイ6中の書き込みの対象となるメモリセルを選択し(ステップS2)、 次いで、可変書き込み/消去パルス発生器4によりコラムデコーダ5及びロウデコーダ7を介してステップS2で選択されたセルに書き込みパルス電圧を印加して、選択セルのメモリセルトランジスタの閾値を変化させ(ステップS3)、 そして、可変書き込み/消去ベリファイ電圧発生器4により、ロウデコーダ7を介して選択ワード線に書き込みベリファイ電圧を印加し、選択セルのオン/オフにより流れる/流れない電流をコラムデコーダ5のセンスアンプを介して読み出し、これにより、シーケンスコントローラ2では選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定を行い、この判定により、現ベリファイ電圧レベルを満足しなければステップS3へ戻り、満足する場合には次のステップへと進み(ステップS4)、 最後に、シーケンスコントローラ2により現ベリファイ電圧レベルが最終ベリファイ電圧レベルであるかどうかの判定を行い、最終ベリファイ電圧レベルである場合は、選択セル(ビット)への書き込みを終了するが(ステップS5)、もし、ステップS5で最終ベリファイ電圧レベルでないのであれば、書き込みパルスにおけるゲート電圧の絶対値のみを徐々に減少して、次にベリファイ電圧レベルを更新し(ステップS7)、再び書き込みパルス電圧の印加を行う(ステップS3)ことを特徴とする、方法。」 (3)補正発明と引用発明との対比 (3-1)引用発明の「不揮発性半導体記憶装置」、「メモリセルアレイ6における選択セル」、「閾値」は、各々補正発明の「記憶装置」、「コアセル」、「閾値電圧」に相当する。 そして、引用発明において、「メモリセルアレイ6における選択セルのメモリセルトランジスタの閾値を変化させてメモリセルの書き込みを行う」ことは、当該「選択セル」の閾値電圧レベルをプログラミングすることにほかならないから、引用発明の「不揮発性半導体記憶装置のメモリセルアレイ6における選択セルのメモリセルトランジスタの閾値を変化させてメモリセルの書き込みを行う閾値制御方法」は、補正発明の「記憶装置におけるコアセルの閾値電圧レベルをプログラミングする方法」に相当する。 (3-2)引用発明の「次いで、可変書き込み/消去パルス発生器4によりコラムデコーダ5及びロウデコーダ7を介してステップS2で選択されたセルに書き込みパルス電圧を印加して、選択セルのメモリセルトランジスタの閾値を変化させ(ステップS3)」というステップについてみると、当該ステップにおいては、「選択セルのメモリセルトランジスタ」に対して、閾値が一気に最終目標値に到達するような強さの「書き込みパルス電圧」を印加しているのではなく、図38に記載されているように、閾値が徐々に最終目標値に近づくよう、適当な「書き込みパルス電圧」を選択して印加していることが明らかである。 したがって、引用発明の「ステップS3」は、補正発明の「選択されたプログラミングの強さを用いてコアセルの閾値電圧の一部をプログラミングする手順」に相当する。 (3-3)引用発明の「そして、可変書き込み/消去ベリファイ電圧発生器4により、ロウデコーダ7を介して選択ワード線に書き込みベリファイ電圧を印加し、選択セルのオン/オフにより流れる/流れない電流をコラムデコーダ5のセンスアンプを介して読み出し、これにより、シーケンスコントローラ2では選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定を行い、この判定により、現ベリファイ電圧レベルを満足しなければステップS3へ戻り、満足する場合には次のステップへと進み(ステップS4)、 最後に、シーケンスコントローラ2により現ベリファイ電圧レベルが最終ベリファイ電圧レベルであるかどうかの判定を行い、最終ベリファイ電圧レベルである場合は、選択セル(ビット)への書き込みを終了するが(ステップS5)、もし、ステップS5で最終ベリファイ電圧レベルでないのであれば、書き込みパルスにおけるゲート電圧の絶対値のみを徐々に減少して、次にベリファイ電圧レベルを更新し(ステップS7)、再び書き込みパルス電圧の印加を行う(ステップS3)」という一連のステップについて分析する。 まず、当該一連のステップにおける「選択セルのオン/オフにより流れる/流れない電流をコラムデコーダ5のセンスアンプを介して読み出し、これにより、シーケンスコントローラ2では選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定を行い」という部分が、補正発明の「前記コアセルの前記閾値電圧が所定の電圧レベルまで到達したかを判定することにより閾値電圧の一部のプログラミングが成功したかどうかを検証する手順」に相当することは明らかである。 そして、引用発明は、「この判定」、すなわち「選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定」の結果、「選択セル」の現閾値が「現ベリファイレベル」を満足したときに、「もし、ステップS5で最終ベリファイ電圧レベルでないのであれば、書き込みパルスにおけるゲート電圧の絶対値のみを徐々に減少して、次にベリファイ電圧レベルを更新し(ステップS7)、再び書き込みパルス電圧の印加を行う(ステップS3)」構成となっているから、引用発明においては、「選択セルの現閾値が現ベリファイ電圧レベルを満足するかどうかの判定」の結果、「選択セル」の現閾値が「現ベリファイレベル」を満足したとき、すなわち、「選択セル」について、「現ベリファイレベル」までの閾値電圧のプログラミングが成功したことが検証されたとき、「現ベリファイレベル」に応じて「選択セル」のゲートに印加する電圧のみを調整することにより、プログラミングの強さを調整していることが明らかである。そして、引用発明において、各メモリセルのゲートがワード線に接続されていることは、当業者における技術常識である。 したがって、引用発明は、補正発明の「前記閾値電圧の一部のプログラミングが成功したかどうかを検証する手順において検証された前記コアセルのプログラミングされたレベルに応じて、前記コアセルのワード線に印加する電圧のみを調整することにより選択されたプログラミングの強さを調整する手順」に相当する手順を備えているものと認められる。 さらに、引用発明は、「最後に、シーケンスコントローラ2により現ベリファイ電圧レベルが最終ベリファイ電圧レベルであるかどうかの判定を行い、最終ベリファイ電圧レベルである場合は、選択セル(ビット)への書き込みを終了」し、「最終ベリファイ電圧レベルでないのであれば、書き込みパルスにおけるゲート電圧の絶対値のみを徐々に減少して、次にベリファイ電圧レベルを更新し(ステップS7)、再び書き込みパルス電圧の印加を行う(ステップS3)」ものであるから、引用発明は、「選択セル」の閾値が、補正発明の「望ましい閾値電圧」に相当する「最終ベリファイ電圧レベル」に達するまで、「選択セル」に「書き込みパルス電圧」を印加するステップ、「現閾値が現ベリファイ電圧レベルを満足するかどうかの判定」を行うステップ、及び「ゲート電圧の絶対値のみを徐々に減少」させるステップを繰り返す手順を備えていることが明らかである。 したがって、引用発明は、補正発明の「コアセルの閾値電圧が望ましい閾値電圧と実質的に一致するまで、プログラミングする手順、検証する手順、及び、調整する手順を繰り返す手順」に相当する手順を備えているものと認められる。 (3-4)以上のことを踏まえると、補正発明と引用発明とは、 「記憶装置におけるコアセルの閾値電圧レベルをプログラミングする方法であって、 選択されたプログラミングの強さを用いてコアセルの閾値電圧の一部をプログラミングする手順と、 前記コアセルの前記閾値電圧が所定の電圧レベルまで到達したかを判定することにより閾値電圧の一部のプログラミングが成功したかどうかを検証する手順と、 前記閾値電圧の一部のプログラミングが成功したかどうかを検証する手順において検証された前記コアセルのプログラミングされたレベルに応じて、前記コアセルのワード線に印加する電圧のみを調整することにより選択されたプログラミングの強さを調整する手順と、 コアセルの閾値電圧が望ましい閾値電圧と実質的に一致するまで、プログラミングする手順、検証する手順、及び、調整する手順を繰り返す手順と、を有する方法。」 である点で一致し、以下の点で相違する。 (相違点) 補正発明は、「コアセルの望ましい閾値電圧を決定する手順」を備えているのに対して、引用発明は、そのような手順を備えることが特定されていない点。 (4)相違点についての当審の判断 引用例には、補正発明の「望ましい閾値電圧」に相当する「最終ベリファイ電圧レベル」を決定する手順については明記されていないが、引用発明において、「最終ベリファイ電圧レベル」、すなわち、プログラミング後のメモリセルが有する閾値電圧をどのような値とするかによって、不揮発性半導体記憶装置の性能や信頼性が大きな影響を受けることは当業者にとって自明であるから、引用発明において、「ステップS1」を実行するに先立って、不揮発性半導体装置に対して望まれる性能や信頼性を考慮しつつ、「最終ベリファイ電圧レベル」を最適な値に設定すること、すなわち、補正発明のように「コアセルの望ましい閾値電圧を決定する手順」を設けることは、当業者が容易になし得たことである。 したがって、補正発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができない。 (5)独立特許要件についてのまとめ 本件補正は、補正後の特許請求の範囲の請求項1に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第17条の2第5項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項をいう。以下同じ。)において準用する同法第126条第5項の規定に適合しない。 5.補正の却下の決定についてのむすび 以上検討したとおり、本件補正は、特許法第126条第5項の規定に適合しないものであるから、同法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下すべきものである。 第3.本願発明について 平成19年4月17日付けの手続補正は上記のとおり却下されたので、本願の請求項1?8に係る発明は、平成18年11月13日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1?8に記載されている事項により特定されるとおりのものであり、そのうちの請求項1に係る発明(以下「本願発明」という。)は、請求項1に記載されている事項により特定される、上記第2.1.における「(補正前)」の箇所に記載したとおりのものである。 一方、本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された特開平10-228786号公報(引用例)には、上記第2.4.(2)に記載したとおりの事項、及び発明(引用発明)が記載されているものと認められる。 そして、本願発明に対して技術的限定を加えた発明である補正発明は、上記第2.4.において検討したとおり、引用発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も当然に、引用発明に基づいて当業者が容易に発明をすることができたものである。 したがって、本願発明は特許法第29条第2項の規定により特許を受けることができない。 第4.むすび 以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2010-02-02 |
| 結審通知日 | 2010-02-09 |
| 審決日 | 2010-02-26 |
| 出願番号 | 特願2003-114392(P2003-114392) |
| 審決分類 |
P
1
8・
575-
Z
(G11C)
P 1 8・ 121- Z (G11C) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 滝谷 亮一 |
| 特許庁審判長 |
北島 健次 |
| 特許庁審判官 |
加藤 俊哉 相田 義明 |
| 発明の名称 | 閾値電圧レベルのプログラミング方法及びシステムと半導体記憶装置 |