ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 5項独立特許用件 特許、登録しない。 G11B 審判 査定不服 2項進歩性 特許、登録しない。 G11B |
|---|---|
| 管理番号 | 1225546 |
| 審判番号 | 不服2007-32022 |
| 総通号数 | 132 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2010-12-24 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2007-11-28 |
| 確定日 | 2010-10-21 |
| 事件の表示 | 特願2005- 68341「光ディスク装置及びPLL回路」拒絶査定不服審判事件〔平成18年 9月21日出願公開、特開2006-252681〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1 手続の経緯 本願は、平成17年3月11日に出願したものであって、平成19年7月27日付け拒絶理由通知に対して同年9月28日付けで手続補正がなされたが、同年10月19日付けで拒絶査定がされた。これに対し、同年11月28日付けで拒絶査定不服審判が請求されるとともに、同年12月25日付けで手続補正がなされた。 その後、平成22年4月19日付けで前置報告書を利用した審尋がなされ、同年6月16日付けで回答書が提出されたものである。 第2 平成19年12月25日付けの手続補正についての補正却下の決定 [補正却下の決定の結論] 平成19年12月25日付けの手続補正を却下する。 [理由] 1.本件補正 平成19年12月25日付けの手続補正(以下「本件補正」という。)は、特許請求の範囲についてするもので、本件補正前に、 「 【請求項1】 ビタビ復号器を備えた光ディスク装置であって、 光ディスクから検出したRF信号の等化処理を行うアナログ等化器と、 前記等化処理されたRF信号をデジタル変換するADコンバータと、 前記ADコンバータの出力信号をデジタル等化するFIRフィルターと、 デジタル方式のPLL回路と、 前記PLL回路に内蔵される2つ以上の位相比較器とを備え、 前記位相比較器の一つは、前記ADコンバータの出力信号の位相誤差を検出し、 前記位相比較器の他の一つは、前記FIRフィルターの出力信号の位相誤差を検出し、 前記FIRフィルターは、中心タップ前後に構成された少なくとも6つのタップを有する、全長が13タップ以上のタップ構成を有し、 前記PLL回路は、前記位相比較器の1つを選択するセレクターを有することを特徴とする光ディスク装置。 【請求項2】 前記セレクターは、前記PLL回路の動作状況に応じて、前記位相比較器のうち適正なものを自動的に選択する機能を有することを特徴とする請求項1記載の光ディスク装置。 【請求項3】 前記光ディスク装置は、前記位相誤差のRMS値を監視するロックモニターを有し、前記ロックモニターにより前記セレクターの動作を制御することを特徴とする請求項1記載の光ディスク装置。 【請求項4】 前記光ディスク装置は、前記位相誤差の信号からロックモニター信号を出力するロックモニターを有し、前記ロックモニター信号は、前記位相誤差の絶対値の平均値をとることによって算出され、前記ロックモニターにより前記セレクターの動作を制御することを特徴とする請求項1記載の光ディスク装置。 【請求項5】 光ディスクから得られた再生信号からクロックを抽出するデジタル方式のPLL回路であって、 それぞれ等化条件の異なる再生信号から位相誤差情報を検出する複数の位相比較器を備え、 前記位相比較器の一つは、中心タップ前後に構成された少なくとも6つのタップを有する、全長が13タップ以上のFIRフィルターにより等化された再生信号に対応し、 前記位相比較器のうち1つを選択するセレクターを有することを特徴とするPLL回路。 【請求項6】 前記セレクターは、前記PLL回路の動作状況に応じて、前記位相比較器のうち適正なものを自動的に選択する機能を有することを特徴とする請求項5記載のPLL回路。」 とあったところを、 本件補正後、 「 【請求項1】 最短ラン長が2Tの再生信号を復号するビタビ復号器を備えた光ディスク装置であって、 光ディスクから検出したRF信号の等化処理を行うアナログ等化器と、 前記等化処理されたRF信号をデジタル変換するADコンバータと、 前記ADコンバータの出力信号をデジタル等化するFIRフィルターと、 デジタル方式のPLL回路と、 前記PLL回路に内蔵される2つ以上の位相比較器とを備え、 前記位相比較器の一つは、前記ADコンバータの出力信号の位相誤差を検出し、 前記位相比較器の他の一つは、前記FIRフィルターの出力信号の位相誤差を検出し、 前記FIRフィルターは、中心タップ前後に構成された少なくとも6つのタップを有する、全長が13タップ以上のタップ構成を有し、 前記PLL回路は、該PLL回路の引き込み動作の際には前記一つの位相比較器を選択し、引き込み後の定常動作の際には前記他の一つの位相比較器を選択するセレクターを有することを特徴とする光ディスク装置。 【請求項2】 前記セレクターは、前記PLL回路の動作状況に応じて、前記位相比較器のうち適正なものを自動的に選択する機能を有することを特徴とする請求項1記載の光ディスク装置。 【請求項3】 最短ラン長が2Tの再生信号を復号するビタビ復号器を備えた光ディスク装置であって、 光ディスクから検出したRF信号の等化処理を行うアナログ等化器と、 前記等化処理されたRF信号をデジタル変換するADコンバータと、 前記ADコンバータの出力信号をデジタル等化するFIRフィルターと、 デジタル方式のPLL回路と、 前記PLL回路に内蔵される2つ以上の位相比較器とを備え、 前記位相比較器の一つは、前記ADコンバータの出力信号の位相誤差を検出し、 前記位相比較器の他の一つは、前記FIRフィルターの出力信号の位相誤差を検出し、 更に、前記位相誤差のRMS値を監視するロックモニターを備え、 前記FIRフィルターは、中心タップ前後に構成された少なくとも6つのタップを有する、全長が13タップ以上のタップ構成を有し、 前記PLL回路は、前記ロックモニターにより観測される前記RMS値を元に前記位相比較器の1つを選択するセレクターを有することを特徴とする光ディスク装置。 【請求項4】 前記光ディスク装置は、前記位相誤差の信号からロックモニター信号を出力するロックモニターを有し、前記ロックモニター信号は、前記位相誤差の絶対値の平均値をとることによって算出され、前記ロックモニターにより前記セレクターの動作を制御することを特徴とする請求項1記載の光ディスク装置。」 とするものである。 請求項1についての補正は、発明特定事項である「ビタビ復号器」について「最短ラン長が2Tの再生信号を復号する」、「PLL回路」について「該PLL回路の引き込み動作の際には前記一つの位相比較器を選択し、引き込み後の定常動作の際には前記他の一つの位相比較器を選択するセレクターを有する」と限定したものであるから、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 そこで、本件補正後の請求項1に係る発明(以下「本件補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項に規定する要件を満たすか)否かについて、以下検討する。 2.引用例 原査定の拒絶の理由に引用された特開2002-25202号公報(平成14年1月25日公開、以下「引用例」という。)には、図面と共に、以下の記載がある。(なお、下線は当審で付与した。) (1)「【0001】 【発明の属する技術分野】本発明は、光ディスクや磁気ディスク等の記録媒体に記録されたデジタルデータを再生するためのデジタル情報再生装置において、記録データに同期したクロック信号を抽出するためのクロック抽出回路に関するものである。」 (2)「【0008】第1の位相誤差検出部20において、21はデジタルフィルタ16の出力とクロック信号との位相誤差を検出して出力するための位相比較器、22はデジタル量をアナログ量に変換するためのデジタル-アナログ変換器(DAC)である。第2の位相誤差検出部30において、31はADC15の内部に設けられた比較器の出力を入力とし、位相誤差を検出するための位相比較器、32はデジタル量をアナログ量に変換するためのDAC、33は位相比較器31のゲインを外部入力であるゲイン制御信号により制御するためのゲイン制御部である。位相誤差の検出方式としては、再生信号がゼロクロスするポイントを検出し、その時のサンプル値を位相誤差として求める方法などが用いられる。制御電圧生成部40は、加算器41と、平滑用のループフィルタ42とからなる。クロック抽出ループは、位相誤差が0となるようにVCO50の出力であるクロック信号の位相を変化させる。 【0009】図1の構成によれば、記録媒体11に記録されたデジタルデータは、再生ヘッド12によりアナログの再生信号に変換される。この再生アナログ信号は、アンプ13により振幅が補正され、アナログフィルタ14によりノイズとなる高周波成分の除去処理やビタビ復号器17の特性に対応した波形等化処理がなされる。これらの処理がなされた再生アナログ信号は、ADC15に入力される。ADC15は、VCO50の出力であるクロック信号に同期してアナログフィルタ14の出力をサンプリングしデジタル信号に変換して出力する。ADC15の出力であるデジタル信号はデジタルフィルタ16により波形補正され、ビタビ復号器17により最尤復号が行われる。」 (3)「【0013】図2は、本発明に係るクロック抽出回路の他の構成例を示している。本構成は、デジタルフィルタ16の出力をもとに位相誤差を検出するためのフィードバック系位相誤差検出部(第1の位相誤差検出部)20に加えて、これよりクロック遅延が少ないADC15の出力をもとに位相誤差を検出するためのフィードバック系位相誤差検出部(第2の位相誤差検出部)30aを設けたものである。その他の点は図1の構成と同様であるので、詳細な説明は省略する。 【0014】図2の構成におけるクロック抽出回路の特徴は、デジタルフィルタ16の出力を用いて位相誤差を検出するためのフィードバック系の第1のループに加えて、ADC15の出力を用いて位相誤差を検出するためのフィードバック系の第2のループを設け、後者のループゲインを適応的に切り替えるゲイン制御機能を有する点である。ADC15の出力から求められる位相誤差は、クロック遅延を小さくすることができるので、クロック抽出ループのゲインを大きくとることができる。しかしながら、デジタルフィルタ16による波形補正を実施する前のデータを使用するため高精度であるとはいえない。一方、デジタルフィルタ16の出力を用いて検出した位相誤差は、ADC15の出力を用いて検出したものと比較して、フィルタ演算に要するクロックサイクル数だけ、遅延が大きくなる。このためループゲインを小さくする必要がある。しかしながら、デジタルフィルタ16による波形補正を実施した後のデータ、つまり波形干渉成分や雑音成分の除去等の補正演算が行われた後のデータであるため、より高精度であるといえる。 【0015】そこで、図2のクロック抽出回路では、記録媒体11からの読み出し動作が開始すると同時に、これら2つのループを同時に動作させる。このとき、第1のループのループゲインに対し第2のループのループゲインが十分大きくなるようにゲイン制御する。すなわち、粗い引き込み動作を行う。次に、ある程度時間が経過した後、第2のループのループゲインが第1のループのループゲインに対して小さくなるようにゲイン制御を行う。」 (4)「【0022】図5は、図1?図3中のゲイン制御信号の他の生成例を示している。図5において、71はユーザが予め設定するしきい値(+側及び-側)を格納するためのしきい値設定器、72は第2の位相誤差検出部30,30a,30bで検出された位相誤差がしきい値設定器71の値で決定された範囲内に収まっているときにHIを出力するための比較器、73は比較器72の出力がHIの期間であるサイクル数をカウントし、HIの期間が予め設定された長さだけ続いた場合にHIを出力するためのシーケンサである。図5の例によれば、粗い引き込み動作が完了して第2の位相誤差検出部30,30a,30bにより検出された位相誤差が定常状態になった時点で、そのゲインを引き下げるように、ゲイン制御信号をLOWからHIに変化させる。」 上記摘示事項及び図面の記載を総合勘案すると、引用例には、次の発明(以下「引用発明」という。)が記載されているものと認める。 「ビタビ復号器を備えた光ディスクに記録されたデジタルデータを再生するためのデジタル情報再生装置であって、 光ディスクから再生された再生アナログ信号の波形等化処理を行うアナログフィルタと、 波形等化処理された再生アナログ信号をデジタル信号に変換するADCと、 ADCの出力であるデジタル信号の波形干渉成分の除去の補正演算を行うデジタルフィルタと、 クロック抽出回路と、 クロック抽出回路に設けられた2つの位相誤差検出部とを備え、 第1の位相誤差検出部は、デジタルフィルタの出力をもとに位相誤差を検出する第1のループを構成し、 第2の位相誤差検出部は、ADCの出力をもとに位相誤差を検出する第2のループを構成し、 クロック抽出回路は、クロック抽出回路の粗い引き込み動作の際には第1のループのループゲインに対し第2のループのループゲインが十分大きくなるようにゲイン制御し、粗い引き込み動作が完了して第2の位相誤差検出部により検出された位相誤差が定常状態になった時点で第2のループのループゲインが第1のループのループゲインに対して小さくなるようにゲイン制御を行うデジタル情報再生装置。」 3.対比 そこで、本件補正発明と引用発明とを対比する。 (1)引用発明と本件補正発明の「ビタビ復号器」は共通する。引用発明の「デジタル情報再生装置」は、光ディスクに記録されたデジタルデータを再生するものであるから、本件補正発明の「光ディスク装置」に相当する。 (2)引用発明の「再生アナログ信号」は、光ディスクから再生されたものであるから、本件補正発明の「RF信号」に相当する。引用発明の「アナログフィルタ」は、再生アナログ信号の波形等化処理を行うものであるから、本件補正発明の「アナログ等化器」に相当する。 (3)引用発明の「ADC」は、波形等化処理された再生アナログ信号をデジタル信号に変換するものであるから、本件補正発明の「ADコンバータ」に相当する。 (4)引用発明の「デジタルフィルタ」は、ADCの出力であるデジタル信号の波形干渉成分の除去の補正演算を行う」ものであるから、本件補正発明の「FIRフィルター」と「ADコンバータの出力信号をデジタル等化する」点において共通する。 (5)引用発明の「クロック抽出回路」は、再生信号がゼロクロスするポイントを検出し、その時のサンプル値を位相誤差として求めるものであるから、本件補正発明の「PLL回路」に相当する。 (6)引用発明の「位相誤差検出部」は、本件補正発明の「位相比較器」に相当する。 (7)引用発明の「第1の位相誤差検出部」は、デジタルフィルタの出力をもとに位相誤差を検出するものであるから、本件補正発明の「位相比較器の他の一つ」に相当する。 (8)引用発明の「第2の位相誤差検出部」は、ADCの出力をもとに位相誤差を検出するものであるから、本件補正発明の「位相比較器の一つ」に相当する。 そうすると、本件補正発明と引用発明とは、次の点で一致する。 ＜一致点＞ 「ビタビ復号器を備えた光ディスク装置であって、 光ディスクから検出したRF信号の等化処理を行うアナログ等化器と、 前記等化処理されたRF信号をデジタル変換するADコンバータと、 前記ADコンバータの出力信号をデジタル等化するフィルターと、 デジタル方式のPLL回路と、 前記PLL回路に内蔵される2つの位相比較器とを備え、 前記位相比較器の一つは、前記ADコンバータの出力信号の位相誤差を検出し、 前記位相比較器の他の一つは、前記フィルターの出力信号の位相誤差を検出する光ディスク装置。」の点。 そして、次の点で相違する。 ＜相違点＞ (1)「ビタビ復号器」について、本件補正発明は、「最短ラン長が2Tの再生信号を復号する」ものであるのに対し、引用発明は、そのようになされていない点。 (2)「ADコンバータの出力信号をデジタル等化するフィルター」について、本件補正発明は、「中心タップ前後に構成された少なくとも6つのタップを有する、全長が13タップ以上のタップ構成を有」する「FIRフィルター」であるのに対し、引用発明は、そのようになされていない点。 (3)「PLL回路」について、本件補正発明は、「該PLL回路の引き込み動作の際には前記一つの位相比較器を選択し、引き込み後の定常動作の際には前記他の一つの位相比較器を選択するセレクターを有する」ものであるのに対し、引用発明は、「クロック抽出回路の粗い引き込み動作の際には第1のループのループゲインに対し第2のループのループゲインが十分大きくなるようにゲイン制御し、粗い引き込み動作が完了して第2の位相誤差検出部により検出された位相誤差が定常状態になった時点で第2のループのループゲインが第1のループのループゲインに対して小さくなるようにゲイン制御を行う」ものである点。 4.判断 そこで、上記相違点について検討する。 相違点(1)について 最短ラン長が2Tの再生信号を復号するビタビ復号器を備えた光ディスク装置は周知である(例えば、特開平8-194949号公報【0013】、【0014】参照)から、引用発明を、最短ラン長が2Tの再生信号を復号するビタビ復号器を備えた光ディスク装置に適用することは、当業者が適宜なし得ることである。 相違点(2)について 再生信号をパーシャルレスポンスに等化するために、通常5個から20個程度までのタップからなるFIR(Finiｔe Imｐｕlｓe Reｓｐｏnｓe)フィルタを用いることは周知である(例えば、特開2004-327017号公報【0007】、【0049】、特開2004-199727号公報【0052】ないし【0055】、【0096】参照)から、引用発明における「デジタルフィルタ」として、「中心タップ前後に構成された少なくとも6つのタップを有する、全長が13タップ以上のタップ構成を有」する「FIRフィルター」を採用することは、当業者が適宜なし得る。 相違点(3)について 引用発明は、「クロック抽出回路の粗い引き込み動作の際には第1のループのループゲインに対し第2のループのループゲインが十分大きくなるようにゲイン制御し、粗い引き込み動作が完了して第2の位相誤差検出部により検出された位相誤差が定常状態になった時点で第2のループのループゲインが第1のループのループゲインに対して小さくなるようにゲイン制御を行う」ものであるから、クロック抽出回路の粗い引き込み動作の際には第1のループが支配的になり、粗い引き込み動作が完了して第2の位相誤差検出部により検出された位相誤差が定常状態になった時点で第2のループが支配的になるように切り替えている。当該切り替えをループゲインの制御により行うか、ループを選択するセレクターにより行うかは、当業者が任意に選択し得ることである。 そして、上記相違点を総合的に判断しても、本件補正発明が奏する効果は引用例及び周知技術から、当業者が十分に予測できたものであって、格別なものとはいえない。 したがって、本件補正発明は、引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであり、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができないものである。 5.本件補正についてのむすび 以上のとおり、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 第3 本願発明について 1.本願発明 平成19年12月25日付けの手続補正は、上記のとおり却下されたので、本願の請求項1ないし6に係る発明は、平成19年9月28日付けの手続補正により補正された特許請求の範囲の請求項1ないし6に記載された事項により特定されるものであるところ、請求項1に係る発明(以下「本願発明」という。)は、上記「第2[理由」1.」に本件補正前の請求項1として記載したとおりのものである。 2.引用例 原査定の拒絶の理由で引用された引用例及びその記載事項は、上記「第2[理由]2.」に記載したとおりである。 3.対比・判断 本願発明は、上記「第2[理由]3.及び4.」で検討した本件補正発明から、発明特定事項である「ビタビ復号器」について「最短ラン長が2Tの再生信号を復号する」、「PLL回路」について「該PLL回路の引き込み動作の際には前記一つの位相比較器を選択し、引き込み後の定常動作の際には前記他の一つの位相比較器を選択するセレクターを有する」との構成を削除したものである。 そうすると、本願発明の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本件補正発明が、上記「第2[理由]3.及び4.」に記載したとおり、引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。 4.むすび 以上のとおり、本願の請求項1に係る発明は、特許法第29条第2項の規定により特許を受けることができない。 したがって、本願は、その余の請求項について論及するまでもなく拒絶すべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2010-08-19 |
| 結審通知日 | 2010-08-24 |
| 審決日 | 2010-09-06 |
| 出願番号 | 特願2005-68341(P2005-68341) |
| 審決分類 |
P
1
8・
575-
Z
(G11B)
P 1 8・ 121- Z (G11B) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 山崎 達也 |
| 特許庁審判長 |
小松 正 |
| 特許庁審判官 |
関谷 隆一 ▲吉▼澤 雅博 |
| 発明の名称 | 光ディスク装置及びPLL回路 |
| 代理人 | 井上 学 |