ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1226984 |
| 審判番号 | 不服2008-2667 |
| 総通号数 | 133 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2011-01-28 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2008-02-07 |
| 確定日 | 2010-11-11 |
| 事件の表示 | 特願2001-334718「GaN系電界効果トランジスタ及びその製造方法」拒絶査定不服審判事件〔平成15年 5月16日出願公開,特開2003-142501〕について,次のとおり審決する。 |
| 結論 | 本件審判の請求は,成り立たない。 |
| 理由 |
第1.手続の経緯 本願は,平成13年10月31日の出願であって,平成19年7月20日付けの拒絶理由通知に対して,同年9月21日に手続補正書及び意見書が提出されたが,同年12月28日付けで拒絶査定がされ,これに対し,平成20年2月7日に審判請求がされるとともに,同年3月4日に手続補正書が提出され,その後当審において平成22年5月28日付けで審尋がされ,同年7月30日に回答書が提出されたものである。 第2.平成20年3月4日に提出された手続補正書による補正(以下「本件補正」という。)についての補正却下の決定 [補正却下の決定の結論] 本件補正を却下する。 [理由] 1.本件補正の内容 本件補正は,補正前の特許請求の範囲及び明細書の段落【0016】,【0018】,【0019】を,補正後の特許請求の範囲及び明細書の段落【0016】,【0018】,【0019】と補正するものであり,特許請求の範囲についての補正事項を整理すると,次のとおりである。 ・補正事項 補正前の請求項1,4,5の「ポリイミド膜」を,それぞれ,補正後の請求項1,4,5の「少なくとも3000nmの厚さを有するポリイミド膜」と補正すること。 2.補正の目的の適否 上記補正事項は,補正前の請求項1,4,5に記載された「ポリイミド膜」の厚さに関して「少なくとも3000nmの厚さを有する」ことを限定するものであるから,平成14年法律24号改正附則2条1項によりなお従前の例によるとされる同法による改正前の特許法17条の2第4項(以下,単に「特許法17条の2第4項」という。)2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 よって,本件補正は,特許法17条の2第4項に規定する要件を満たす。 そこで,次に,本件補正後の請求項1に係る発明(以下「本願補正発明」という。)が,平成18年法律55号改正附則3条1項によりなお従前の例によるとされる同法による改正前の特許法17条の2第5項(以下,単に「特許法17条の2第5項」という。)において準用する特許法126条5項の規定(独立特許要件)を満たすか否かについて検討する。 3.独立特許要件(容易想到性) (1)本願補正発明 平成20年3月4日に提出された手続補正書の特許請求の範囲の請求項1の記載によれば,本願補正発明は,次のとおりである。 「GaN系半導体層からなるチャネル層と,前記チャネル層の両端に接触して設けられた2つのコンタクト領域と,前記チャネル層上に設けられたゲート電極と,前記2つのコンタクト領域上にそれぞれ設けられたソース電極及びドレイン電極とを有するGaN系電界効果トランジスタであって, 前記ゲート電極,前記ソース電極,及び前記ドレイン電極が,少なくとも3000nmの厚さを有するポリイミド膜によって互いに絶縁分離されていることを特徴とするGaN系電界効果トランジスタ。」 (2)引用例の記載内容と引用発明 (2-1)引用例(特開平10-223901号公報)の記載 原査定の拒絶の理由に引用され,本願の出願前に日本国内において頒布された刊行物である,特開平10-223901号公報(以下「引用例」という。)には,図1,11とともに,次の記載がある。(下線は当審で付加したもの,以下同じ。) ア.「【0009】本発明はかかる問題点に鑑みてなされたもので,その目的は,化学的に安定したゲート絶縁膜を用いることにより,大きな入力振幅をとることができるGaN系の電界効果型トランジスタおよびその製造方法を提供することにある。」 イ.図1を参照して, 「【0015】(第1の実施の形態)図1は本発明の第1の実施の形態に係る電界効果型トランジスタの構成を表すものである。この電界効果型トランジスタは,サファイアよりなる基板(例えばc面)1の上にバッファ層2を介してチャネル層3とゲート絶縁膜4が順次積層されている。このゲート絶縁膜4の上には,ゲート絶縁膜4の開口4aを介してチャネル層3と電気的に接続されたソース電極5と,ゲート絶縁膜4の開口4bを介してチャネル層3と電気的に接続されたドレイン電極6とが配設されている。ゲート絶縁膜4の上には,また,ソース電極5とドレイン電極6との間にゲート電極7が配設されている。ソース電極5,ドレイン電極6およびゲート電極7は,例えば基板1の側からチタン(Ti),アルミニウム(Al)および金(Aｕ)を順次積層して構成されている。 【0016】バッファ層2は例えば高抵抗の真性GaNにより構成されてており,その厚さは例えば2μmとなっている。チャネル層3は例えばn型不純物としてSiを添加したn型GaNにより構成されており,その厚さは例えば0.1μmとなっている。その不純物濃度は,例えば1×10^(18)cm^(-3)である。なお,チャネル層3の不純物濃度と厚さをそれぞれ制御することにより,ゲート閾値電圧を適宜に調節することができる。すなわち,不純物濃度を高くすればノルマルオン(デプレッションモード;depletion mode)となり,不純物濃度を低くすればノルマルオフ(エンハンスメントモード;enhancement mode)となる。 【0017】例えば,チャネル層3の厚さが0.1μmの場合,不純物濃度が5×10^(15)cm^(-3)以下においてエンハンスメントモードとなる。よって,上記の不純物濃度1×10^(18)cm^(-3)においてはデプレッションモードとなる。また,不純物濃度が5×10^(14)cm^(-3)以下においては,ゲート電極7に正の電圧を加えていくと,チャネル層3の中ではなく,ゲート絶縁膜4とチャネル層3との界面のチャネル層3側に電子が誘起されるいわゆるMOS動作のエンハンスメントモードとなる。」 ウ.図11を参照して, 「【0046】(第4の実施の形態)図11は本発明の第4の実施の形態に係る電界効果型トランジスタの構成を表すものである。この電界効果型トランジスタは,第3の実施の形態と同様に,基板1の上にバッファ層2を介して電子障壁層39およびチャネル層33が順次積層されており,チャネル層33の上にはソース電極5およびドレイン電極6がそれぞれ配設されると共に,その間にはゲート絶縁膜4を介してゲート電極7が配設されている。ここでは,電子障壁層39,チャネル層33の具体的構造およびソース電極5,ドレイン電極6,ゲート電極7のチャネル層33に対する電気的接続の構造が異なっていることを除き,他は第3の実施の形態と同一の構成を有している。よって,同一の構成要素には同一の符号を付し,ここではその詳細な説明については省略する。 ・・・ 【0051】コンタクト層41,ソース電極5およびドレイン電極6とゲート電極7との間には,それらの間の電気的絶縁を確保するための絶縁膜43が配設されている。絶縁膜43は,例えばポリイミドにより構成されている。」 (2-2)引用発明 ア.上記(2-1)アによれば,引用例には,「本発明は」「GaN系の電界効果型トランジスタおよびその製造方法を提供する」ことが記載されているから,GaN系の電界効果型トランジスタに関する発明が開示されている。 イ.上記(2-1)イによれば,引用例には,「チャネル層3は例えばn型不純物としてSiを添加したn型GaNにより構成されて」いることが記載されているから,GaNからなるチャネル層3が開示されている。 ウ.上記(2-1)イによれば,引用例には,「チャネル層3とゲート絶縁膜4が順次積層されて」おり,「ゲート絶縁膜4の上には,また,ソース電極5とドレイン電極6との間にゲート電極7が配設されている」ことが記載されているから,(ゲート絶縁膜4を介して)チャネル層3上に配設されたゲート電極7が開示されている。 エ.上記(2-1)イによれば,引用例には,「このゲート絶縁膜4の上には,ゲート絶縁膜4の開口4aを介してチャネル層3と電気的に接続されたソース電極5と,ゲート絶縁膜4の開口4bを介してチャネル層3と電気的に接続されたドレイン電極6とが配設されている」ことが記載されているから,図1のソース電極5及びドレイン電極6とチャネル層3との位置関係を参酌すると,チャネル層3上に電気的に接続して配設されたソース電極5及びドレイン電極6が開示されている。 オ.上記(2-1)イによれば,引用例には,「ソース電極5とドレイン電極6との間にゲート電極7が配設されている」ことが記載されており,図1のゲート電極7,ソース電極5,ドレイン電極6の離間した配置を参酌すると,ゲート電極7,ソース電極5,ドレイン電極6が互いに絶縁分離されていることは明らかである。 カ.したがって,引用例には,次の発明(以下「引用発明」という。)が記載されている。 「GaNからなるチャネル層3と,チャネル層3上に配設されたゲート電極7と,チャネル層3上に電気的に接続して配設されたソース電極5及びドレイン電極6とを有するGaN系の電界効果型トランジスタであって, ゲート電極7,ソース電極5,ドレイン電極6が互いに絶縁分離されているGaN系の電界効果型トランジスタ。」 (3)本願補正発明と引用発明の一致点及び相違点 (3-1)対比 ア.引用発明の「GaN」,「チャネル層3」,「ゲート電極7」,「ソース電極5」,「ドレイン電極6」,「GaN系の電界効果型トランジスタ」は,それぞれ,本願補正発明の「GaN系半導体層」,「チャネル層」,「ゲート電極」,「ソース電極」,「ドレイン電極」,「GaN系電界効果トランジスタ」に相当する。 よって,本願補正発明の「GaN系半導体層からなるチャネル層と,前記チャネル層の両端に接触して設けられた2つのコンタクト領域と,前記チャネル層上に設けられたゲート電極と,前記2つのコンタクト領域上にそれぞれ設けられたソース電極及びドレイン電極とを有するGaN系電界効果トランジスタ」と引用発明の「GaNからなるチャネル層3と,チャネル層3上に配設されたゲート電極7と,チャネル層3上に電気的に接続して配設されたソース電極5及びドレイン電極6とを有するGaN系の電界効果型トランジスタ」とは,「GaN系半導体層からなるチャネル層と,」「前記チャネル層上に設けられたゲート電極と,」「ソース電極及びドレイン電極とを有するGaN系電界効果トランジスタ」である点で共通する。 イ.本願補正発明の「前記ゲート電極,前記ソース電極,及び前記ドレイン電極が,少なくとも3000nmの厚さを有するポリイミド膜によって互いに絶縁分離されている」ことと,引用発明の「ゲート電極7,ソース電極5,ドレイン電極6が互いに絶縁分離されている」こととは,「前記ゲート電極,前記ソース電極,及び前記ドレイン電極が,」「互いに絶縁分離されている」点で共通する。 (3-2)そうすると,本願補正発明と引用発明との一致点及び相違点は,次のとおりとなる。 《一致点》 「GaN系半導体層からなるチャネル層と,前記チャネル層上に設けられたゲート電極と,ソース電極及びドレイン電極とを有するGaN系電界効果トランジスタであって, 前記ゲート電極,前記ソース電極,及び前記ドレイン電極が,互いに絶縁分離されているGaN系電界効果トランジスタ。」 《相違点》 《相違点1》 本願補正発明では,「前記チャネル層の両端に接触して設けられた2つのコンタクト領域」を有し,「ソース電極及びドレイン電極」は「前記2つのコンタクト領域上にそれぞれ設けられ」ているのに対し,引用発明では,本願補正発明の「前記チャネル層の両端に接触して設けられた2つのコンタクト領域」に相当する構成を有しておらず,「ソース電極5及びドレイン電極6」は「チャネル層3上に電気的に接続して配設され」ている点。 《相違点2》 本願補正発明では,「前記ゲート電極,前記ソース電極,及び前記ドレイン電極が,少なくとも3000nmの厚さを有するポリイミド膜によって互いに絶縁分離されている」のに対し,引用発明では,「ゲート電極7,ソース電極5,ドレイン電極6が互いに絶縁分離されている」ものの,「少なくとも3000nmの厚さを有するポリイミド膜によって」ではない点。 (4)相違点についての検討 上記各相違点について,それぞれ検討する。 (4-1)相違点1について 化合物半導体系電界効果トランジスタにおいて,チャネル層の両端に接触して2つのコンタクト領域を設け(換言すれば,2つのコンタクト領域によりチャネル層の両端を挟み),当該2つのコンタクト領域上にそれぞれソース電極及びドレイン電極を設けた構造とすることは,以下の周知例1,2にも記載されているように,当業者における周知技術である。 したがって,引用発明において,上記周知技術を採用して「チャネル層3」の両端に接触して2つのコンタクト領域を設け,当該2つのコンタクト領域上にそれぞれ「ソース電極5」及び「ドレイン電極6」を設けることにより,相違点1に係る構成とすることは,当業者が容易に想到し得るものである。 ・周知例1(特開平8-88234号公報) ア.本願の出願前に日本国内において頒布された刊行物である,特開平8-88234号公報(以下「周知例1」という。)には,図1とともに,次の記載がある。 「【0009】 【実施例】 実施例1 本発明に係る電界効果トランジスタの一実施例について図2ないし図4,および図1を用いて説明する。図2ないし図4,および図1は本実施例における電界効果トランジスタを製造するための工程図である。 【0010】後述する製造方法により最終的に得られる本実施例における電界効果トランジスタは図1に示す構造のものである。すなわち半絶縁性GaAｓ基板1上にノンドープGaAｓバッファ層2,ノンドープGaAｓ層3,n型InGaAｓ能動層4,ノンドープGaAｓバリア層5が順次積層されているとともに,n型InGaAｓ能動層4およびノンドープGaAｓバリア層5を貫通してソース電極となる半導体層16(n型GaAｓ層およびn型InGaAｓ層を半絶縁性GaAｓ基板1の側から積層したもの)およびドレイン電極となる半導体層17(n型GaAｓ層およびn型InGaAｓ層を半絶縁性GaAｓ基板1の側から積層したもの)が形成され,ゲート電極71がノンドープGaAｓバリア層5上に,ソース電極72がソース電極となる半導体層16上に,ドレイン電極73がドレイン電極となる半導体層17上にそれぞれ形成されている。」 イ.上記記載及び図1によれば,周知例1には,「電界効果トランジスタ」において,「能動層4」及び「バリア層5」(いずれも本願補正発明の「チャネル層」に相当)を貫通する(すなわち「能動層4」及び「バリア層5」の両端を挟む)「半導体層16」及び「半導体層17」(いずれも本願補正発明の「コンタクト領域」に相当)を形成し,「半導体層16上」に「ソース電極72」(本願補正発明の「ソース電極」に相当)を,「半導体層17上」に「ドレイン電極73」(本願補正発明の「ドレイン電極」に相当)を,それぞれ形成した構造が開示されている。 ・周知例2(特開平9-270522号公報) ア.本願の出願前に日本国内において頒布された刊行物である,特開平9-270522号公報(以下「周知例2」という。)には,図1とともに,次の記載がある。 「【0009】 【発明の実施の形態】次に,本発明の実施形態を図面を参照して説明する。図1は本発明の電界効果トランジスタの第1の実施形態を示す構成断面図である。同図において,半絶縁性GaAｓ基板10上にi-GaAｓ(300nm)からなるバッファ層11が形成されており,このバッファ層11上に高純度i-GaAｓ層(15nm)からなるチャンネル層12が形成されている。さらに,この上にi-Al_(0.8 )Ga_(0.2 )Aｓ(30nm)からなるバリア層13が形成されている。そして,このバリア層13の表面上にWSiからなるゲート電極20が形成されている。ここではショットキ障壁を高くするため,バリア層13のAlを0.8と高くしている。また,前記バリア層13では,前記チャンネル層12から10nm上方の位置にｐ型不純物であるBeをデルタドープしたドープ層14を形成している。その面密度は1×10^(13)cm^(-2)である。なお,この場合は1原子面のみにドーピングを行っているが,10nm以下の狭い領域ならばステップドーピングでもかまわない。さらにソース,ドレイン領域30はそれぞれｐ+ -GaAｓ選択成長層(500nm,1×10^(20)cm^(-3))により形成され,各領域30の表面上にTi/Pｔ/Aｕからなるオーミック金属電極40が形成されている。」 イ.上記記載及び図1によれば,周知例2には,「電界効果トランジスタ」において,「チャンネル層12」及び「バリア層13」(いずれも本願補正発明の「チャネル層」に相当)を挟んでその両端に「ソース,ドレイン領域30」(本願補正発明の「コンタクト領域」に相当)を形成し,「各領域30の表面上」に「オーミック金属電極40」(本願補正発明の「ソース電極及びドレイン電極」に相当)を形成した構造が開示されている。 (4-2)相違点2について 化合物半導体系電界効果トランジスタにおいて,ゲート電極,ソース電極,ドレイン電極を互いに絶縁分離する絶縁膜として,ポリイミド膜を用いることは,上記(2-1)ウで摘示したとおり,引用例の第4の実施の形態として,「ソース電極5およびドレイン電極6とゲート電極7との間には,それらの間の電気的絶縁を確保するための絶縁膜43が配設されている。絶縁膜43は,例えばポリイミドにより構成されている。」と記載されているほか,以下の周知例3?5にも記載されているように,当業者における周知技術である。 そして,上記ポリイミド膜が取り得る具体的な膜厚の値は様々であるが,本願補正発明の「少なくとも3000nm」という値も,例えば周知例4,5に記載されているように,通常取り得る範囲内のものであるといえる。また,本願補正発明において,「ポリイミド膜」の厚さの範囲を「少なくとも3000nm」と特定することの臨界的意義については,本願の願書に最初に添付した明細書又は図面に具体的な記載はなく,参酌すべき有利な効果もない。 したがって,引用発明に上記周知技術を適用し,「ゲート電極7,ソース電極5,ドレイン電極6が互いに絶縁分離されている」構成に代えて,ポリイミド膜によって互いに絶縁分離する構成とするとともに,当該ポリイミド膜の具体的な膜厚として少なくとも3000nmを採用することにより,相違点2に係る構成とすることは,当業者が容易になし得るものである。 ・周知例3(特開平10-308351号公報) ア.原査定の拒絶の理由に引用され,本願の出願前に日本国内において頒布された刊行物である,特開平10-308351号公報(以下「周知例3」という。)には,図6とともに,次の記載がある。 「【0002】 【従来の技術】化合物半導体装置の製造においては,主にシリコン型半導体材料と化合物半導体材料が用いられるが,ガリウムヒ素(GaAｓ),インジウムリン(InP)等の化合物半導体は,シリコン(Si)型半導体に比べて電子の移動度が高いことから,電界効果トランジスタ(FET)やヘテロ接合バイポーラトランジスタ(HBT)によるマイクロ波,ミリ波帯高出力素子やこれらを使用した集積回路(IC)等に広く用いられる。図6は,化合物半導体材料を用いた従来の高出力GaAｓFET,特にMESFET(Metal-Semiconductor Field Fffect Transistor)型FETの半導体チップ構成を示したもので,同図(a)はその断面図(同図(b)のA-A′断面図),同図(b)はその平面図である。このGaAｓFETは,半絶縁性GaAｓ基板1と,GaAｓ基板1上に形成されたn型GaAｓからなる能動層2と,能動層2上に形成されたn型GaAｓからなるオーミックコンタクト層3と,オーミックコンタクト層3を部分的に除去してその上に形成したSiO_(2)からなる保護膜7と,保護膜7を部分的に除去して形成したタングステンシリサイドからなるゲート電極9と,AｕGeNiからなるソース電極10及びドレイン電極11とから構成されている。」 「【0004】これらの化合物半導体装置においては,図6,図7に示すように素子の表面保護膜に酸化シリコン(SiO_(2))や窒化シリコン(Si_(3 )N_(4)),ポリイミド等の絶縁膜が広く用いられており,素子能動部において絶縁膜/半導体界面を形成している。このような保護膜界面では,絶縁膜と半導体の相互拡散等によるボンドの乱れや半導体の酸化に起因して多数の界面準位が生成されることが知られている。これらの界面準位は,FET内では電荷トラップとして作用し,電子を捕獲・放出するのに伴い,ゲートラグ等の不安定現象を引き起こし,FETの高周波特性を劣化させる。しかし,その一方ではトラップを捕獲した負電荷がゲート・ドレイン間の電界を緩和することにより,素子耐圧を増大させるという効果があるため,高周波領域で動作させる高出力FETでは,高周波特性と耐圧との間にトレードオフ関係がある。」 イ.上記記載及び図6によれば,周知例3には,「高出力GaAｓFET」の「ゲート電極9」,「ソース電極10」,「ドレイン電極11」を絶縁分離する「保護膜7」の材料として,「ポリイミド」を選択できることが開示されている。 ・周知例4(特開昭55-117283号公報) ア.本願の出願前に日本国内において頒布された刊行物である,特開昭55-117283号公報(以下「周知例4」という。)には,第1?3図とともに,次の記載がある。 「第1図は本発明に係るGaAｓFETの構造を示す斜視図,第2図はその模式的断面構造図,第3図(A)?(E)はその製作工程を示す断面構造図である。図において1は半絶縁性GaAｓ結晶基板であり,また2及び2’(第3図にのみ図示)は薄層GaAｓエピタキシヤル結晶層であつて,基板1上に形成され,メサエツチングされている。4及び5はエピタキシヤル結晶層2’上,またこれに隣接する基板1上の領域にかけて形成されたソース電極及びドレイン電極,3はエピタキシヤル結晶層2’を除去したエピタキシヤル結晶層2上からこれに隣接する基板1上の領域にかけて形成されたゲート電極である。」(2頁左下欄1?13行) 「6はこれらのゲート電極3,ソース電極4及びドレイン電極5の所要部分を除いてこれらを被覆する,ポリイミド樹脂よりなる絶縁膜であつて,この絶縁膜6が被着されていない部分を利用して,ゲート電極3に接続させたビームリード7,ソース電極4に接続させたビームリード8並びに2分割されているドレイン電極5同士を結線する電極10及びこの電極10,ドレイン電極5に接続させたビームリード9を絶縁膜6上に形成してある。」(2頁右下欄14行?3頁左上欄2行) 「その後不要のレジストを除去し,絶縁膜6の形成のために全面にポリイミド樹脂溶液をスピナー塗布する。この溶液の粘度が30℃で1000cpsの場合には5回重ね塗布を行い約10μmの厚膜を形成し,その後約200?300℃にて約60分間熱処理する。そして各電極3,4,5の配線接続のために所要形状にエツチングを行い,絶縁膜6の一部を除去して各電極3,4,5の必要な部分を露出させるが,エツチヤントとしてはヒドラジン水溶液を用いる。」(3頁右上欄16行?左下欄5行) イ.上記記載及び第2図によれば,周知例4には,「ポリイミド樹脂よりなる」「絶縁膜6」が,「GaAｓFET」の「ゲート電極3,ソース電極4及びドレイン電極5」を絶縁分離しているとともに,「約10μmの厚膜」(すなわち,「少なくとも3000nm」に相当)で形成されることが開示されている。 ・周知例5(特開平10-144873号公報) ア.本願の出願前に日本国内において頒布された刊行物である,特開平10-144873号公報(以下「周知例5」という。)には,図1とともに,次の記載がある。 「【0021】(第1の実施の形態)図1に本発明の第1の実施の形態に係る,HEMTを能動素子として用いた,MMICの能動素子近傍の構造を示す。すなわち,図1(b)はMMICの一部の上面透視図,図1(a)は図1(b)のA-A方向の断面図である。本発明の第1の実施の形態に係るMMICは図1(a)に示すように半絶縁性砒化ガリウム(GaAｓ)等の半絶縁性半導体基板1の上部に能動素子であるHEMTの動作領域9を形成している。図1(b)に示すようにソース・オーミック電極2Sとドレイン・オーミック電極2Dの間にゲート電極4が配置されている。ゲート電極3には平面パターンがT型形状をなすようにゲート引き出し電極4が接続されている。動作領域9内のソース・オーミック電極2S,ドレイン・オーミック電極2Dとゲート引き出し電極3上に第1のメタル層5が形成されている。ドレイン・オーミックの電極とゲート引き出し電極3の上部の第1のメタル層5の上には,ヴィアホール7,第2のメタル層8が設けられている。第1のメタル層5と第2のメタル層8の間には,ポリイミド,BCB(biｓbenｚｏcｙclｏbｕｔenemｏnｏmeｒｓ),アモルファスフッ素樹脂等の樹脂層からなる層間絶縁膜6が形成されている。 【0022】ソース・オーミック電極2S,ドレイン・オーミック電極2Dは厚さ50?400nmのAｕGe/Ni/Aｕ等,ゲート引き出し電極4は厚さ50?400nmのTi/Pｔ/Aｕ等の金属膜で形成されている。第1のメタル層5および第2のメタル層は比較的厚く0.5?10μmの厚さでTi,Ni,Mｏ,W,Al,あるいはAｕ膜,又はこれらの複合膜で形成されている。」 イ.上記記載及び図1(a)によれば,周知例5には,「ポリイミド」「からなる層間絶縁膜6」が,「HEMT」の「ソース・オーミック電極2S」,「ドレイン・オーミック電極2D」,「ゲート電極4」を絶縁分離していること,及び,「第1のメタル層5」が「0.5?10μmの厚さ」で形成されていることが,開示されている。 そうすると,図1(a)の「ポリイミド」「からなる層間絶縁膜6」と「0.5?10μmの厚さ」の「第1のメタル層5」との位置関係を参酌すると,「ポリイミド」「からなる層間絶縁膜6」が「0.5?10μmの厚さ」(すなわち,「少なくとも3000nm」の範囲を含む)よりも厚く形成されていることは明らかである。 (5)以上検討したとおり,本願補正発明は,引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから,特許法29条2項の規定により,特許出願の際独立して特許を受けることができない。 4.したがって,本件補正は,特許法17条の2第5項において準用する特許法126条5項の規定に適合しないので,特許法159条1項において読み替えて準用する特許法53条1項の規定により却下すべきものである。 第3.本願発明 1.前記第2.のとおり,本件補正は却下されたので,本願の請求項1に係る発明(以下「本願発明」という。)は,平成19年9月21日に提出された手続補正書により補正された特許請求の範囲の請求項1に記載された,次のとおりのものである。 「GaN系半導体層からなるチャネル層と,前記チャネル層の両端に接触して設けられた2つのコンタクト領域と,前記チャネル層上に設けられたゲート電極と,前記2つのコンタクト領域上にそれぞれ設けられたソース電極及びドレイン電極とを有するGaN系電界効果トランジスタであって, 前記ゲート電極,前記ソース電極,及び前記ドレイン電極が,ポリイミド膜によって互いに絶縁分離されていることを特徴とするGaN系電界効果トランジスタ。」 2.引用例の記載及び引用発明については,それぞれ,前記第2.3.(2-1)及び(2-2)において認定したとおりである。 3.対比・判断 前記第2.2.で検討したように,本件補正後の請求項1の内容(本願補正発明)は,本件補正前の請求項1に対し,「ポリイミド膜」の厚さに関して「少なくとも3000nmの厚さを有する」ことを限定するものである。逆に言えば,本件補正前の発明(本願発明)は,本願補正発明から,上記の限定をなくしたものである。 そうすると,本願発明の構成要件をすべて含み,これをより限定した本願補正発明が,前記第2.3.において検討したとおり,引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから,本願発明も,同様の理由により,当業者が容易に発明をすることができたものである。 4.したがって,本願発明は,引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから,特許法29条2項の規定により,特許を受けることができない。 第4.結言 以上のとおりであるから,本願は,その余の請求項に係る発明について検討するまでもなく,拒絶をすべきものである。 よって,結論のとおり審決する。 |
| 審理終結日 | 2010-09-13 |
| 結審通知日 | 2010-09-15 |
| 審決日 | 2010-09-28 |
| 出願番号 | 特願2001-334718(P2001-334718) |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
P 1 8・ 575- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 村岡 一磨 |
| 特許庁審判長 |
廣瀬 文雄 |
| 特許庁審判官 |
近藤 幸浩 安田 雅彦 |
| 発明の名称 | GaN系電界効果トランジスタ及びその製造方法 |
| 代理人 | 山崎 利臣 |
| 代理人 | アインゼル・フェリックス=ラインハルト |
| 代理人 | 大久保 恵 |
| 代理人 | 住吉 秀一 |
| 代理人 | 二宮 浩康 |
| 代理人 | 川和 高穂 |
| 代理人 | 久野 琢也 |
| 代理人 | 星 公弘 |
| 代理人 | 宮城 康史 |
| 代理人 | 江村 美彦 |
| 代理人 | 矢野 敏雄 |
| 代理人 | 杉本 博司 |