• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
管理番号 1229212
審判番号 不服2007-14402  
総通号数 134 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2011-02-25 
種別 拒絶査定不服の審決 
審判請求日 2007-05-17 
確定日 2010-12-20 
事件の表示 特願2002-158788「半導体装置およびその製造方法」拒絶査定不服審判事件〔平成16年 1月 8日出願公開,特開2004- 6455〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
本願は,平成14年5月31日の出願であって,平成18年12月25日付けの拒絶理由通知に対して,平成19年3月19日に手続補正書及び意見書が提出されたが,同年4月6日付けで拒絶査定がされ,これに対し,同年5月17日に審判請求がされるとともに,同年6月15日に手続補正書が提出されたものである。


第2 平成19年6月15日に提出された手続補正書による補正(以下「本件補正」という。)についての補正却下の決定

[補正却下の決定の結論]
本件補正を却下する。

[理由]
1 本件補正の内容
本件補正は,特許請求の範囲と発明の詳細な説明を補正するものであり,特許請求の範囲については,以下のとおりである。

〈補正事項a〉
・補正前の請求項1の「上記窒化珪素分子層は,誘電率が7以上でボロン拡散抑止能が高い」を,補正後の請求項1の「上記ゲート絶縁膜の厚さは,シリコン酸化膜厚さ換算で,2.0nm以下であり, 上記窒化珪素分子層は,誘電率が7.2であり, 上記ゲート絶縁膜のボロン突き抜け量を,該ゲート絶縁膜を含むMISダイオードのC-Vカーブにおけるフラットバンド電圧シフトから判定した場合に,該フラットバンド電圧シフトが殆ど零であり,上記窒化珪素分子層は,ボロンの突き抜けが生じない」と補正する。
〈補正事項b〉
・補正前の請求項2の「上記窒化珪素分子層は,誘電率が7以上でボロン拡散抑止能が高い」を,補正後の請求項2の「該窒化珪素分子層の厚さは,シリコン酸化膜厚さ換算で,2.0nm以下であり, 上記窒化珪素分子層は,誘電率が7.2であり, 上記ゲート絶縁膜のボロン突き抜け量を,該ゲート絶縁膜を含むMISダイオードのC-Vカーブにおけるフラットバンド電圧シフトから判定した場合に,該フラットバンド電圧シフトが殆ど零であり,上記窒化珪素分子層は,ボロンの突き抜けが生じない」と補正する。
〈補正事項c〉
・補正前の請求項3,7を削除する。
〈補正事項d〉
・補正前の請求項4を補正後の請求項3に繰り上げ,補正前の請求項4の「該絶縁膜上に形成された窒化珪素分子層とからなり, 上記窒化珪素分子層を原子層堆積法により形成する工程」を,補正後の請求項3の「該絶縁膜上に形成された窒化珪素分子層とからなり,上記ゲート絶縁膜の厚さは,シリコン酸化膜厚さ換算で,2.0nm以下であり, 上記窒化珪素分子層を原子層堆積法により形成する工程」と補正し,補正前の請求項4の「上記アニール工程が上記原子層堆積法の堆積温度より100℃以上高くしない温度で行われ,誘電率が7以上でボロン拡散抑止能が高い窒化珪素分子層を得る」を,補正後の請求項3の「上記アニール工程が上記原子層堆積法の堆積温度より100℃以上高くしない350?650℃の温度,アンモニアガスの圧力が10kPa?100kPaで行われ,誘電率が7.2の窒化珪素分子層を得, 上記ゲート絶縁膜のボロン突き抜け量を,該ゲート絶縁膜を含むMISダイオードのC-Vカーブにおけるフラットバンド電圧シフトから判定した場合に,該フラットバンド電圧シフトが殆ど零であり,上記窒化珪素分子層は,ボロンの突き抜けが生じていない」と補正する。
〈補正事項e〉
・補正前の請求項5を補正後の請求項4に繰り上げ,補正前の請求項5の「上記ゲート絶縁膜は窒化珪素分子層からなり,該窒化珪素分子層を上記シリコン基板上に原子層堆積法により形成する工程」を,補正後の請求項4の「上記ゲート絶縁膜は窒化珪素分子層からなり,該窒化珪素分子層の厚さは,シリコン酸化膜厚さ換算で,2.0nm以下であり, 上記窒化珪素分子層を上記シリコン基板上に原子層堆積法により形成する工程」と補正し,補正前の請求項5の「上記アニール工程が上記原子層堆積法の堆積温度より100℃以上高くしない温度で行われ,誘電率が7以上でボロン拡散抑止能が高い窒化珪素分子層を得る」を,補正後の請求項4の「上記アニール工程が上記原子層堆積法の堆積温度より100℃以上高くしない350?650℃の温度,アンモニアガスの圧力が10kPa?100kPaで行われ,誘電率が7.2の窒化珪素分子層を得, 上記ゲート絶縁膜のボロン突き抜け量を,該ゲート絶縁膜を含むMISダイオードのC-Vカーブにおけるフラットバンド電圧シフトから判定した場合に,該フラットバンド電圧シフトが殆ど零であり,上記窒化珪素分子層はボロン突き抜けが生じていない」と補正する。
〈補正事項f〉
・補正前の請求項6を補正後の請求項5に繰り上げ,補正前の請求項6の「請求項4又は5に記載の」を,補正後の請求項5の「請求項3又は4に記載の」と補正する。

2 補正目的の適否
(1)補正事項aについて
補正事項aは,補正前の請求項1の「上記窒化珪素分子層は,誘電率が7以上でボロン拡散抑止能が高い」を,補正後の請求項1の「上記ゲート絶縁膜の厚さは,シリコン酸化膜厚さ換算で,2.0nm以下であり, 上記窒化珪素分子層は,誘電率が7.2であり, 上記ゲート絶縁膜のボロン突き抜け量を,該ゲート絶縁膜を含むMISダイオードのC-Vカーブにおけるフラットバンド電圧シフトから判定した場合に,該フラットバンド電圧シフトが殆ど零であり,上記窒化珪素分子層は,ボロンの突き抜けが生じない」と限定的に減縮したものであるから,補正事項aは,特許請求の範囲の減縮を目的とするものである。
(2)補正事項bについて
補正事項bは,補正前の請求項2の「上記窒化珪素分子層は,誘電率が7以上でボロン拡散抑止能が高い」を,補正後の請求項2の「該窒化珪素分子層の厚さは,シリコン酸化膜厚さ換算で,2.0nm以下であり, 上記窒化珪素分子層は,誘電率が7.2であり, 上記ゲート絶縁膜のボロン突き抜け量を,該ゲート絶縁膜を含むMISダイオードのC-Vカーブにおけるフラットバンド電圧シフトから判定した場合に,該フラットバンド電圧シフトが殆ど零であり,上記窒化珪素分子層は,ボロンの突き抜けが生じない」と限定的に減縮したものであるから,補正事項bは,特許請求の範囲の減縮を目的とするものである。
(3)補正事項cについて
補正事項cは,請求項の削除を目的とするものである。
(4)補正事項dについて
補正事項dは,補正前の請求項4の「該絶縁膜上に形成された窒化珪素分子層とからなり, 上記窒化珪素分子層を原子層堆積法により形成する工程」を,補正後の請求項3の「該絶縁膜上に形成された窒化珪素分子層とからなり,上記ゲート絶縁膜の厚さは,シリコン酸化膜厚さ換算で,2.0nm以下であり, 上記窒化珪素分子層を原子層堆積法により形成する工程」と限定的に減縮し,また,補正前の請求項4の「上記アニール工程が上記原子層堆積法の堆積温度より100℃以上高くしない温度で行われ,誘電率が7以上でボロン拡散抑止能が高い窒化珪素分子層を得る」を,補正後の請求項3の「上記アニール工程が上記原子層堆積法の堆積温度より100℃以上高くしない350?650℃の温度,アンモニアガスの圧力が10kPa?100kPaで行われ,誘電率が7.2の窒化珪素分子層を得, 上記ゲート絶縁膜のボロン突き抜け量を,該ゲート絶縁膜を含むMISダイオードのC-Vカーブにおけるフラットバンド電圧シフトから判定した場合に,該フラットバンド電圧シフトが殆ど零であり,上記窒化珪素分子層は,ボロンの突き抜けが生じていない」と限定的に減縮したものであるから,補正事項dは,特許請求の範囲の減縮を目的とするものである。
(5)補正事項eについて
補正事項eは,補正前の請求項5の「上記ゲート絶縁膜は窒化珪素分子層からなり,該窒化珪素分子層を上記シリコン基板上に原子層堆積法により形成する工程」を,補正後の請求項4の「上記ゲート絶縁膜は窒化珪素分子層からなり,該窒化珪素分子層の厚さは,シリコン酸化膜厚さ換算で,2.0nm以下であり, 上記窒化珪素分子層を上記シリコン基板上に原子層堆積法により形成する工程」と限定的に減縮し,また,補正前の請求項5の「上記アニール工程が上記原子層堆積法の堆積温度より100℃以上高くしない温度で行われ,誘電率が7以上でボロン拡散抑止能が高い窒化珪素分子層を得る」を,補正後の請求項4の「上記アニール工程が上記原子層堆積法の堆積温度より100℃以上高くしない350?650℃の温度,アンモニアガスの圧力が10kPa?100kPaで行われ,誘電率が7.2の窒化珪素分子層を得, 上記ゲート絶縁膜のボロン突き抜け量を,該ゲート絶縁膜を含むMISダイオードのC-Vカーブにおけるフラットバンド電圧シフトから判定した場合に,該フラットバンド電圧シフトが殆ど零であり,上記窒化珪素分子層はボロン突き抜けが生じていない」と限定的に減縮したものであるから,補正事項eは,特許請求の範囲の減縮を目的とするものである。
(6)補正事項fについて
補正事項fは,補正事項cによる請求項の削除に伴って,請求項を繰り上げ,引用する請求項を変更したものであるから,補正事項fは,明りょうでない記載の釈明を目的とするものである。

したがって,特許請求の範囲についての本件補正は,平成14年法律24号改正附則2条1項によりなお従前の例によるとされる同法による改正前の特許法17条の2第4項に規定する要件を満たす。

そこで,以下,本件補正後の特許請求の範囲に記載された発明が,特許出願の際独立して特許を受けることができるものか(平成18年法律第55号改正附則3条1項によりなお従前の例によるとされる同法による改正前の特許法17条の2第5項において準用する同法126条5項に規定する独立特許要件を満たすか)どうかを,請求項2に係る発明について検討する。

3 独立特許要件を満たすかどうかの検討
(1)本願補正発明
本件補正後の請求項2に係る発明(以下「本願補正発明」という。)は,次のとおりである。

【請求項2】
「シリコン基板に形成されたソース領域とドレイン領域と,シリコン基板上に形成されたソース電極とドレイン電極とゲート絶縁膜とゲート電極と,を備えた半導体装置であって,
上記ゲート絶縁膜が窒化珪素分子層でなり,該窒化珪素分子層の厚さは,シリコン酸化膜厚さ換算で,2.0nm以下であり,
上記窒化珪素分子層は,誘電率が7.2であり,
上記ゲート絶縁膜のボロン突き抜け量を,該ゲート絶縁膜を含むMISダイオードのC-Vカーブにおけるフラットバンド電圧シフトから判定した場合に,該フラットバンド電圧シフトが殆ど零であり,上記窒化珪素分子層は,ボロンの突き抜けが生じないことを特徴とする,半導体装置。」

(2)引用例の表示
引用例1:Anri Nakajima et al.,Low-temperature formation of silicon nitride gate dielectrics by atomic-layer deposition,Applied Physics Letters,2001年 7月30日,VOLUME 79, NUMBER 5,pp.665-667
引用例2:Anri Nakajima et al.,Atomic-layer-deposited silicon-nitride/SiO_(2) stacked gate dielectrics for highly reliable p-metal-oxide-semiconductor field-effect transistors,Applied Physics Letters,2000年10月30日,VOLUME 77, NUMBER 18,pp.2855-2857
引用例3:特開平01-169932号公報
引用例4:特開2000-114257号公報

(3)各引用例の記載及び引用発明
(3-1)引用例1の記載
原査定の拒絶の理由に引用された,本願の出願前に日本国内において頒布された刊行物である,Anri Nakajima et al.,Low-temperature formation of silicon nitride gate dielectrics by atomic-layer deposition,Applied Physics Letters,2001年 7月30日,VOLUME 79, NUMBER 5,pp.665-667(以下「引用例1」という。)には,「原子層堆積による窒化珪素ゲート誘電体の低温形成」に関して,図2とともに,次の記載がある。(下線は当審において付加。)

ア
・「薄い(等価酸化物厚さTeqが2.4nm)窒化珪素層が,原子層堆積(ALD)技術によって低温(550℃未満)でSi基板上に堆積された。ALD窒化珪素/Si基板界面の界面状態密度は,ゲートSiO_(2)層のそれとほとんど同じだった。ヒステリシスは,ゲート静電容量-ゲート電圧特性で観察されなかった。ゲートリーク電流は,同じTeqのSiO_(2)層を通してのゲートリーク電流と,同程度のレベルだった。 リーク電流の伝導メカニズムを調査したところ,直接トンネリングであるとわかった。 ALD技術によって,近い将来のゲート誘電体のための,原子スケールで制御できる,とても薄く非常に均一な窒化珪素層を作ることが可能となる。」(665頁上段7?14行(アブストラクト欄)の訳文)

イ
・「半導体デバイスの寸法は縮小されているが,900℃を越える従来の処理温度,例えば酸窒化物ゲート絶縁体の形成処理における典型的な高熱履歴は,要求されるデバイスの構造と相容れない。これに加えて,ｐチャネル金属酸化物半導体電界効果トランジスタにおける薄いゲート酸化物を通してのボロンの突き抜けの抑制とゲートリーク電流の低減は,ディープサブミクロンの相補型金属酸化物半導体(CMOS)技術のための重要な問題である。窒化珪素は,ボロンの突き抜けの抑制の効果を持つことが知られている。他方,リーク電流の低減に有効な方法は,電気的に等価なSiO_(2)換算膜厚 (Teq)が同じとき物理的により厚い薄膜を提供する,高誘電率を持つゲート絶縁膜を使用することである。また,窒化珪素は,その比較的高い誘電率のためにこの目的にとっての魅力的な候補である。それゆえ,ゲート絶縁体のための薄い窒化珪素の低い成長温度は,将来の超大規模集積回路(ULSI)の製作のための鍵である。
今に至るまで,窒化珪素の低温成長についてほんの少しの方法が提案されただけだった。したがって,このように薄い窒化珪素層のゲートリーク電流の伝導メカニズムについての論文は,いくつかあるだけだった。最近,我々は窒化珪素の自己制限する原子層堆積法(ALD)を使用することにより低温技術を開発した。そのうえ,我々はALD技術を使用してSiO_(2)(2.0nm)の上にとても薄い窒化珪素(Teq= 0.2nm)を有する積層ゲート誘電体を製作し,そして,ボロン突き抜けの抑制を示した。本研究において,我々は,ALD技術を窒化珪素の薄いゲート絶縁膜の製作に適用し,そして,リーク電流の伝導メカニズムと将来のULSIへの適用性を検討した。」(665頁本文左欄1?34行の訳文)

ウ
・「MOSコンデンサは,n型Si(001)ウエハ(?15 Ωcm)を使って製造された。ウエハは,NH_(4)OH:H_(2)O_(2):H_(2)O = 0.15:3:7 の溶液で80℃10分間洗浄され,自然酸化を抑制するために0.5%HF溶液の中で水素により終端した。窒化珪素ゲート絶縁膜は,交互にSiCl_(4)とNH_(3)ガスを供給することによって堆積された。375℃でのSiCl_(4)にさらすことに続いて550℃でのNH_(3)にさらすことが20回周期的に繰り返され,透過型電子顕微鏡(TEM)により推定される物理的な厚さが?3.5nmの窒化珪素が得られた。堆積の間のSiCl_(4)とNH_(3)のガス圧力は,それぞれ,170 Torrと300 Torrであった。基板温度は,コンピュータによりガス供給シーケンスと同期して変えられた。ALD窒化珪素の堆積の後に,厚さ200nmの多結晶Siゲートが堆積され,BF_(2)^(+)が,20keV,5×10^(15)cm^(-2)のドーズ量で注入された。その後,活性化アニールが,N_(2)雰囲気で10分間850℃で実行された。比較のために,850℃のドライ酸化によって成長されたゲートSiO_(2)によるp^(+)多結晶Siゲートコンデンサも,作成された。SiO_(2)サンプルのSiO_(2)厚み(Tox)は,ゲートトンネル電流対ゲート電圧(Ig-Vg)特性から推定された。ALD窒化珪素サンプルの換算膜厚(Teq)は,窒化珪素サンプルとTox = 2.1 nmのSiO_(2)サンプルの間の蓄積静電容量の比率から2.4nmであると決定される。TEM測定から得られた物理的な厚みから,ALD窒化珪素の相対的な誘電率は,?5.7であると得られた。」(665頁本文左欄35行?同頁本文右欄25行の訳文)

(3-2)引用発明
上記ア?ウによれば,引用例1には,次の発明(以下「引用発明」という。)が記載されている。

「Siウエハに製造されたMOSコンデンサであって,
原子層堆積法(ALD)を使用したSiO_(2)換算膜厚(Teq)が2.4nmの窒化珪素ゲート絶縁膜を有し,
前記窒化珪素ゲート絶縁膜の上に多結晶Siゲートを有し,
前記窒化珪素ゲート絶縁膜の相対的な誘電率は,?5.7であることを特徴とするMOSコンデンサ。」

(3-3)引用例2の記載
原査定の拒絶の理由に引用された,本願の出願前に日本国内において頒布された刊行物である,Anri Nakajima et al.,Atomic-layer-deposited silicon-nitride/SiO_(2) stacked gate dielectrics for highly reliable p-metal-oxide-semiconductor field-effect transistors,Applied Physics Letters,2000年10月30日,VOLUME 77, NUMBER 18,pp.2855-2857(以下「引用例2」という。)には,「高信頼性p型金属酸化物半導体電界効果トランジスタのための原子層堆積法による窒化珪素/SiO_(2)積層ゲート誘電体」に関して,図3とともに,次の記載がある。

ア
・「とても薄い(?0.4 nm)窒化珪素層が,原子層堆積法(ALD)技術によって,熱的に成長したSiO_(2)の上に堆積された。積層ゲート誘電体を通してのボロンの突き抜けは劇的に抑制され,そして,静電容量-電圧,ゲート電流-ゲート電圧,及び時間に依存する誘電ブレイクダウンの各特性によって確かめられたように,信頼性は大幅に向上した。ALD技術によって,原子スケールの制御とともに,とても薄く,非常に均一な窒化珪素層の製造が可能となる。」(2855頁上段8?13行(アブストラクト欄)の訳文)

イ
・「ディープサブミクロンの相補型金属酸化物半導体(CMOS)技術のための重要な問題のうちの1つは,p型金属酸化物半導体電界効果トランジスタ(MOSFET)における薄いゲート酸化物を通してのボロン突き抜けの抑制である。酸窒化物は,ディープサブミクロンのp型MOSFETのゲート絶縁膜の有望な候補であると考えられる。しかし,酸窒化プロセスにおいて典型的な高熱履歴は,SiO_(2)/Si界面に窒素を取り入れる結果となり,デバイス性能の悪化,例えばチャネル移動度の減少,をもたらす。また,酸窒化物は,信頼性の悪化を引き起こす絶縁層へのボロン突き抜けを除去することができない。それゆえ,多結晶Si/絶縁膜界面にのみ窒化層を導入することが望ましい。このような正確な窒素原子のプロファイルの制御については,今に至るまで,ほんの少しの方法が提案されただけだった。最近,我々は,窒化珪素の自己制限する原子層堆積法(ALD)を使用することによる,窒素原子のプロファイル工学のための技術を開発した。この研究において,我々は,ゲートSiO_(2)の上に非常に薄いALD窒化珪素層を持つ金属酸化物半導体(MOS)ダイオードを製作したところ,信頼性の増大が示された。」(2855頁本文左欄1?22行の訳文)

ウ
・「MOSコンデンサは,n型Si(001)ウエハ(10Ωcm)を使って製作された。 2.0-3.0nmの厚さのゲート酸化物の成長の後に,窒化珪素層が,交互にSiCl_(4)とNH_(3)ガスを供給することによって堆積された。375℃でSiCl_(4)にさらすことに続いて550℃でNH_(3)にさらすことが,5回周期的に繰り返され,エリプソメトリとMOSダイオードの蓄積静電容量により推定される物理的な厚み?0.4 nm (?2 ML)の窒化珪素が得られた。堆積の間のSiCl_(4)とNH_(3)のガス圧力は,それぞれ,170と300Torrであった。基板温度は,ガス供給シーケンスと同期するコンピュータで変えられた。ALD窒化珪素堆積の後に,200nmの厚さの多結晶Siゲートが,ドーズ量5×10^(15)cm^(-2)の20keVのBF_(2)^(+)のイオン注入によって作成された。その後,活性化アニールが,N_(2)雰囲気で,1000℃10?40秒実行された。」(2855頁本文左欄23?38行の訳文)

エ
・「図3は,p^(+)多結晶Siゲートコンデンサの静電容量-ゲート電圧(C-V)特性を示す。測定は,[図3(b)の中の閉じたダイヤモンド形の記号部分を除いて]1kHzで行われた。SiO_(2)の厚さは,ALDではないサンプルでは2.0nmである。ALDサンプルのSiO_(2)換算膜厚(Teff)は,2.2nmである。図3(a)で見られるように,1000℃10秒アニールされたALDではないサンプルのC-Vカーブは,SiO_(2)の上にALD窒化珪素を持つコンデンサに対して,約0.05 V の正電圧側への少しのシフトを示す。基板とゲート電極のドーピングレベルから計算されたC-Vカーブと比較すると,1000℃で10秒アニールされたALDサンプルのC-Vカーブには小さな偏差がある。これは,多分界面のトラップによるものだろう。ALDではないサンプルの正方向のシフトは,基板へのボロン突き抜けのせいである。図3(b)を見ると,1000 ℃でより長い時間(40 秒)アニールされたALDではないサンプルでは,同じアニール条件(1000℃40秒)のALDサンプル(0.25Vのフラットバンド電圧シフト) と比較して,かなり大きいフラットバンド電圧シフト(0.70V)が観察されるが,これはALDサンプルにおけるボロンの拡散の抑制を明示している。1000℃40秒でアニールされたALDではないサンプルについては,100kHzでの測定も行われた。周波数依存性から,低ゲート電圧領域(0.5-1.7 V)の1kHzのカーブの尾部は,界面トラップのせいである。」(2855頁本文右欄35行?2856頁右欄11行の訳文)

(3-4)引用例3の記載
原査定の拒絶の理由に引用された,本願の出願前に日本国内において頒布された刊行物である,特開平01-169932号公報(以下「引用例3」という。)には,「半導体装置の製造方法」(発明の名称)に関して,第1図とともに,次の記載がある。

ア 発明の背景等
・「産業上の利用分野
本発明はMISFETのゲート絶縁膜もしくは,DRAMの容量絶縁膜として窒化膜を用いる半導体装置の製造方法に関するものである。
従来の技術
従来,ゲート絶縁膜やDRAM容量絶縁膜には,熱酸化膜や,熱窒化膜,酸化膜とCVD窒化膜の積層膜が用いられている。しかし,酸化膜は薄膜化した場合や低抵抗材料のゲートを用いる場合,絶縁耐圧が劣化する。また,熱窒化膜は実用的膜厚を得るのに高温長時間の熱処理,もしくはプラズマ中での処理が必要であり,これらは,未だ実用レベルに至っていない。更に,熱酸化膜とCVD窒化膜の積層膜は誘電率の小さい熱酸化膜を用いるため,高容量化,高Gm化にとって不利である。
発明が解決しようとする問題点
以上のように,従来の絶縁膜は高Gm化,高容量化,高耐圧化の点で充分とはいえない。また,Si基板に直接SiNをデポした場合,Si-絶縁膜界面に多量の界面準位が発生し,デバイスとしての使用に適さなかった。
そこで本発明は,MOSFETのゲート絶縁膜もしくはDRAM用容量絶縁膜にSi窒化膜を用いる場合の,従来方法における問題点,即ち,熱窒化での膜厚限界,LPCVDSiNでの界面準位の問題を解決するものである。」(1頁左下欄10行?同頁右下欄15行)

イ 実施例
・「以下第1図の製造工程断面図を用いて,具体的に説明する。Si基板1を熱窒化して0.5?5nmの熱窒化膜2を成長させる(第1図a)。この熱窒化膜2とSi基板1との界面は界面準位の少ない良好なものがえられる。
次に,熱窒化膜2の上に,LPCVDでLPCVD膜3を堆積する(第1図b)。
このLPCVD窒化膜3は,Si_(3)N_(4)のストイキオメトリーからずれて,Siリッチになるのが一般的で,これが絶縁膜中に電子トラップを作る。そこでこのLPCVD窒化膜3をアンモニア雰囲気4で熱処理して改質すると,窒素が入って膜中トラップの少ないLPCVD再窒化膜5が得られる。以上の処理で得られる窒化膜を,MOSFETのゲート絶縁膜,DRAMの容量絶縁膜として用いる。」(2頁左上欄12行?同頁右上欄7行)

ウ 発明の効果
・「本発明によれば,きわめて簡易な処理により,充分な膜厚を持つ,Siとの界面の界面準位の少ない,窒化膜が得られ,半導体装置に用いられる絶縁膜の形成法として,実用的にきわめて有用である。」(2頁右上欄9?13行)

(3-5)引用例4の記載
原査定の拒絶の理由に引用された,本願の出願前に日本国内において頒布された刊行物である,特開2000-114257号公報(以下「引用例4」という。)には,「半導体装置の製造方法」(発明の名称)に関して,図6とともに,次の記載がある。

ア 第三の実施形態
・「【0049】図6(a)?(e)は,本発明の第三の実施形態に係わる工程断面図である。まず図6(a)に示すように,(100)面を主面とするn型シリコン基板13の表面に熱酸化により,800nmのフィールド酸化膜14を形成する。次に,シリコン基板13の表面の有機物15及び金属汚染16を除去するため,この基板を硫酸過水処理(H _(2) SO_(4) /H_(2) O _(2) )→塩酸過水処理(HCl/H _(2) O _(2) /H_(2) O)→希弗酸処理(HF/H_(2) O )の順に前処理を行う(図6(b))。これらの溶液処理後,この水素17で終端されたシリコン基板13をCVD装置内に搬入する。次にマイクロ波キャビティにより窒素ガスを放電することで活性な窒素原子を生成し,シリコン基板13の表面に供給する。この時のガス供給条件等は,
基板温度:室温
ガス:N_(2) 170ｓccm(放電2.45GHｚ 20W)
全圧:1Tｏｒｒ
処理時間:30分
というものである。これによりシリコン基板13の表面に一原子層分のシリコン窒化膜27が形成される(図6(c))。一原子層分のシリコン窒化膜27が形成された後は窒化反応は飽和する。
【0050】次に,通電加熱したSi熱板表面にSiF_(4) ガスを供給することでSiF_(2) ガスを生成し,これをシリコン窒化膜27表面に化学吸着させる。この時の成膜条件を以下に記す。
基板温度:600℃
ガス :SiF_(4) 20ｓccm(Si熱板 1150℃)
全圧:0.3Tｏｒｒ
処理時間:30分
これにより,一原子層分のSiF_(2) 分子28を均一に化学吸着させる(図6(d))。
【0051】次に,SiF_(2) 分子28が吸着した基板表面に活性な窒素原子を供給することで吸着したSiF_(2) 分子28の窒化を行い,第一層目のシリコン窒化膜27上に第二層目のシリコン窒化膜29を一原子層分形成する。一原子層分のシリコン窒化膜29が形成された後は窒化反応は飽和する(図6(e))。
【0052】以上の活性な窒素原子とSiF_(2) の間欠照射を複数回繰り返すことで膜厚約6nmのシリコン窒化膜の形成が可能となる。更に連続的にSiF_(2) を用いたｐｏlｙ-Si層の形成を行った後,上記チャンバーからシリコン基板13を搬出する。
【0053】またこれ以外の方法で多結晶シリコンを付けてもよい。例えばクラスター装置を用いる事で,シリコン窒化膜形成後別のチャンバーでSiH_(4) ガスを用いてｐｏlｙ-Si層堆積工程を行う等,複数の処理工程を行うことも可能であ利, 同様の効果を得る事ができる。
【0054】また窒化時の基板温度は室温?800℃が好ましく,SiF_(2) 分子の化学吸着の時の基板温度は450?800℃の範囲が好ましいが,逆に-50?-80℃まで基板を冷却することで物理吸着を促進させることができ,同様の効果が得られた。窒化時の圧力は1mTｏｒｒ?10Tｏｒｒが好ましく,N_(2) 放電が維持できればよい。
【0055】また,これらの絶縁膜後に800℃以上の加熱を行ってもよく,これにより膜密度を更に高くすることも可能である。本実施例により,低温プロセスにもかかわらず下地シリコン基板表面の平坦性を維持しながら形成することができる。またシリコン窒化膜厚を一原子層レベルで制御可能である。」

(4)対比
(4-1)次に,本願補正発明と引用発明とを対比する。
ア 引用発明の「Siウエハ」,「MOSコンデンサ」,「窒化珪素ゲート絶縁膜」,「多結晶Siゲート」は,それぞれ,本願補正発明の「シリコン基板」,「半導体装置」,「ゲート絶縁膜」,「ゲート電極」に対応するから,引用発明の「Siウエハに製造されたMOSコンデンサ」は,「窒化珪素ゲート絶縁膜を有」すること及び「多結晶Siゲートを有」することを参酌すれば,本願補正発明の「シリコン基板上に形成された」「ゲート絶縁膜とゲート電極と,を備えた半導体装置」に相当する。
イ 引用発明の「原子層堆積法(ALD)を使用したSiO_(2)換算膜厚(Teq)が2.4nmの窒化珪素ゲート絶縁膜」において,引用発明の「原子層堆積法(ALD)を使用した」「窒化珪素ゲート絶縁膜」は,本願補正発明の「窒化珪素分子層」に対応するから,引用発明の「原子層堆積法(ALD)を使用した」「窒化珪素ゲート絶縁膜」であることは,本願補正発明の「上記ゲート絶縁膜が窒化珪素分子層でな」ることに相当する。

(4-2)そうすると,本願補正発明と引用発明の一致点と相違点は,次のとおりとなる。

《一致点》
シリコン基板上に形成されたゲート絶縁膜とゲート電極と,を備えた半導体装置であって,
上記ゲート絶縁膜が窒化珪素分子層でなることを特徴とする,半導体装置。

《相違点》
《相違点1》
本願補正発明は,「シリコン基板に形成されたソース領域とドレイン領域と,シリコン基板上に形成されたソース電極とドレイン電極とゲート絶縁膜とゲート電極と,を備えた半導体装置」であるのに対して,引用発明は,「Siウエハに製造されたMOSコンデンサ」である点。

《相違点2》
本願補正発明は,「窒化珪素分子層の厚さは,シリコン酸化膜厚さ換算で,2.0nm以下であ」るのに対して,引用発明は,「SiO_(2)換算膜厚(Teq)が2.4nmの窒化珪素ゲート絶縁膜」である点。

《相違点3》
本願補正発明は,「上記窒化珪素分子層は,誘電率が7.2であ」るのに対して,引用発明は,本願補正発明の「上記窒化珪素分子層」の「誘電率」に対応する「前記窒化珪素ゲート絶縁膜の相対的な誘電率」が,「?5.7である」点。

《相違点4》
本願補正発明は,「上記ゲート絶縁膜のボロン突き抜け量を,該ゲート絶縁膜を含むMISダイオードのC-Vカーブにおけるフラットバンド電圧シフトから判定した場合に,該フラットバンド電圧シフトが殆ど零であり,上記窒化珪素分子層は,ボロンの突き抜けが生じない」のに対して,引用発明は,このような構成を明示しない点。

(5)相違点についての判断
(5-1)相違点1について
ア 引用例1には,「MOSコンデンサ」だけではなく,「ｐチャネル金属酸化物半導体電界効果トランジスタ」(665頁本文左欄7?8行)も記載されている。
イ また,引用発明は,「窒化珪素ゲート絶縁膜」,「多結晶Siゲート」という用語が使用されていることからも理解できるように,実際には,金属酸化物半導体電界効果トランジスタの構造のうちの一部の構造であり,引用発明に係る「MOSコンデンサ」は,金属酸化物半導体電界効果トランジスタのうち,ソース領域とドレイン領域,並びにソース電極とドレイン電極を省いたものとして形成されたものといえる。
ウ したがって,引用発明の「MOSコンデンサ」に代えて,引用例1に記載の「ｐチャネル金属酸化物半導体電界効果トランジスタ」を採用して,本願補正発明の「シリコン基板に形成されたソース領域とドレイン領域と,シリコン基板上に形成されたソース電極とドレイン電極とゲート絶縁膜とゲート電極と,を備えた半導体装置」とすることは,当業者が適宜なし得たことである。

(5-2)相違点2について
ア 引用発明の「原子層堆積法(ALD)を使用した」「窒化珪素ゲート絶縁膜」において,原子層堆積法(ALD)が原子層単位で膜厚を制御できるものであることは技術常識であるから,引用発明の「原子層堆積法(ALD)」を使用すれば,引用発明の「SiO_(2)換算膜厚(Teq)が2.4nmの窒化珪素ゲート絶縁膜」だけではなく,より薄い窒化珪素ゲート絶縁膜も作成できることは明らかである。また,半導体装置の微細化に伴い,より薄いゲート絶縁膜が望まれることは周知の技術的課題である。
イ したがって,引用発明の「原子層堆積法(ALD)を使用したSiO_(2)換算膜厚(Teq)が2.4nmの窒化珪素ゲート絶縁膜」について,「SiO_(2)換算膜厚(Teq)」を2.0nm以下として,本願補正発明の「窒化珪素分子層の厚さは,シリコン酸化膜厚さ換算で,2.0nm以下」に対応する厚さとすることは,当業者が必要に応じて適宜設定できたことである。

(5-3)相違点3について
ア 窒化珪素分子層の誘電率を7.2とする目的及び手段に関して,本願明細書には以下の記載がある。
・「 【0009】
本発明の半導体装置の製造方法は、シリコン基板に形成されるソース領域とドレイン領域と、シリコン基板上に形成されるゲート絶縁膜とゲート電極とソース電極とドレイン電極と、を備えた半導体装置の製造方法であって、シリコン基板上に形成されたシリコン酸化膜、シリコン窒化膜又はシリコン酸窒化膜の何れか1つの絶縁膜上に、ALD法により窒化珪素分子層を形成する工程と、この工程の次にこの窒化珪素分子層をアンモニアガス雰囲気中でアニールする工程とからなるゲート絶縁膜形成工程を含むことを特徴とする。
また、シリコン基板上にALD法により窒化珪素分子層を形成する工程と、この工程の次に窒化珪素分子層をアンモニアガス雰囲気中でアニールする工程とからなるゲート絶縁膜形成工程を含むことを特徴とする。
前記アニール工程は、ALD法に使用する装置内で窒化珪素分子層を形成する工程に連続して行われることを特徴とする。また、このアニール工程は、アニール温度が350?650℃であり、アンモニアガスの圧力が10kPa?100kPaであることを特徴とする。
この構成によれば、ALD法による窒化珪素分子層の膜質改善を良好に行うことができるので、誘電率が大きく、かつ、ボロン拡散抑止能の高い窒化珪素分子層を形成できる。
従って、窒化珪素分子層と熱酸化膜を積層した窒化珪素分子層ゲート絶縁膜スタック、または、窒化珪素分子層ゲート絶縁膜の耐圧や寿命などの特性を大幅に改善することができる。また、消費電力が小さく、かつ、高速な動作速度を有する半導体装置を製造することができる。」
・「 【0026】
本発明の半導体装置の製造方法は、シリコン基板上に、SiCl_(4) ガスおよびNH_(3) ガスを用いてALD法により窒化珪素分子層7を堆積する工程と、ALD装置内で直ちに窒化珪素分子層7を、NH_(3) ガス雰囲気中で低温アニーリングする工程とにより、欠陥密度の減少や化学量論的組成形成等の膜質の改善を行う。
これにより、化学量論的組成が形成されるので誘電率が大きく、リーク電流が小さくなる。また、欠陥が減少するので、ボロン拡散抑止能力が高くなる。また、低温でアニールできるので、不純物再分布が抑制される。」
・「 【0033】
本発明の半導体装置の製造方法は、シリコン基板上に、SiCl_(4) ガスおよびNH_(3) ガスを用いてALD法を用いて窒化珪素分子層7を堆積する工程と、ALD装置内で直ちに、窒化珪素分子層7をNH_(3) ガス雰囲気中で低温アニーリングする工程とにより、欠陥密度の減少や化学量論的組成形成等の膜質の改善を行うことを特徴としている。
これにより、化学量論的組成が形成されるので、誘電率が大きく、リーク電流が小さくなる。また、欠陥が減少するので、ボロン拡散抑止能力が高くなる。また、低温のアニールであるので、不純物再分布が抑制される。」
・「 【0038】
上述のALD装置30による窒化膜分子層7の堆積方法を説明する。
ALD法は、SiCl_(4) ガス注入閉じ込め過程とNH_(3) ガス注入閉じ込め過程の繰り返しにより構成されるが、SiCl_(4) ガス注入閉じ込め過程は、基板の温度を375℃に設定して1?20分間実施し、次に、SiCl_(4) ガスは排気される。NH_(3) ガス注入閉じ込め過程は、基板温度を550℃に設定して1?10分間実施し、次に、NH_(3) ガスは排気される。これを1サイクルとして、この過程が所定膜厚を得るまで3?20サイクル繰り返される。
基板の温度は350?650℃の範囲内であり、ガス圧力は10?100kPaである。SiCl_(4) ガスの注入閉じ込め過程を行う際の基板温度と、NH_(3) ガス注入閉じ込め過程を行う際の基板温度は、必ずしも同じである必要はない。
【0039】
ちなみに、窒化珪素分子層7の堆積の確認は、X線光電子分光法(XPS)により窒素の1ｓ軌道、すなわち、N1ｓ軌道の光電子スペクトルを測定し窒化珪素分子層の堆積を確認した。このときの、窒化珪素分子層7の厚みは、サイクル数に比例する。シリコン基板上と、SiO2 上に窒化膜分子層7を堆積した場合の堆積速度はそれぞれ、20サイクルでは、物理的膜厚が3.5nmと2.0nm程度になる。また、堆積速度は、おおよそ0.1?0.2nm/サイクルである。
【0040】
次に、窒化珪素分子層7の形成後に行うアニール方法を説明する。
このアニールは、ALD装置30、または、アニール炉などにより行うことができる。本例では、ALD装置30を用いて、窒化珪素分子層7を成長させた直後に、基板を取り出さずにそのまま電気炉31を加熱し、NH_(3) ガス雰囲気中に550℃で30分間晒すことにより実施した。
このときのアニール温度の範囲は、350?650℃で、また、NH_(3) ガスの圧力は、10kPa?100kPaが好ましい条件である。
ここで、NH_(3) ガスによるアニールは、窒化珪素分子層7の欠陥密度の減少、及び、化学量論的組成形成等の膜質の改善を行うものであるが、低温プロセスを維持するため、アニーリング温度は、ALDによる窒化珪素分子層の堆積時の最高温度より100℃以上高くしないことが好ましい。
【0041】
上記のアニールによれば、窒化珪素分子層7の誘電率は7.2となり、アニールを実施しない窒化珪素分子層の誘電率の5.7に比べて改善される。」
これらの記載によれば,本願補正発明において,窒化珪素分子層の誘電率を7.2とするのは,誘電率を大きくしてリーク電流を小さくするためであり,そのような窒化珪素分子層を得るために,化学量論的組成が形成され,欠陥密度が減少するように,ALD法により窒化珪素分子層を形成する工程と、この工程の次の,窒化珪素分子層をアンモニアガス雰囲気中でアニールする工程とを含む製造方法が採られていることが分かる。
イ ところで,引用例4には,「次にマイクロ波キャビティにより窒素ガスを放電することで活性な窒素原子を生成し,シリコン基板13の表面に供給する。・・・これによりシリコン基板13の表面に一原子層分のシリコン窒化膜27が形成される(図6(c))。」(段落【0049】)こと,「次に,通電加熱したSi熱板表面にSiF_(4 )ガスを供給することでSiF_(2) ガスを生成し,これをシリコン窒化膜27表面に化学吸着させる。・・・これにより,一原子層分のSiF_(2) 分子28を均一に化学吸着させる(図6(d))。」(段落【0050】)こと,「次に,SiF_(2) 分子28が吸着した基板表面に活性な窒素原子を供給することで吸着したSiF_(2) 分子28の窒化を行い,第一層目のシリコン窒化膜27上に第二層目のシリコン窒化膜29を一原子層分形成する。」(段落【0051】)こと,「以上の活性な窒素原子とSiF_(2) の間欠照射を複数回繰り返すことで膜厚約6nmのシリコン窒化膜の形成が可能となる。」(段落【0052】)ことが記載されており,これらの記載は,引用発明の「原子層堆積法(ALD)」に対応する。
ウ 上記引用例4には,「これらの絶縁膜後に800℃以上の加熱を行ってもよく,これにより膜密度を更に高くすることも可能である。」(段落【0055】)ことが記載されており,引用発明の「原子層堆積法(ALD)」に対応するシリコン窒化膜でも,「膜密度を更に高くする」ための加熱処理が可能であることは明らかである。
エ 一方,シリコン窒化膜にアンモニア雰囲気で熱処理すると,ストイキオメトリー(化学量論的組成)になることは,さらに以下の引用例3及び周知例1にも示されているように,従来より周知の技術である。
(ア) 引用例3には,「このLPCVD窒化膜3は,Si_(3)N_(4)のストイキオメトリーからずれて,Siリッチになるのが一般的で,これが絶縁膜中に電子トラップを作る。そこでこのLPCVD窒化膜3をアンモニア雰囲気4で熱処理して改質すると,窒素が入って膜中トラップの少ないLPCVD再窒化膜5が得られる。」(2頁左上欄19行?同頁右上欄5行)ことが記載されており,LPCVD窒化膜の場合ではあるが,窒化膜がSi_(3)N_(4)のストイキオメトリーからずれている際に,アンモニア雰囲気で熱処理して改質すると,窒素が入って膜中トラップの少ない窒化膜となり,ストイキオメトリー(化学量論的組成)に近づくといえる。
(イ) 周知例1:特開2001-284582号公報 には,次の記載がある。
「【0006】
【発明が解決しようとする課題】シリコン基板上に,シリコン窒化膜とシリコン酸窒化膜の積層膜形成し,これを用いて特性を評価した報告がされている(B. Y. Kim et al, "Ultra Thin (< 3nm) High Quality Nitride/Oxide Stack Gate Dielectrics Fabricated by In-Situ Rapid Thermal Processing," IEDM Tech. Dig. P. 463 (1997))。
【0007】この文献によると,シリコン基板上にベース酸窒化膜を800℃,20秒で形成した後,RTP(Rapid Thermal Processing)装置中へSiH_(4)とNH_(3)を導入して,シリコン窒化膜を800℃,1Torr, SiH_(4)/NH_(3)=1/40で堆積させる。引き続いて,同じRTP装置中で,NH_(3)アニール950-1000℃,30秒,N_(2)Oアニール850-900℃,30秒行う。これらのアニールのうち,NH_(3)アニールで窒化膜の組成がstoichiometricになると記載されている。また,N_(2)Oアニールで窒化膜中の欠陥が減少し,リーク電流が小さくなると記載されている。」
オ そうすると,引用発明の,「原子層堆積法(ALD)を使用した」「窒化珪素ゲート絶縁膜」についても,上記周知の技術である加熱処理を適用して,より高密度で化学量論的組成に近く,欠陥密度が減少されたものとすることは,当業者が適宜になし得たことである。
カ また,本願補正発明の「7.2」という値自体は,上記アによれば,「シリコン窒化膜」の「誘電率」として望まれる大きな値を例示したに過ぎず,比較対象も「アニールを実施しない窒化珪素分子層の誘電率の5.7」のみであるから,臨界的意義を有するものではない。そして,シリコン窒化膜の誘電率として,7.2という値自体は,例えば,以下の周知例2に示されているように,普通に用いられ得る値であるから,引用発明において,上記周知の技術を適用した結果として,誘電率が7.2の「窒化珪素ゲート絶縁膜」を得ることも,当業者が適宜設定できたことといえる。
・周知例2:特開2001-176870号公報 には,以下の記載がある。
「【0031】一例として,Si基板22を既述した条件で直接窒化した後,N_(2)の流量を25ｓccmから5ｓccmに変更し,さらにSi含有ガスとしてシランガスを2ｓccmの流量で導入して混合ガスとし,反応室の圧力を3mTｏｒｒに保って再び電子ビームを反応室内に入射してプラズマを20分間生成する。これにより,Si基板22上にSiN膜が堆積される。そして,SiN膜を堆積した後に蒸着装置を用いてアルミニウムを蒸着し,表面電極と裏面電極を形成することで,MIS(Meｔal Inｓｕlaｔｏｒ Semicｏndｕcｔｏｒ)ダイオードを作成し,MISトランジスタのゲート絶縁膜の特性を評価する素子を作る。このように形成された素子に対してアニール処理を行い,エリプソメータで屈折率及び窒化膜厚,界面電荷密度,比誘電率を測定したところ,膜厚約80nm,屈折率約1.8,比誘電率7.2,Si-SiN界面の界面電荷密度6.0?20×10^(10)cm^(-2)が得られた。これらの特性値は,本実施形態における窒化膜形成方法が配線幅0.1ミクロン世代のゲート絶縁膜形成に適用できることを示している。」
キ したがって,引用発明において,「前記窒化珪素ゲート絶縁膜の相対的な誘電率」の値を7.2とすることは,当業者が容易になし得たことである。

(5-4)相違点4について
ア 引用例1には,「窒化珪素は,ボロンの突き抜けの抑制の効果を持つことが知られている」(665頁本文左欄10?12行)こと,及び「ｐチャネル金属酸化物半導体電界効果トランジスタにおける薄いゲート酸化物を通してのボロンの突き抜けの抑制とゲートリーク電流の低減は,ディープサブミクロンの相補型金属酸化物半導体(CMOS)技術のための重要な問題である」(665頁本文左欄5?10行)ことが記載されているから,引用発明の「原子層堆積法(ALD)を使用した」「窒化珪素ゲート絶縁膜」においても,当然に,ボロンの突き抜けの抑制について考慮するはずである。
イ ところで,例えば引用例2にも,「図3(b)を見ると,1000 ℃でより長い時間(40 秒)アニールされたALDではないサンプルでは,同じアニール条件(1000℃40秒)のALDサンプル(0.25Vのフラットバンド電圧シフト) と比較して,かなり大きいフラットバンド電圧シフト(0.70V)が観察されるが,これはALDサンプルにおけるボロンの拡散の抑制を明示している。」(2856頁右欄1?7行の訳文)と記載されているように,ボロン突き抜け量を,ゲート絶縁膜を含むMISダイオードのC-Vカーブにおけるフラットバンド電圧シフトから判定することは,一般的な測定方法である。
ウ また,引用例1には,「我々はALD技術を使用してSiO_(2)(2.0nm)の上にとても薄い窒化珪素(Teq= 0.2nm)を有する積層ゲート誘電体を製作し,そして,ボロン突き抜けの抑制を示した。」(665頁本文左欄27?30行),及び「p^(+)多結晶Siゲートコンデンサの静電容量-ゲート電圧(C-Vg)特性を,ALD窒化珪素(Teq = 2.4 nm)を有するものと,熱SiO_(2)(Tox = 2.1nm)を有するものとについて,図2に示す。すべての測定は,1kHzで行われた。ALD窒化珪素サンプルのC-Vgカーブは,SiO_(2)サンプルのそれに対して約0.1V負電圧側へのシフトを示している:V_(fb)は,ALD窒化珪素サンプルでは0.59Vであり,SiO_(2)サンプルでは0.70Vである。SiO_(2)サンプル(Tox = 2.1 nm)の従来のV_(fb)が,より厚いSiO_(2)(Tox = 3.0nm)のそれ(V_(fb) = 0.70 V)と同じであるので,Tox = 2.1 nmのSiO_(2)サンプルでの基板へのボロンの突き抜けは,用いられたアニール条件(850 °C, 10 min)では抑制されると考えられていた。ALD窒化珪素とSiO_(2)サンプルの間で,C-Vgカーブがほとんど同じ形であることは,ALD窒化珪素サンプルの界面状態密度がSiO_(2)サンプルのそれとほとんど同じであることを示唆する。」(666頁左欄13行?同頁右欄2行)と記載されているところ,前記「(5-3)相違点3について」において検討したとおり,「原子層堆積法(ALD)を使用した」窒化珪素ゲート絶縁膜について,前記周知技術であるアンモニア雰囲気での熱処理技術を適用すれば,より高密度なものとなるから,ボロンの突き抜けがより低減されることは,当業者が普通に予測できることである。
エ したがって,引用発明において,上記ア?ウの記載を考慮して,本願補正発明のように,「窒化珪素分子層は,ボロンの突き抜けが生じない」ようにして,その結果,「上記ゲート絶縁膜のボロン突き抜け量を,該ゲート絶縁膜を含むMISダイオードのC-Vカーブにおけるフラットバンド電圧シフトから判定した場合に,該フラットバンド電圧シフトが殆ど零であ」るようにすることは,当業者が適宜になし得たことである。

(6)以上のとおり,上記相違点1?4に係る構成とすることは,当業者が容易に想到できたものである。

したがって,本願補正発明は,引用例1?4に記載された発明及び従来周知の技術に基づいて当業者が容易に発明をすることができたものであるから,特許法29条2項の規定により,特許出願の際独立して特許を受けることができないものである。

4 以上の次第で,本件補正は,平成18年法律第55号改正附則3条1項によりなお従前の例によるとされる同法による改正前の特許法17条の2第5項において準用する同法126条5項の規定に違反するので,同法159条1項において読み替えて準用する同法53条1項の規定により,却下すべきものである。


第3 本願発明
1 以上のとおり,本件補正(平成19年6月15日に提出された手続補正書による補正)は却下されたので,本願の請求項2に係る発明(以下「本願発明」という。)は,本件補正前の請求項2(平成19年3月19日に提出された手続補正書により補正された請求項2)に記載された,次のとおりのものである。

【請求項2】
「シリコン基板に形成されたソース領域とドレイン領域と,シリコン基板上に形成されたソース電極とドレイン電極とゲート絶縁膜とゲート電極と,を備えた半導体装置であって,
上記ゲート絶縁膜が窒化珪素分子層でなり,
上記窒化珪素分子層は,誘電率が7以上でボロン拡散抑止能が高いことを特徴とする,半導体装置。」

2 引用例1?4の記載と引用発明については,前記第2,3,(3-1)?(3-5)において認定したとおりである。

3 対比・判断
前記第2,1〈補正事項b〉及び前記第2,2,(2)で検討したように,本願補正発明は,本件補正前の発明(本願発明)の「上記窒化珪素分子層は,誘電率が7以上でボロン拡散抑止能が高い」を,「該窒化珪素分子層の厚さは,シリコン酸化膜厚さ換算で,2.0nm以下であり, 上記窒化珪素分子層は,誘電率が7.2であり, 上記ゲート絶縁膜のボロン突き抜け量を,該ゲート絶縁膜を含むMISダイオードのC-Vカーブにおけるフラットバンド電圧シフトから判定した場合に,該フラットバンド電圧シフトが殆ど零であり,上記窒化珪素分子層は,ボロンの突き抜けが生じない」と限定したものである。逆に言えば,本件補正前の発明(本願発明)は,本願補正発明から,上記の限定をなくしたものである。
そうすると,本願発明の構成要件をすべて含み,これをより限定したものである本願補正発明が,前記第2,3において検討したとおり,引用例1?4に記載された発明及び従来周知の技術に基づいて,当業者が容易に発明をすることができたものであるから,本願発明も,同様の理由により,当業者が容易に発明をすることができたものである。


第4 結言
以上のとおり,本願発明は,引用例1?4に記載された発明及び従来周知の技術に基づいて当業者が容易に発明をすることができたものであるから,特許法29条2項の規定により,特許を受けることができない。
したがって,本願は,他の請求項について検討するまでもなく,拒絶すべきものである。

よって,結論のとおり審決する。
 
審理終結日 2010-09-29 
結審通知日 2010-10-05 
審決日 2010-11-01 
出願番号 特願2002-158788(P2002-158788)
審決分類 P 1 8・ 575- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 松嶋 秀忠  
特許庁審判長 相田 義明
特許庁審判官 近藤 幸浩
安田 雅彦
発明の名称 半導体装置およびその製造方法  
代理人 平山 一幸  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ