ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 G11C |
|---|---|
| 管理番号 | 1230689 |
| 審判番号 | 不服2008-1149 |
| 総通号数 | 135 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2011-03-25 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2008-01-16 |
| 確定日 | 2011-01-17 |
| 事件の表示 | 特願2004-135212「データ損失の事前検出付きフラッシュメモリ」拒絶査定不服審判事件〔平成16年12月16日出願公開、特開2004-355793〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯 本願は、平成16年4月30日(パリ条約による優先権主張2003年4月29日、欧州特許庁)に出願した特願2004-135212号であって、平成19年6月11日付け拒絶理由通知に応答して同年9月14日付けで手続補正がなされ、同年10月15日付けで拒絶査定がなされ、これに対し、平成20年1月16日に拒絶査定に対する審判請求がなされたものである。 2.本願発明 本願の請求項1?27に係る発明は、平成19年9月14日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1?27に記載された事項により特定されるとおりのものであり、そのうちの請求項13に係る発明(以下「本願発明」という。)は、請求項13に記載された事項により特定される以下のとおりのものである。 「【請求項13】 複数の不揮発性メモリセルと、 ゲートが読み出し値にバイアスされた基準セルの性能と選択セルの性能とを比較することにより、上記選択セルが上記基準セルを超えれば上記選択セルの読み出し状態がハイとなり、上記選択セルが上記基準セルを超えなければ上記選択セルの読み出し状態がロウになるように、上記選択セルの読み出し状態を決定する手段とを備え、 上記読み出し状態を決定する手段はさらに、 ゲートが第1の値に設定された第1の上記基準セルと、 上記第1の基準セルと上記選択セルに接続され、上記第1の読み出し状態を出力する第1の比較器と、 ゲートが第2の値に設定された第2の上記基準セルと、 上記第2の基準セルと上記選択セルに接続され、上記第2の読み出し状態を出力する第2の比較器と、 ゲートが第3の値に設定された第3の上記基準セルと、 上記第3の基準セルと上記選択セルに接続され、上記第3の読み出し状態を出力する第3の比較器と、 前記第2の読み出し状態が前記第1の読み出し状態に一致していない任意の前記選択されたセルに弱くプログラムされたハイとしてフラグを立てることができ、そして前記第3の読み出し状態が前記第1の読み出し状態に一致していない任意の前記選択されたセルに弱くプログラムされたロウとしてフラグを立てることができるマイクロプロセッサデバイスと、 を備えることを特徴とする、不揮発性メモリデバイス。」 3.引用刊行物に記載された発明 本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開2001-76496号公報(以下「引用例」という。)には、図1及び図2とともに、以下の事項が記載されている。 なお、以下の検討において、各引用箇所の下線は当審で付した。 「【特許請求の範囲】 【請求項1】 電気的書換え可能な不揮発性メモリの各セルから読み出されたセル電流の電流値に基づいて該セルのデータ判定を行うための参照電流値である第一の参照電流と該第一の参照電流の電流値に比して大きい電流値をもつ第二の参照電流と該第一の参照電流の電流値に比して小さい電流値をもつ第三の参照電流とを生成する生成回路と、 前記セル電流と複数の前記第一から第三の参照電流とをそれぞれ比較する比較回路と、 前記各セルに記憶されたデータの書込または消去を行う書込・消去回路と、 データ読出時に前記セル電流が前記第一の参照電流を超えたか否かを前記比較回路の比較結果をもとに判定し、この判定結果によって、それぞれ対応するデータを出力し、さらに前記第二の参照電流を超え、あるいは前記第三の参照電流を超えない条件を満たす場合に該セル電流に対応するセルに対する再消去あるいは再書込の処理を前記書込・消去回路に行わせる制御回路と、 を備えたことを特徴とする不揮発性メモリのデータ化け防止回路。」 「【請求項7】 前記制御回路は、前記条件を満たす場合に前記セル電流に対応するセルのアドレスを保持し、前記各セルに対するアクセス処理がない場合に該アドレスのセルに対する再消去あるいは再書込の処理を行うことを特徴とする請求項1?6のいずれか一つに記載の不揮発性メモリのデータ化け防止回路。」 「【0001】 【発明の属する技術分野】本発明は、電気的書換え可能な不揮発性メモリ内の各セルを構成するフローティングゲートに対するチャージゲインやチャージロスによって引き起こされるデータ読出の誤動作を未然に防止することができる不揮発性メモリのデータ化け防止回路およびその方法に関するものである。」 「【0010】図17において、コントロールゲート101に読出時の電圧Vreadが印加されると、上述したように電流Idsがソース-ドレイン間に流れる。電流Idsが流れたか否かは、電圧Vreadのときの電流Idsがしきい値の参照電流Iref1を超えるか否かによって判断される。」 「【0034】 【発明の実施の形態】以下に添付図面を参照して、本発明にかかる不揮発性メモリのデータ化け防止回路およびその方法の好適な実施の形態を説明する。 【0035】(実施の形態1)図1は、本発明の実施の形態1である不揮発性メモリのデータ化け防止回路の構成を示す図である。図1において、メモリセルアレイ1は、図14に示した電気的書換え可能な不揮発性メモリのメモリセルが配列される。アドレスデコーダ2は、読出処理あるいは書込・消去処理の対象となるメモリセルを特定するアドレスをデコードする。メモリセルアレイ1は、読出時にソース-ドレイン間の電流としての電流Icellを配列に対応して出力する。 【0036】参照電流セル3a?3cは、それぞれ異なる電流値をもつ参照電流Iref1?Iref3をそれぞれ出力する。参照電流Iref1は、図18に示した参照電流Iref1と同じ電流値であり、電流Icellがこの参照電流Iref1を超えるか否かによって読み出したメモリセルの情報値を判定する。参照電流Iref2は、図2に示すように、参照電流Iref1を超え、メモリセルが正常に消去処理された場合のソース-ドレイン間の電流Ids1までの値であり、これ以上チャージゲインが進むとデータ化けが生じると考えられる値に設定される。また、参照電流Iref3は、図2に示すように、参照電流Iref1未満であって、メモリセルが正常に書込処理された場合の電流Ids0を超える値であり、これ以上チャージロスが進むとデータ化けが生じると考えられる値に設定される。 【0037】センスアンプSA1は、電流Icellと参照電流Iref1との値の比較を行う。また、センスアンプSA2は、電流Icellと参照電流Iref2との値の比較を行う。さらに、センスアンプSA3は、電流Icellと参照電流Iref3との値の比較を行う。各センスアンプSA1?SA3は、比較結果を制御回路5に出力する。 【0038】読出・書込・消去回路4は、制御回路5の制御のもとに、メモリセルアレイの所望メモリセルに対するアクセスを行い、読出処理および書込・消去処理を行う。なお、読出処理と書込・消去処理は各種制御信号(ライト・イネーブル信号等)を用いて制御される。 【0039】制御回路5は、センスアンプSA1の比較結果をもとに、読み出したメモリセルの情報をI/Oバッファ端子6を介して出力させるとともに、センスアンプSA2,SA3の比較結果をもとに、読み出したメモリセルに対する再書込あるいは再消去の処理を行うか否かを判断し、再書込あるいは再消去の処理を行う場合には、読出・書込・消去回路4に対して、再書込あるいは再消去の処理を実行させる。 【0040】ここで、図3に示すフローチャートを参照して、本発明の実施の形態1によるデータ化け防止処理手順について説明する。図3において、まず、制御回路5がI/Oバッファ端子6を介して読出信号を受けると、その読出信号を読出・書込・消去回路4に送出し、メモリセルアレイ1に対する読出処理を実行させる(ステップS11)。これにより、メモリセルアレイ1内における読出対象のメモリセルから電流Icellが出力される(ステップS12)。 【0041】この電流Icellは、各センスアンプSA1?SA3に入力され、参照電流Iref1?Iref3とそれぞれ比較される。制御回路5は、センスアンプSA1?SA3の比較結果をもとに、つぎに示す処理を行う。まず、電流Icellが参照電流Iref1を超えたか否かを判断する(ステップS13)。電流Icellが参照電流Iref1を超えている場合(ステップS13,YES)には、さらに電流Icellが参照電流Iref2を超えているか否かを判断する(ステップS14)。電流Icellが参照電流Iref2を超えている場合(ステップS14,YES)には、読み出したメモリセルの情報として「1」を出力し(ステップS16)、本処理を終了する。 【0042】電流Icellが参照電流Iref2を超えていない場合(ステップS14,NO)には、読み出したメモリセルの情報として「1」を出力するとともに、この読み出したメモリセルに対する再消去処理を行い(ステップS15)、本処理を終了する。なお、上述したように再消去処理を行うのは、消去によってメモリセルの情報である「1」を確実に保持させるためである。 【0043】一方、電流Icellが参照電流Iref1を超えない場合(ステップS13,NO)には、さらに電流Icellが参照電流Iref3を超えているか否かを判断する(ステップS17)。電流Icellが参照電流Iref3を超えていない場合(ステップS17,NO)には、読み出したメモリセルの情報として「0」を出力し(ステップS18)、本処理を終了する。 【0044】電流Icellが参照電流Iref3を超えている場合(ステップS17,YES)には、読み出したメモリセルの情報として「0」を出力するとともに、この読み出したメモリセルに対する再書込処理を行い(ステップS19)、本処理を終了する。なお、上述したように再書込処理を行うのは、書込によってメモリセルの情報である「0」を確実に保持させるためである。 【0045】なお、上述したステップS15,S19による再消去処理および再書込処理では、いずれもその都度、各処理を実行するようにしているが、各処理をその都度、実行せずに、再消去処理および再書込処理をすべきメモリセルのアドレスおよび「再消去」か「再書込」かの情報等を保持し、メモリセルアレイ1に対するアクセスがないときに、保持した情報をもとに各メモリセルに対して再消去処理と再書込処理を行うようにしてもよい。このような再消去処理および再書込処理を行うことによって、効率的な再消去処理および再書込処理を実行することができるとともに、メモリセルアレイ1に対するアクセスを妨げることがないので、高速な読出処理を保証することができる。」 ここにおいて、図1及び「参照電流Iref1は、図18に示した参照電流Iref1と同じ電流値であり、電流Icellがこの参照電流Iref1を超えるか否かによって読み出したメモリセルの情報値を判定する。」(0036段落)という記載より、「センスアンプSA1」、「センスアンプSA2」、「センスアンプSA3」が、それぞれ、「参照電流セル3a」と「読み出したメモリセル」、「参照電流セル3b」と「読み出したメモリセル」、「参照電流セル3c」と「読み出したメモリセル」に接続されていることは明らかである。 また、「【請求項7】 前記制御回路は、前記条件を満たす場合に前記セル電流に対応するセルのアドレスを保持し、前記各セルに対するアクセス処理がない場合に該アドレスのセルに対する再消去あるいは再書込の処理を行うことを特徴とする請求項1?6のいずれか一つに記載の不揮発性メモリのデータ化け防止回路。」及び「【0045】なお、上述したステップS15,S19による再消去処理および再書込処理では、いずれもその都度、各処理を実行するようにしているが、各処理をその都度、実行せずに、再消去処理および再書込処理をすべきメモリセルのアドレスおよび「再消去」か「再書込」かの情報等を保持し、メモリセルアレイ1に対するアクセスがないときに、保持した情報をもとに各メモリセルに対して再消去処理と再書込処理を行うようにしてもよい。」という記載より、「制御回路」が「再消去」か「再書込」かの情報等を保持することは明らかである。 以上を総合すると、引用例には、以下の発明(以下「引用発明」という。)が記載されているものと認められる。 「配列された不揮発性メモリのメモリセルと、 参照電流Iref1?Iref3と電流Icellとそれぞれ比較することにより、電流Icellが参照電流Iref1を超えているか否か、電流Icellが参照電流Iref2を超えているか否か、及び、電流Icellが参照電流Iref3を超えているか否かを判断する、不揮発性メモリのデータ化け防止回路とを備え、 上記不揮発性メモリのデータ化け防止回路はさらに、 参照電流セル3aと読み出したメモリセルに接続され、参照電流Iref1と電流Icellとの値の比較結果を出力するセンスアンプSA1と、 参照電流セル3bと上記読み出したメモリセルに接続され、参照電流Iref2と電流Icellとの値の比較結果を出力するセンスアンプSA2と、 参照電流セル3cと上記読み出したメモリセルに接続され、参照電流Iref3と電流Icellとの値の比較結果を出力するセンスアンプSA3と、 電流Icellが参照電流Iref1を超えている場合であって、電流Icellが参照電流Iref2を超えていない場合、上記読み出したメモリセルに対する「再消去」の情報を保持し、そして電流Icellが参照電流Iref1を超えない場合であって、電流Icellが参照電流Iref3を超えている場合、上記読み出したメモリセルに対する「再書込」の情報を保持する制御回路と、 を備えることを特徴とする、不揮発性メモリ及び不揮発性メモリのデータ化け防止回路。」 4.対比 以下に本願発明と引用発明とを対比する。 引用発明の「配列された不揮発性メモリのメモリセル」、「不揮発性メモリのデータ化け防止回路」、「参照電流セル3a」、「読み出したメモリセル」、「参照電流Iref1と電流Icellとの値の比較結果」、「センスアンプSA1」、「参照電流セル3b」、「参照電流Iref2と電流Icellとの値の比較結果」、「センスアンプSA2」、「参照電流セル3c」、「参照電流Iref3と電流Icellとの値の比較結果」、「センスアンプSA3」、「「再消去」の情報を保持」すること、「「再書込」の情報を保持」すること、「不揮発性メモリ及び不揮発性メモリのデータ化け防止回路」は、 それぞれ、本願発明の「複数の不揮発性メモリセル」、「選択セルの読み出し状態を決定する手段」、「第1の基準セル」、「選択セル」、「第1の読み出し状態」、「第1の比較器」、「第2の基準セル」、「第2の読み出し状態」、「第2の比較器」、「第3の基準セル」、「第3の読み出し状態」、「第3の比較器」、「弱くプログラムされたハイとしてフラグを立てる」こと、「弱くプログラムされたロウとしてフラグを立てる」こと、「不揮発性メモリデバイス」に相当する。 また、「【0010】図17において、コントロールゲート101に読出時の電圧Vreadが印加されると、上述したように電流Idsがソース-ドレイン間に流れる。電流Idsが流れたか否かは、電圧Vreadのときの電流Idsがしきい値の参照電流Iref1を超えるか否かによって判断される。」という記載から、引用発明の「電流Icell」は、本願発明の「ゲートが読み出し値にバイアスされた」「選択セルの性能」に相当する。 同様に、引用発明の「参照電流Iref1?Iref3」は、本願発明の「基準セルの性能」に相当する。 さらに、引用発明の「電流Icellが参照電流Iref1を超えている」と「判断」すること、「電流Icellが参照電流Iref2を超えている」と「判断」すること、及び「電流Icellが参照電流Iref3を超えている」と「判断」することは、本願発明の「上記選択セルが上記基準セルを超えれば上記選択セルの読み出し状態がハイ」となることに相当し、引用発明の「電流Icellが参照電流Iref1を超えて」いないと「判断」すること、「電流Icellが参照電流Iref2を超えて」いないと「判断」すること、及び「電流Icellが参照電流Iref3を超えて」いないと「判断」することは、本願発明の「上記選択セルが上記基準セルを超えなければ上記選択セルの読み出し状態がロウ」になることに相当する。 また、引用発明の「電流Icellが参照電流Iref1を超えている場合であって、電流Icellが参照電流Iref2を超えていない場合」、「電流Icellが参照電流Iref1を超えない場合であって、電流Icellが参照電流Iref3を超えている場合」は、それぞれ、本願発明の「前記第2の読み出し状態が前記第1の読み出し状態に一致していない」場合、「前記第3の読み出し状態が前記第1の読み出し状態に一致していない」場合に相当する。 また、引用発明の「制御回路」は、本願発明の「マイクロプロセッサデバイス」に対応しており、両者は、制御回路である点で共通する。 したがって、本願発明と引用発明とは、 「複数の不揮発性メモリセルと、 基準セルの性能とゲートが読み出し値にバイアスされた選択セルの性能とを比較することにより、上記選択セルが上記基準セルを超えれば上記選択セルの読み出し状態がハイとなり、上記選択セルが上記基準セルを超えなければ上記選択セルの読み出し状態がロウになるように、上記選択セルの読み出し状態を決定する手段とを備え、 上記読み出し状態を決定する手段はさらに、 上記第1の基準セルと上記選択セルに接続され、上記第1の読み出し状態を出力する第1の比較器と、 上記第2の基準セルと上記選択セルに接続され、上記第2の読み出し状態を出力する第2の比較器と、 上記第3の基準セルと上記選択セルに接続され、上記第3の読み出し状態を出力する第3の比較器と、 前記第2の読み出し状態が前記第1の読み出し状態に一致していない任意の前記選択されたセルに弱くプログラムされたハイとしてフラグを立てることができ、そして前記第3の読み出し状態が前記第1の読み出し状態に一致していない任意の前記選択されたセルに弱くプログラムされたロウとしてフラグを立てることができる制御回路と、 を備えることを特徴とする、不揮発性メモリデバイス。」 である点で一致し、以下の点で相違する。 (相違点1) 本願発明は、「基準セル」の「ゲートが読み出し値にバイアスされ」、「第1の上記基準セル」の「ゲートが第1の値に設定され」、「第2の上記基準セル」の「ゲートが第2の値に設定され」、「第3の上記基準セル」の「ゲートが第3の値に設定され」ているのに対し、引用発明は、「参照電流セル3a」が「参照電流Iref1」を出力し、「参照電流セル3b」が「参照電流Iref2」を出力し、「参照電流セル3c」が「参照電流Iref3」を出力しているが、「参照電流Iref1」、「参照電流Iref2」、「参照電流Iref3」、を「ゲート」に設定する値によって発生する点が特定されていない点。 (相違点2) 本願発明は、「フラグを立てることができる」のが「マイクロプロセッサデバイス」であるのに対し、引用発明は、「再消去」及び「再書込」の情報を保持するのが「制御回路」であり、「制御回路」が「マイクロプロセッサデバイス」であることが特定されていない点。 5.判断 (1)相違点1について 不揮発性メモリの基準セルにおいて、ゲートに印加する電圧値によって、基準セルで発生する参照電流を調整することは、例えば、本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開平11-306785号公報に、「【0050】この具体例において、消去ベリファイ時においては、メモリセル441のゲート電圧V_(2)はリファレンスセル445のゲート電圧と等しく4[V]としている。これは、リファレンスセル445では、閾値電圧V_(TM)=3[V]に対して1[V]だけ大きいゲート電圧が印加されるのに合わせて、ONセルの閾値電圧V_(N)が消去ベリファイレベル(=V_(TM))以下となるか否かを確かめるためである。」及び「【0052】さらに、過消去ベリファイ時においては、リファレンスセル445のゲート電圧V_(1)は6[V]であるのに対し、メモリセル441のゲート電圧V_(2)は4[V]であり、その差分は、消去ベリファイレベルの3[V]と過消去ベリファイレベル1[V]との差分2[V]に等しい。これは、リファレンスセル445と閾値電圧が3[V]に等しい消去ベリファイレベルの閾値電圧を有するONセルから、消去閾値分布幅分だけ閾値電圧が低い過消去ベリファイレベルの閾値電圧1[V]を有するONセルに至るまでの全てのメモリセル441からの出力電流より、リファレンスセル445からの出力電流が大きいことを確かめるためである。」と記載され、また、本願の優先権主張の日前に日本国内において頒布された刊行物である特開平7-192478号公報に、「【0007】図3におけるアレイセル102の状態を読出すために、電圧VCCがアレイセル102のゲートには直接に与えられる一方で、基準セル100のゲートには抵抗素子302および304を介して与えられる。基準セル100とアレイセル102とが双方ともプログラムされていない、または同一のV_(ｔ)を有している場合、抵抗素子302および304はより低いV_(GS)を与え、したがってコンパレータ104への基準セル出力においてアレイセル出力における電流よりも低いI_(D)を与える。」と記載されるように、当業者における周知技術である。 したがって、引用発明の、「参照電流Iref1」、「参照電流Iref2」、「参照電流Iref3」をそれぞれ発生する、「参照電流セル3a」、「参照電流セル3b」、「参照電流セル3c」に、上記周知技術を適用して、本願発明のように、「参照電流セル3a」の「ゲートが第1の値に設定され」、「参照電流セル3b」の「ゲートが第2の値に設定され」、「参照電流セル3c」の「ゲートが第3の値に設定され」ることで、「参照電流Iref1」、「参照電流Iref2」、「参照電流Iref3」を発生するように構成することは、当業者が容易に想到し得た事項である。 (2)相違点2について メモリ装置において、メモリ装置の制御をマイクロプロセッサデバイスで行うことは、例えば、本願の優先権主張の日前に日本国内において頒布された刊行物である特開平10-125099号公報に、「マイクロプロセッサ21は、列デコーダ19およびワード線路デコーダ16と通信する。とりわけマイクロプロセッサ21は、データがセル10に記憶されるべきか、またはセル10から消去されるべきか、またはセル10から読み出されるべきかを決定する。」(0015段落)と記載され、また、本願の優先権主張の日前に日本国内において頒布された刊行物である特開平5-233426号公報に、「【0017】図2において、1はマイクロプロセッサ、2はフラッシュ・メモリ、3は入出力装置である。マイクロプロセッサ1はフラッシュ・メモリ2に対してアクセス制御を行うものであり、フラッシュ・メモリ2の空きセクタを管理する空きセクタ管理部4を具備する。」と記載されるように周知であることから、引用発明の「制御回路」の機能を、「マイクロプロセッサデバイス」で実現することは、当業者が容易になし得た事項である。 したがって、本願発明は、周知技術を勘案することにより、引用発明に記載された発明に基づいて当業者が容易に発明をすることができたものである。 6.むすび 以上のとおり、本願の請求項13に係る発明(本願発明)は特許法第29条第2項の規定により特許を受けることができないものであるから、他の請求項について検討するまでもなく、本願は拒絶すべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2010-08-23 |
| 結審通知日 | 2010-08-24 |
| 審決日 | 2010-09-07 |
| 出願番号 | 特願2004-135212(P2004-135212) |
| 審決分類 |
P
1
8・
121-
Z
(G11C)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 滝谷 亮一 |
| 特許庁審判長 |
北島 健次 |
| 特許庁審判官 |
西脇 博志 高橋 宣博 |
| 発明の名称 | データ損失の事前検出付きフラッシュメモリ |
| 代理人 | 増井 忠弐 |
| 代理人 | 小林 泰 |
| 代理人 | 社本 一夫 |
| 代理人 | 富田 博行 |
| 代理人 | 千葉 昭男 |
| 代理人 | 西山 文俊 |