ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 4項4号特許請求の範囲における明りょうでない記載の釈明 特許、登録しない。 H03F 審判 査定不服 4項3号特許請求の範囲における誤記の訂正 特許、登録しない。 H03F 審判 査定不服 4項1号請求項の削除 特許、登録しない。 H03F 審判 査定不服 2項進歩性 特許、登録しない。 H03F 審判 査定不服 4号2号請求項の限定的減縮 特許、登録しない。 H03F |
|---|---|
| 管理番号 | 1231319 |
| 審判番号 | 不服2007-32905 |
| 総通号数 | 135 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2011-03-25 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2007-12-06 |
| 確定日 | 2011-02-03 |
| 事件の表示 | 特願2002- 77912「低電圧動作の基準電圧源回路」拒絶査定不服審判事件〔平成15年10月 3日出願公開、特開2003-283258〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続きの経緯 本願の手続の経緯は次に示すとおりである。 平成14年 3月20日 特許出願。 平成19年 4月11日 拒絶理由通知(起案日)。 平成19年 6月13日 手続補正。 平成19年 8月 3日 最後の拒絶理由通知(起案日)。 平成19年10月 9日 手続補正。 平成19年10月30日 補正の却下の決定(起案日)。 平成19年10月30日 拒絶査定(起案日)。 平成19年12月 6日 拒絶査定不服審判請求。 平成19年12月 6日 手続補正。 2.平成19年12月6日付けの手続補正についての補正却下の決定 [補正却下の決定の結論] 平成19年12月6日付けの手続補正(以下、「本件補正」という。)を却下する。 [理由] (1)補正の内容 本件補正は、本件補正前の平成19年6月13日付け手続補正書により補正された特許請求の範囲、 「【特許請求の範囲】 【請求項1】 スレッシュホールド電圧Vtの温度特性が共に等しく、不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタにおけるゲート・ソース間電圧の差を出力する低電圧動作の基準電圧源回路において、 第1のMOSトランジスタと第2のMOSトランジスタのそれぞれのゲートを相互接続し、前記第1のMOSトランジスタと前記第2のMOSトランジスタのそれぞれのソース電圧の差を出力し、 第1のMOSトランジスタと第2のMOSトランジスタを直列的に接続し、そして第1のMOSトランジスタのソースを接地し、第2のMOSトランジスタのソース電圧を出力することを特徴とする低電圧動作の基準電圧源回路。 【請求項2】 スレッシュホールド電圧Vtの温度特性が共に等しく、不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタにおけるゲート・ソース間電圧の差を出力する低電圧動作の基準電圧源回路において、 第1のMOSトランジスタと第2のMOSトランジスタのそれぞれのソースを相互接続し、そして、前記第1のMOSトランジスタと前記第2のMOSトランジスタのそれぞれのゲート電圧の差を出力することを特徴とする低電圧動作の基準電圧源回路。 【請求項3】 第1のMOSトランジスタと第2のMOSトランジスタを並列的に接続すると共に両トランジスタに同一の電流を流すための回路を備え、第2のMOSトランジスタのゲートを接地し、そして第1のMOSトランジスタのゲート・ソース間に抵抗を接続し、その第1のMOSトランジスタのゲート電圧を出力する請求項2記載の低電圧動作の基準電圧源回路。 【請求項4】 スレッシュホールド電圧Vtの温度特性が共に等しく、不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタにおけるゲート・ソース間電圧の差を出力する低電圧動作の基準電圧源回路において、 前記第1のMOSトランジスタと前記第2のMOSトランジスタのいずれか一方のMOSトランジスタにおけるゲートおよびソースを相互接続し、他方のMOSトランジスタのゲート・ソース間電圧を出力することを特徴とする低電圧動作の基準電圧源回路。 【請求項5】 ソースをゲートに接続した第2のMOSトランジスタのソースを第1のMOSトランジスタのドレインに接続し、そして、第3のn型チヤネルMOSトランジスタのドレイン、ゲートおよびソースを、それぞれ第2のトランジスタのドレイン、第2のMOSトランジスタのソース、および第1のMOSトランジスタのゲートに接続し、そして第1のMOSトランジスタのゲート・ソース間に抵抗を接続し、前記第1のMOSトランジスタのゲート電位を出力する請求項4記載の低電圧動作の基準電圧源回路。 【請求項6】 上記抵抗を複数の抵抗による分圧回路とし、随意のレベルの出力電圧を得る請求項3もしくは5記載の低電圧動作の基準電圧源回路。 【請求項7】 製造の際の拡散、成膜工程後に、上記複数の抵抗の抵抗値を調整可能とする手段を有する請求項6記載の低電圧動作の基準電圧源回路。 【請求項8】 前記第1および第2のMOSトランジスタをｐ型チャネルのタイプで構成する請求項5?7のいずれかに記載の低電圧動作の基準電圧源回路。 【請求項9】 前記第1及び第2のMOSトランジスタのドレイン電流を等しくした請求項1?8のいずれかに記載の低電圧動作の基準電圧源回路。 【請求項10】 前記第1および前記第2のMOSトランジスタの各ゲートは多結晶シリコンまたは多結晶SixGe1-xよりなる請求項1?9のいずれかに記載の低電圧動作の基準電圧源回路。」 を、 「【特許請求の範囲】 【請求項1】 スレッシュホールド電圧Vtの温度係数の大きさが共に等しく、その温度係数の符号が互いに逆で、不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタにおけるゲート・ソース間電圧の差を出力する低電圧動作の基準電圧源回路において、 第1のMOSトランジスタと第2のMOSトランジスタのそれぞれのゲートを相互接続し、前記第1のMOSトランジスタと前記第2のMOSトランジスタのそれぞれのソース電圧の差を出力し、 第1のMOSトランジスタと第2のMOSトランジスタを直列的に接続し、そして第1のMOSトランジスタのソースを接地し、第2のMOSトランジスタのソース電圧を出力することを特徴とする低電圧動作の基準電圧源回路。 【請求項2】 スレッシュホールド電圧Vtの温度係数の大きさが共に等しく、その温度係数の符号が互いに逆で、不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタにおけるゲート・ソース間電圧の差を出力する低電圧動作の基準電圧源回路において、 第1のMOSトランジスタと第2のMOSトランジスタのそれぞれのソースを相互接続し、そして、前記第1のMOSトランジスタと前記第2のMOSトランジスタのそれぞれのゲート電圧の差を出力することを特徴とする低電圧動作の基準電圧源回路。 【請求項3】 第1のMOSトランジスタと第2のMOSトランジスタを並列的に接続すると共に両トランジスタに同一の電流を流すための回路を備え、第2のMOSトランジスタのゲートを接地し、そして第1のMOSトランジスタのゲート・ソース間に抵抗を接続し、その第1のMOSトランジスタのゲート電圧を出力する請求項2記載の低電圧動作の基準電圧源回路。 【請求項4】 スレッシュホールド電圧Vtの温度係数の大きさが共に等しく、その温度係数の符号が互いに逆で、不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタにおけるゲート・ソース間電圧の差を出力する低電圧動作の基準電圧源回路において、 前記第1のMOSトランジスタと前記第2のMOSトランジスタのいずれか一方のMOSトランジスタにおけるゲートおよびソースを相互接続し、他方のMOSトランジスタのゲート・ソース間電圧を出力することを特徴とする低電圧動作の基準電圧源回路。 【請求項5】 ソースをゲートに接続した第2のMOSトランジスタのソースを第1のMOSトランジスタのドレインに接続し、そして、第3のn型チヤネルMOSトランジスタのドレイン、ゲートおよびソースを、それぞれ第2のトランジスタのドレイン、第2のMOSトランジスタのソース、および第1のMOSトランジスタのゲートに接続し、そして第1のMOSトランジスタのゲート・ソース間に抵抗を接続し、前記第1のMOSトランジスタのゲート電位を出力する請求項4記載の低電圧動作の基準電圧源回路。 【請求項6】 上記抵抗を複数の抵抗による分圧回路とし、随意のレベルの出力電圧を得る請求項3もしくは5記載の低電圧動作の基準電圧源回路。 【請求項7】 製造の際の拡散、成膜工程後に、上記複数の抵抗の抵抗値を調整可能とする手段を有する請求項6記載の低電圧動作の基準電圧源回路。 【請求項8】 前記第1および第2のMOSトランジスタをｐ型チャネルのタイプで構成する請求項5?7のいずれかに記載の低電圧動作の基準電圧源回路。 【請求項9】 前記第1及び第2のMOSトランジスタのドレイン電流を等しくした請求項1?8のいずれかに記載の低電圧動作の基準電圧源回路。 【請求項10】 前記第1および前記第2のMOSトランジスタの各ゲートは多結晶シリコンまたは多結晶SixGe1-xよりなる請求項1?9のいずれかに記載の低電圧動作の基準電圧源回路。」 と補正するものである。 (2)補正の目的について 本件補正により、本件補正前の独立請求項である請求項1、2、4に記載された「スレッシュホールド電圧Vtの温度特性が共に等しく」という事項は、「スレッシュホールド電圧Vtの温度係数の大きさが共に等しく、その温度係数の符号が互いに逆で」とする事項(以下、「補正事項」という。)に補正されたので、補正事項の補正の目的について以下に検討する。 (2-1)特許法第17条の2第4項第2号に規定する目的について 補正前の請求項1の「スレッシュホールド電圧Vtの温度特性が共に等しく、不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタ」の記載では、「2つのMOSトランジスタ」の「スレッシュホールド電圧Vtの温度特性」は等しいとされていたが、本件補正により「スレッシュホールド電圧Vtの温度係数の大きさが共に等しく、その温度係数の符号が互いに逆で、不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタ」となったため、「2つのMOSトランジスタ」の「スレッシュホールド電圧Vtの温度特性」は「符号が互いに逆」とされ「等しい」ものではなくなった。よって、補正事項は、補正前の請求項1に係る発明の発明特定事項の限定を目的とするものではない。 (2-2)特許法第17条の2第4項第1号及び第3号に規定する目的について 補正事項が、請求項の削除、及び、誤記の訂正に該当しないことは明らかである。 (2-3)特許法第17条の2第4項第4号に規定する目的について 請求項1に係る発明は、 「第1のMOSトランジスタと第2のMOSトランジスタのそれぞれのゲートを相互接続し、前記第1のMOSトランジスタと前記第2のMOSトランジスタのそれぞれのソース電圧の差を出力し、 第1のMOSトランジスタと第2のMOSトランジスタを直列的に接続し、そして第1のMOSトランジスタのソースを接地し、第2のMOSトランジスタのソース電圧を出力する」 ことを発明特定事項に含んでいるので、本願の図6に記載された回路が請求項1に係る発明に対応しているといえる。そして、請求項1に係る発明は、「2つのMOSトランジスタにおけるゲート・ソース間電圧の差を出力する低電圧動作の基準電圧源回路」も発明特定事項に含んでいることから、基準電圧源回路からは2つのMOSトランジスタにおけるゲート・ソース間電圧の「差」が出力されている。 そして、補正前の請求項1の「スレッシュホールド電圧Vtの温度特性が共に等しく、不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタ」の記載では、2つのMOSトランジスタのスレッシュホールド電圧Vtの温度特性が共に等しいとされているので、例えば、温度が変化して本願図6のMOSトランジスタM1のスレッシュホールド電圧Vtが増加しMOSトランジスタM1のゲート電位が上昇しても、MOSトランジスタM2のスレッシュホールド電圧Vtも同じ大きさだけ増加しているので、MOSトランジスタM2のソース電位は変化しない。即ち、MOSトランジスタM1とMOSトランジスタM2のゲート・ソース間電圧の「差」に変化が生じない。別の見方をすれば、MOSトランジスタM1で増加した分のゲート・ソース間電圧を、MOSトランジスタM2で同様に増加した分のゲート・ソース間電圧により「相殺」したといえる。 これに対して、補正事項では、「スレッシュホールド電圧Vtの温度係数の大きさが共に等しく、その温度係数の符号が互いに逆で」とされているため、例えば、温度が変化して本願図6のMOSトランジスタM1のスレッシュホールド電圧Vtが増加しMOSトランジスタM1のゲート電位が上昇すると、MOSトランジスタM2のスレッシュホールド電圧Vtは減少してしまい、MOSトランジスタM2のソース電位は、MOSトランジスタM1のスレッシュホールド電圧Vtの増加分より上昇し、明細書の段落0034に記載されているような、「温度係数を持たない電圧Vrefが得られる」構成とはならない。 平成19年12月6日付け審判請求書の「(4)本願特許が登録されるべき理由」の2.では、 「2.補正書請求項1、2、4において、「その温度係数の符号が互いに逆で」の文言を追加して、温度係数についてより明確に記載しました。これは後で説明しますように、明細書の段落0032?0034と図3の記載に基づいています。」 と主張しているが、補正事項の記載では明細書の記載と対応が取れなくなるため、補正事項は、不明りょうな記載の釈明を目的とするものではない。 (3)むすび 以上のとおり、補正事項についての本件補正は、特許法第17条の2第4項第2号に規定する、「特許請求の範囲の減縮(第36条第5項の規定により請求項に記載した発明を特定するために必要な事項を限定するものであつて、その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。) 」を目的とするものに該当しない。 また、上記本件補正は、同項第1,3,4号の、請求項の削除、誤記の訂正、及び明りょうでない記載の釈明のいずれを目的とするものでもない。 したがって、上記本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項に規定する要件を満たしておらず、特許法159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 3.本願発明について (1)本願発明の内容 平成19年12月6日付けの手続補正は、上記のとおり却下されたので、本願の請求項1に係る発明は、平成19年6月13日付け手続補正書によって補正された明細書の特許請求の範囲の請求項1に記載された事項により特定される、以下のとおりのものである(以下「本願発明」という)。 「【請求項1】 スレッシュホールド電圧Vtの温度特性が共に等しく、不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタにおけるゲート・ソース間電圧の差を出力する低電圧動作の基準電圧源回路において、 第1のMOSトランジスタと第2のMOSトランジスタのそれぞれのゲートを相互接続し、前記第1のMOSトランジスタと前記第2のMOSトランジスタのそれぞれのソース電圧の差を出力し、 第1のMOSトランジスタと第2のMOSトランジスタを直列的に接続し、そして第1のMOSトランジスタのソースを接地し、第2のMOSトランジスタのソース電圧を出力することを特徴とする低電圧動作の基準電圧源回路。」 (2)引用例 原査定の拒絶の理由に引用された特開2001-284464号公報(以下、「引用例」という)には、下記の事項が記載されている。 (ア)「【0015】又、本発明の他の目的は、微少電流バイアス回路や導伝係数の温度特性を補正するための電流バイアス回路を用いずに、所望の温度特性の電界効果トランジスタを用いた基準電圧源回路を提供することである。」 (イ)「【0068】以下、図面を用いて、本発明に係るPTATを用いた電圧発生回路の具体例として、ペアMOSトランジスタのスレッシュホールド電圧Vtの差すなわちφfの差を取り出すための具体的な回路構成の実施例を説明する。」 (ウ)「【0073】次に、MOSトランジスタM1とM2を直列接続した回路構成例について述べる。図7は、本回路構成例の基本的なダイアグラムを示す図である(第2実施例)。同図に示すように、本回路は、2つの電源の間すなわち電源VCCとGNDの間に、低濃度(Ng1)のn型ポリシリコンをゲートに有するMOSトランジスタM1と高濃度(Ng2)のn型ポリシリコンをゲートに有するMOSトランジスタM2を直列接続するとともに、それらのゲートを共通接続してMOSトランジスダM2のドレインと接続する。 【0074】この構成によって、MOSトランジスタM2のソース電位(すなわち、MOSトランジスタM1のソース電位はGNDであるので、MOSトランジスタM2のソース電位は、低濃度(Ng1)のn型ポリシリコンをゲートに有するMOSトランジスタM1と高濃度(Ng2)のn型ポリシリコンをゲートに有するMOSトランジスタM2のソース電位の差に等しい)から出力VPTATとして、フェルミレベルの差であるU_(T)ln(Ng2/Ng1)が得られる。」 よって、上記(ア)乃至(ウ)及び図7から、引用例には実質的に、 「不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタにおけるゲート・ソース間電圧の差を出力する基準電圧源回路において、 MOSトランジスタM1とMOSトランジスタM2のそれぞれのゲートを相互接続し、前記MOSトランジスタM1と前記MOSトランジスタM2のそれぞれのソース電位の差を出力し、 MOSトランジスタM1とMOSトランジスタM2を直列的に接続し、そしてMOSトランジスタM1のソースを接地し、MOSトランジスタM2のソース電位を出力する基準電圧源回路。」 の発明(以下、「引用発明」という)が記載されていると認められる。 (3)対比 (3-1)本願発明と引用発明との対応関係について 引用発明の「MOSトランジスタM1」、「MOSトランジスタM2」、「ソース電位」は、本願発明の「第1のMOSトランジスタ」、「第2のMOSトランジスタ」、「ソース電圧」に相当する。 (3-2)本願発明と引用発明の一致点について 上記の対応関係から、本願発明と引用発明は、 「不純物濃度が互いに異なるゲートを有する2つのMOSトランジスタにおけるゲート・ソース間電圧の差を出力する基準電圧源回路において、 第1のMOSトランジスタと第2のMOSトランジスタのそれぞれのゲートを相互接続し、前記第1のMOSトランジスタと前記第2のMOSトランジスタのそれぞれのソース電圧の差を出力し、 第1のMOSトランジスタと第2のMOSトランジスタを直列的に接続し、そして第1のMOSトランジスタのソースを接地し、第2のMOSトランジスタのソース電圧を出力することを特徴とする基準電圧源回路。」 の点で一致している。 (3-3)本願発明と引用発明の相違点について 本願発明と引用発明とは、下記の点で相違する。 (相違点A) 基準電圧源回路について、本願発明は「低電圧動作」に限定した構成であるのに対し、引用発明はそのように限定された構成ではない点。 (相違点B) 本願発明の2つのMOSトランジスタは、「スレッシュホールド電圧Vtの温度特性が共に等しく」された構成であるのに対し、引用発明はそのような構成とはなっていない点。 (4)当審の判断 (4-1)相違点Aについて 電子回路の分野では、当該電子回路が組み込まれる電子機器の低電圧電源化に伴い、当該電子回路も低電圧化を行うことは一般的な技術課題にすぎない。 そして、上記2.(2)(2-3)に記載したように、本願発明である請求項1に係る発明は、本願の図6に記載された回路が対応しているといえる。そして、同図には、ソースが接地されたMOSトランジスタM1のゲートをMOSトランジスタM2のゲートに接続し、相互接続された前記ゲートを電源Vccに接続する構成が記載されており、同様の構成は引用例の図7にも記載されていることを考慮すれば、引用発明の基準電圧源回路を低電圧でも動作するように構成することは、適宜設計できる程度のことにすぎない。 (4-2)相違点Bについて 2つのMOSトランジスタを直列的に接続し、それぞれのゲートを相互接続し、一方のMOSトランジスタのソースを接地し、他方のMOSトランジスタのソース電圧を出力する定電圧回路において、2つのMOSトランジスタのスレッシュホールド電圧の温度特性を等しくすることで、温度変化に対して定電圧回路の出力電圧の変動を低減させることは、例えば、特開昭62-99817号公報(第3頁右上欄第17行乃至右下欄第2行)、特開平1-240917号公報(第2頁左下欄第11行乃至第3頁左上欄第6行)に記載されているように、周知技術である。 してみると、引用発明において、温度変化に対して基準電圧源回路の出力電圧変動を低減させるために、周知技術を採用して、第1のMOSトランジスタと第2のMOSトランジスタのスレッシュホールド電圧Vtの温度特性を等しくすることは、当業者が容易に想到し得たものである。 (4-3)本願発明の作用効果について 本願発明の作用効果も、引用例及び周知技術から当業者が予測できる範囲のものである。 (5)むすび 以上のとおり、本願発明は、当業者が引用発明及び周知技術に基いて容易に発明することができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 したがって、本願は、他の請求項について検討するまでもなく、拒絶されるべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2010-11-26 |
| 結審通知日 | 2010-11-30 |
| 審決日 | 2010-12-13 |
| 出願番号 | 特願2002-77912(P2002-77912) |
| 審決分類 |
P
1
8・
573-
Z
(H03F)
P 1 8・ 574- Z (H03F) P 1 8・ 572- Z (H03F) P 1 8・ 121- Z (H03F) P 1 8・ 571- Z (H03F) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 野元 久道 |
| 特許庁審判長 |
長島 孝志 |
| 特許庁審判官 |
飯田 清司 池田 聡史 |
| 発明の名称 | 低電圧動作の基準電圧源回路 |
| 代理人 | 田村 恭生 |
| 代理人 | 田中 光雄 |
| 代理人 | 石野 正弘 |